Eprom单元阵列、其操作方法及包括其的存储器件的制作方法
【专利说明】EPROM单元阵列、其操作方法及包括其的存储器件
[0001]相关申请的交叉引用
[0002]本申请要求2014年4月29日向韩国知识产权局提交的申请号为10-2014-0051419的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本公开的各种示例性实施例涉及一种非易失性存储器件，且更具体地说，涉及一种EPROM单元阵列、其操作方法以及包括其的存储器件。
【背景技术】
[0004]不同于随机存取存储器(RAM)，电可编程只读存储器(EPROM)即使切断供应至其的电源也能保持信息。EPROM器件包括场效应晶体管(FET)，其具有源极、漏极以及源极与漏极之间的导电沟道。FET具有设置在沟道之上的浮栅。信息可以被存储为注入至电隔离的浮栅中的电荷。因为浮栅电绝缘，所以即使切断电源，电荷也保留在浮栅中。浮栅中的电荷影响源极和漏极之间的沟道的导电性。因此，通过检测流经沟道的电流，可以将从FET器件中读取信息。
【发明内容】
[0005]本公开的各种示例性实施例涉及一种EPROM单元、其操作方法以及包括其的存储器件。
[0006]在一个实施例中，一种EPROM单元阵列可以包括:单元阵列，其包括多个单位单元，所述多个单位单元中的每个包括具有浮栅的M0SFET，并且所述多个单位单元被设置成多个行和多个列的阵列；多个第一选择线，所述多个第一选择线中的每个与在多个单位单元之中被设置在同一行上的单位单元的漏极耦接；以及多个第二选择线，所述多个第二选择线中的每个与在多个单位单元之中被设置在同一列上的单位单元的源极耦接，其中，要被编程或读取的选中的单位单元通过多个第一选择线中的一个和多个第二选择线中的一个来选择。
[0007]在一个实施例中，提供了一种用于操作EPROM单元阵列的方法，其中，EPROM单元阵列包括:单元阵列，所述单元阵列具有多个单位单元，所述多个单位单元中的每个包括具有浮栅的M0SFET，并且所述多个单位单元被设置成具有多个行和多个列的阵列；多个第一选择线，所述多个第一选择线中的每个与在单位单元之中被设置在同一行上的单位单元的漏极耦接；以及多个第二选择线，所述多个第二选择线中的每个与在单位单元之中被设置在同一列上的单位单元的源极耦接，所述方法可以包括以下步骤:通过施加OV至多个第一选择线中的一个，通过施加操作电压至多个第二选择线中的一个以及通过浮置多个第一选择线和多个第二选择线中其余的一些，来选择多个单位单元中的一个；以及对选中的单位单元执行操作。
[0008]在一个实施例中，一种存储器件可以包括:EPR0M单元阵列，其包括单元阵列，所述单元阵列具有多个单位单元，所述多个单位单元中的每个包括具有浮栅的MOSFET，并且所述多个单位单元被设置成多个行和多个列的阵列；多个第一选择线，多个第一选择线中的每个与在单位单元之中被设置在同一行上的单位单元的漏极耦接；以及多个第二选择线，每个第二选择线与在单位单元之中被设置在同一列上的单位单元的源极耦接；所述存储器件还包括:开关块，其适于选择性地施加OV至多个第一选择线中的一个或更多个；第一多路分解器，其适于选择性地使能开关块；第二多路分解器，其适于选择多个第二选择线中的一个或更多个；以及一个或更多个开关元件，其适于将编程电压或读取电压传送至第二多路分解器。
[0009]在一个实施例中，一种存储器件可以包括:EPR0M单元阵列，其包括单元阵列，所述单元阵列具有多个单位单元，所述多个单位单元中的每个包括具有浮栅的M0SFET，并且所述多个单位单元被设置成多个行和多个列的阵列；多个第一选择线，所述多个第一选择线中的每个与在单位单元之中被设置在同一行上的单位单元的漏极耦接；以及多个第二选择线，所述多个第二选择线中的每个与在单位单元之中被设置在同一列上的单位单元的源极耦接；所述存储器件还包括:开关块，其适于选择性地施加OV至多个第一选择线中的一个或更多个；第一多路分解器，其适于选择性地使能开关块；多个感测放大器，其分别地与多个第二选择线耦接；以及多个开关元件，其分别耦接在多个第二选择线和多个感测放大器之间，以及适于选择性将编程电压或读取电压传送至多个第二选择线。
[0010]在一个实施例中，一种单元阵列可以包括:多个单位单元，所述多个单位单元中的每个包括一个或更多个MOSFET ;多个行选择线，所述多个行选择线中的每个与在单元阵列一行中的单位单元耦接；以及多个列选择线，所述多个列选择线中的每个与在单元阵列一列中的单位单元耦接，其中，用于编程或读取操作的选中的单位单元通过施加有参考电压的多个行选择线中的一个以及施加有操作电压的多个列选择线中的一个而在单元阵列中选择。
[0011]在一个实施例中，一种用于单元阵列的方法，所述单元阵列包括:多个单位单元，所述多个单位单元中的每个包括一个或更多个MOSFET ;多个行选择线，所述多个行选择线中的每个与在单元阵列一列中的单位单元耦接；以及多个列选择线，所述多个列选择线中的每个与在单元阵列一行中的单位单元耦接，所述方法可以包括以下步骤:通过施加参考电压至多个行选择线中的一个或更多个，以及通过施加操作电压至多个列选择线中的一个或更多个来选择多个单位单元中的一个或更多个；以及对选中的单位单元执行操作。
[0012]在一个实施例中，一种存储器件可以包括单元阵列，所述单元阵列包括:多个单位单元，所述多个单位单元中的每个包括一个或更多个MOSFET ;多个行选择线,所述多个行选择线中每个与在单元阵列一行中的单位单元耦接；以及多个列选择线，所述多个列选择线中的每个与在单元阵列一列中的单位单元耦接；所述存储器件还包括:行选择部分，其适于响应于行选择命令而选择性地施加参考电压至多个行选择线中的一个或更多个；以及列选择部分，其适于响应于列选择命令而选择性地施加操作电压至多个列选择线中的一个或更多个。
【附图说明】
[0013]结合附图和所附详细描述，本公开的实施例将变得更加显而易见，其中:
[0014]图1是根据本公开的一个实施例的EPROM单元阵列的图。
[0015]图2是说明图1中所示的单位单元的截面图。
[0016]图3是说明根据本公开的一个实施例的EPROM单元阵列的编程操作的图。
[0017]图4是说明根据本公开的一个实施例的EPROM单元阵列的编程操作的图。
[0018]图5是说明根据本公开的一个实施例的EPROM单元阵列的编程操作的图。
[0019]图6是说明根据本公开的一个实施例的EPROM单元阵列的读取操作的图。
[0020]图7是说明根据本公开的一个实施例的EPROM单元阵列的读取操作的图。
[0021]图8是说明根据本公开的一个实施例的EPROM单元阵列的图。
[0022]图9是说明图8中所示的单位单元的截面图。
[0023]图10是说明包括根据本公开的一个实施例的EPROM单元阵列的存储器件的图。
[0024]图11是说明包括根据本公开的一个实施例的EPROM单元阵列的存储器件的图。
[0025]图12是说明包括根据本公开的一个实施例的EPROM单元阵列的存储器件的图。
【具体实施方式】
[0026]在下文中，将参照附图，经由实施例的实例来描述一种EPROM单元阵列、其操作方法以及包括其的存储器件。
[0027]在本公开中，将理解的是，当一个元件涉及在另一个元件“上”、“之上”、“上方”、“之下”、“下方”或“下”时，其可以直接与另一个元件接触，或在其之间可以存在至少一个中间元件。因此，本文中使用的诸如“上”、“之上”、“上方”、“之下”、“下方”、“下”等的术语仅出于描述特定实施例的目的，并非旨在限制本公开的范围。
[0028]用于选择包括在EPROM单元阵列的多个单位单元中的一个单位单元的选择晶体管对于选中的单位单元执行编程和读取操作是必需的，其中EPROM单元阵列具有带有金属氧化物半导体(MOS)结构的浮栅的场效晶体管(FET)、或金属氧化物半导体场效晶体管(MOSFET)作为单位单元。选择晶体管的数目需要等于多个单位单元的数目，并且由于这一事实，现有的EPROM单元阵列的面积显著地增加。根据本公开的各种示例性实施例，编程和读取操作可以对指定的单位单元来进行，而不需要EPROM单元阵列中的选择晶体管，这可以减少EPROM单元阵列的面积。
[0029]图1是说明根据一个实施例的EPROM单元阵列10的图。参见图1，EPROM单元阵列10可以包括多个单位单元100，其被设置成沿着第一方向和第二方向的mXn阵列的形式。第一方向和第二方向可以彼此交叉。被沿着第一方向设置在同一行上的单位单兀100可以与多个第一选择线Xl至Xn中的一个共同电耦接。被沿着第二方向设置在同一列上的单位单元100可以与多个第二选择线Yl至Ym中的一个共同电耦接。第一选择线Xl至Xn的数目可以与EPROM单元阵列10的行的数目相对应，而第二选择线Yl至Ym的数目可以与EPROM单元阵列10的列的数目相对应。每个单位单元100可以具有漏极D和源极S。每个单位单元100的漏极D可以与多个第一选择线Xl至Xn中相应的一个电耦接。每个单位单元100的源极S可以与多个第二选择线Yl至Ym中相应的一个电耦接。
[0030]图2是说明图1中所示的单位单元100的截面图。参见图2，单位单元100可以具有在η型衬底110之上被设置成彼此分开的(ρ+)型漏极区120和(ρ+)型源极区130。在另一个实例中，当衬底110具有ρ导电类型时，η型阱区可以形成在衬底110中，并且漏极区120和源极区130可以被设置在η型阱区中。漏极区120和源极区130之间的η型衬底110的上部区可以用作沟道区。栅绝缘层140和浮栅层150可以被顺序设置在沟道区上。栅绝缘层140可以包括氧化物层。浮栅层150可以包括多晶硅层。漏极区120可以与漏极D电耦接，且因此，可以与多个第一选择线Xl至Xn中的一个电耦接。源极区130可以与源极S电耦接，且因此，可以与多个第二选择线Yl至Ym中的一个电耦接。浮栅层150可以被设置成浮置状态，而不是电接触。
[0031]单位单