存储装置及其控制方法
【技术领域】
[0001]本发明有关于一种存储装置及其控制方法，特别是有关于一种电阻式存储装置及其控制方法。
【背景技术】
[0002]目前新型易失性存储器包括，铁电存储器、相变化存储器、磁性存储器及电阻式存储器。由于电阻式存储器具有结构简单、成本低、速度快与低功耗等优点，故大幅被使用。在电阻式存储器中，控制一特殊金属导电层的跨压，用以在金属导电层中形成导电丝。然而，现有技术所产生的导电丝太粗并且数量少，因此，在后续的操作中，不易打断导电丝。再者，现有技术所产生的导电丝数量较少，故不易降低金属导电层的阻抗。
【发明内容】
[0003]本发明要解决的技术问题是，提供一种存储装置及其控制方法，大幅缩短格式化或初始化重置操作的时间，并且改善格式化或初始化重置操作的效率。
[0004]本发明提供一种存储装置，包括一控制单元以及至少一存储单元。控制单元控制一字线、一位线以及一源极线的电平。存储单元包括一晶体管以及一可变电阻。晶体管的栅极耦接字线。可变电阻耦接于晶体管的漏极与位线之间。晶体管的源极耦接源极线。在一预设期间，控制单元提供多个脉冲予字线、位线以及源极线中的一第一特定线。预设期间至少大于1微秒(microsecond)。
[0005]本发明另提供一种控制方法，适用于一存储装置。存储装置具有至少一存储单元。存储单元具有一晶体管以及一可变电阻。晶体管的栅极耦接一字线。可变电阻耦接于晶体管的漏极与一位线之间。晶体管的源极耦接一源极线。本发明的控制方法包括，在一预设期间，提供多个脉冲予字线、位线以及源极线中的一第一特定线；以及提供一第一电平及一第二电平予字线、位线以及源极线中的一第二特定线以及一第三特定线。预设期间至少大于1微秒。
[0006]综上所述技术方案，本发明能够使得金属导电层中形成细而多的导电丝，在对存储单元的操作过程中易于打断导电丝并且能够降低金属导电层的阻抗，大幅缩短格式化或初始化重置操作的时间，并且改善格式化或初始化重置操作的效率。
[0007]为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下:
【附图说明】
[0008]图1为本发明的存储装置的示意图。
[0009]图2A?图2E为可变电阻的阻态变化示意图。
[0010]图3A及图3B为本发明的格式化操作的可能实施例。
[0011]图4A及图4B为本发明的初始化重置操作的可能实施例。
[0012]图5A?图51为脉冲的可能形状及电平示意图。
[0013]图6A?图6C为本发明的控制方法的可能流程示意图。
[0014]图中符号说明:
[0015]100:存储装置；
[0016]110:控制单元；
[0017]120:阵列单元；
[0018]字线；
[0019]ΒΙ^?ΒΙ^:位线；
[0020]SLi ?SLn:源极线；
[0021]112:列解码器；
[0022]114:行解码器；
[0023]116:存取控制器；
[0024]AD!、AD2:地址信息；
[0025]DATA:、DATA。:数据；
[0026]Mn?Μ?η:存储单元；
[0027]T11:晶体管；
[0028]Rn:可变电阻；
[0029]210:上电极；
[0030]220:金属氧化物；
[0031]230:下电极；
[0032]240:导电丝；
[0033]VLn ?VL16、VL21 ?VL26、VL31 ?VL34、VL41 ?VL44、V!?V4:电平；
[0034]210、220、230、240、250、410、420:期间；
[0035]PSi ?PS9:脉冲；
[0036]S612、S614、S616、S622、S624、S626、S628:步骤。
【具体实施方式】
[0037]图1为本发明的存储装置的示意图。如图所示，存储装置100包括一控制单元110以及一阵列单元120。控制单元110控制字线WQ?WLn、位线?以及源极线SL:?SL?的电平，用以存取阵列单元120。本发明并不限定控制单元110的内部架构。只要能够适当地控制字线WL:?WLn、位线?以及源极线SQ?SK的电平的电路架构，均可作为控制单元110。在本实施例中，控制单元110包括一列解码器112、一行解码器114以及一存取控制器116。
[0038]列解码器112解码地址信息Ah，并根据解码结果提供适当的电平予字线WU?WLn。行解码器114解码地址信息AD2，并根据解码结果提供适当的电平予位线?BL?。存取控制器116将外部数据DAT&写入阵列单元120，或是读取并输出阵列单元120所储存的数据DATA。。
[0039]阵列单元120包括存储单元Mn?Mmn。由于存储单元Mn?Mmn具有相同的电路架构，故图1仅显示存储单元Mn的电路架构。如图所示，存储单元Mn包括一晶体管Tn以及一可变电阻Rn。晶体管Tn的栅极耦接字线WQ。可变电阻Rn耦接于晶体管Tn的漏极与位线之间。晶体管Tn的源极耦接源极线SQ。在本实施例中，控制单元110由调整字线WL:?WLn、位线BL:?BL?以及源极线SL:?Sk的电平，便可令可变电阻Rn为高阻态或是低阻态。
[0040]图2A?图2D为可变电阻的阻态变化示意图。由图2A可知，可变电阻Rn由一上电极210、一金属氧化物220以及一下电极230所构成。金属氧化物220形成在上电极210与下电极220之间。请参考图2B?图2D，由控制上电极210以及下电极230的电平，便可形成导电丝(conductive filamentary ;CF) 240或是打断导电丝240。
[0041]图2B显示一格式化(forming)操作，其施加适当的格式化电压至上电极210以及下电极230，用以在上电极210以及下电极230之间形成导电丝240。此时，可变电阻Rn为低阻态(Low resistance state ；LRS)。图 2C 显不一初始化重置(initial reset)操作，由施加适当的初始化重置电压至上电极210以及下电极230，便可打断上电极210以及下电极230之间的导电丝240。此时，可变电阻Rn为高阻态(High resistance state ；HRS)。
[0042]图2D显示一设定(set)操作，由施加适当的设定电压至上电极210以及下电极230，便可恢复上电极210以及下电极230之间的导电丝240。此时，可变电阻Rn为低阻态。图2E显示一重置(reset)操作，由施加适当的重置电压至上电极210以及下电极230，便可打断上电极210以及下电极230之间的导电丝240。此时，可变电阻Rn为高阻态。
[0043]一般而言，存储装置100在出厂前，必须先对存储单元Mn?Μ?η进行格式化操作，用以产生导电丝240。在另一可能实施例中，在进行完格式化操作后，更进行初始化重置操作，用以打断导电丝240。在出厂后，不需要再对存储单元Μη?Μ?η进行格式化及初始化重置操作。使用者可依实际需求，对存储单元Μη?Μ?η进行设定及重置操作，用以将存储单元Μη?Μ?η设定成低阻态或高阻态。
[0044]图3Α为本发明的格式化操作的一可能实施例。在本实施例中，控制单元110提供电平予位线^^及源极线SQ。在一可能实施例中，电平￥1^大于电平VL12。电平VL12可为一接地电平。在预设期间210内，控制单元110提供多个脉冲予字线WQ。在本实施例中，字线WQ的电平在电平VL13&VL14之间变化。在一些实施例中，电平VL13可能等于或不等于电平VL12。
[0045]在本实施例中，预设期间210至少大于1微秒(microsecond)。举例而言,预设期间210约在200?250微秒之间。在其它实施例中，每一脉冲的持续期间220约在50?150 纳秒(nanosecond)之间。
[0046]由提供多个脉冲予字线WQ，便可形成多且细长的导电丝。因此，在后续的初始化重置或重置操作中，可轻易地打断导电丝。另外，借由大量的导电丝，可有效地降低可变电阻Rn的阻抗，进而改变数据保留度(data retent1n)与擦写稳定性(endurancestability)。再者，由多个脉冲，可大幅降低格式化时间。
[0047]完成格式化操作后，可对存储单元Mn进行一设定操作。在设定期间230中，控制单元110提供电平VL15、VL16以及VL12予位线、字线WQ以及源极线SLp在本实施例中，电平VL15小于电平VLn，用以避免过度崩溃。举例而言，当电平VL15大于或等于电平VLn时，将造成流经金属氧化物220的电流过大，因而发生过度崩溃，进而破坏导电丝240。因此，电平VL15需小于电平VLn。
[0048]在另一可能实施例中，设定期间230远小于预设期间210。举例而言，当设定期间230过大，如达微秒等级时，可能会造成过度崩溃现象。因此，在一可能实施例中，设定期间230为纳秒(ns)等级。
[0049]图3B为本发明的格式化操作的另一可能实施例。图3B相似图3A，不同之处在于控制单元110将多个脉冲提供予位线BL1;并提供电平VL21与VL22予字线WL:与源极线SL:。在本实施例中，在预设期间240，控制单元110交替地提供电平VL23以及VL24予位线，用以产生多且细长的导电丝。在其它实施例中，电平乂1^2可能等于或不等于电平VL23。由于预设期间240的特性与预设期间210的特性相同，故不再赘述。另外，脉冲的持续期间250约为50?150纳秒。
[0050]在设定期间260，控制单元110提供电平VL25与VL26予字线WQ与位线，并提供电平VL22予源极线SLp在本实施例中，电平VL26小于电平VL24，并且设定期间260远小于预设期间240，用以避免发生过度崩溃现象。在一可能实施例中，设定期间260约略等于持续期间250。本发明并不限定电平之间的关系。在一可能实施例中，电平VL21小于电平vl25。
[0051]图4A为本发明的初始化重置操作的一可能实施例。如图所示，控制单元110提供电平源极线SL:与位线BQ。在一可能实施例中，电平VL32S—接地电平。在预设期间410中，控制单元110将多个脉冲提供予字线WQ。在本实施例中，字线WQ的电平在