专利名称：具有氮化物穿隧层的非挥发性内存的结构的制作方法
技术领域：
本发明是有关于一种非挥发性内存(non-volatile memory)的结构，且特别是有关于一种具有氮化物穿隧层(Nitride tunneling layer)的非挥发性内存的结构。
在现今所发展的此种非挥发性内存中，有一类具有氧化物-氮化硅-氧化硅(Oxide-Nitride-Oxide，以下简称为ONO)结构的非挥发性内存，其中已被提出的有硅-氧化硅-氮化硅-氧化硅-硅(Silicon-Oxide-Nitride-Oxide-Silicon，以下简称SONOS)内存以及氮化硅只读存储器(Nitride Read Only Rom，NROM)等。上述具有ONO结构的非挥发性内存与传统以掺杂的复晶硅制作浮置栅的非挥发性内存相比较之下，其中SONOS内存具有操作电压比公知非挥发性内存低的优点，因此组件的尺寸能够缩小，有助于组件集成度的提高。而NROM具有注入于氮化硅层的电子仅集中于局部的区域，对于隧穿氧化层其缺陷的敏感度较小，较不容易产生漏电流，并且其为一存储单元二位(lcell 2bit)的非挥发性内存，可以在单一存储单元之中写入四种状态等的优点，因此，能够使用此种具有ONO结构的非挥发性内存以求取更佳的组件效能。
公知无论是SONOS内存或是氮化硅只读存储器，其穿隧层所使用的材料皆为氧化硅，然而使用氧化硅材料作为穿隧层具有下述的缺点由于氧化硅材料具有较高的能障(energy barrier)，因此在使用信道热载子注入法(channel hot carrier injection)进行编程或擦除时，载子必须克服较大的能障才得以注入穿隧层中，而导致信道热载子注入法的效率不佳。并且，由于氧化硅材料具有较低的介电常数(dielectricconstant)，所以内存的尺寸并不容易再向下缩小(scale-down)。
本发明的另一目的在提供一种具有氮化物穿隧层的非挥发性内存的结构，能够进一步缩小非挥发性内存组件的尺寸。
本发明提出一种具有氮化物穿隧层的非挥发性内存的结构，此结构至少包括基底、氮化物穿隧层、电荷陷入层、介电层、栅极导体层、源极区、漏极区以及信道区。其中氮化物穿隧层取代公知所使用的氧化物穿隧层而设置于基底上，电荷陷入层设置于氮化物穿隧层上，介电层设置于电荷陷入层上，栅极导体层设置于介电层上，并且氮化硅穿隧层、电荷陷入层、介电层以与门极导体层组成栅极结构。源极区与漏极区分别设置于栅极结构两侧的基底中，而信道区则设置栅极结构下方、源极区与漏极区之间的基底中。
由于本发明采用氮化硅层以取代公知所使用的氧化硅层作为穿隧层，故穿隧层具有较低的能障，而可提高信道热载子注入的效率。
并且，由于氮化硅的介电常数高于氧化硅的介电常数，因此，氮化硅穿隧层可比公知氮化硅穿隧层厚，而有利于组件的缩小化，达到高集成化的目的。
图2为本发明实施例的一种具有氮化物穿隧层的非挥发性内存的结构的剖面示意图。
附图标记说明100基底102、104、106、106a介电层102a氮化物穿隧层104a电荷陷入层108导体层108a栅极导体层110栅极结构112掺杂工艺114源极区116漏极区118信道区具体实施方式
图1A至图1C为本发明实施例的一种具有氮化物穿隧层的非挥发性内存的制造流程剖面图。
首先，请参照图1A，提供一个基底100，其材料例如是硅，并且此基底100依所形成为p型信道内存或是n型信道内存，而为n型掺杂或是p型掺杂。
接着在基底100上依序全面形成介电层102、介电层104、介电层106以及导体层108。其中介电层102的材料为氮化硅，形成的方法例如是化学气相沉积法，且介电层102的厚度为20埃至100埃左右。介电层104的材料例如为氮化硅，形成的方法例如是化学气相沉积法，且介电层104的厚度为40埃至100埃左右。介电层106的材料例如为氧化硅，形成的方法例如是化学气相沉积法。而导体层108的材料例如为多晶硅，形成的方法例如是化学气相沉积法。
接着，请参照图1B，定义此介电层102、介电层104、介电层106、导体层108的堆栈结构，以于基底100上形成栅极结构110。其中此栅极结构110由氮化物穿隧层102a、陷入层104a、介电层106a、以与门极导体层108a构成。形成此栅极结构110的方法例如是在导体层108上形成一层具有栅极图案的罩幕层(未图标)，再以罩幕层为罩幕，蚀刻去除未受罩幕层遮蔽的导体层108、介电层106、介电层104、介电层102。
接着，请参照图1C，对基底100进行一个掺杂工艺112，以于基底100中形成源极区114以及漏极区116，从而定义出位在栅极结构110下方、源极区114以及漏极区116之间的基底100中的信道区118。此处形成源极区114以及漏极区116的掺杂工艺112例如是采用离子植入法。并且，源极区114以及漏极区116的掺杂型态异于基底100的掺杂形态，也就是当基底100为n型掺杂时，源极区114以及漏极区116为p型掺杂；当基底100为p型掺杂时，源极区114以及漏极区116则为n型掺杂。
图2为本发明实施例的一种具有氮化物穿隧层的非挥发性内存的结构的剖面示意图。
请参照图2，本发明实施例的具有氮化物穿隧层的非挥发性内存的结构包括基底100、氮化物穿隧层102a、电荷陷入层104a、介电层106a、栅极导体层108a、源极区114、漏极区116以及信道区118。
基底100的材料例如是硅，并且此基底100依所形成为p型信道只读存储器或是n型信道只读存储器，而为n型掺杂或是p型掺杂。
氮化物穿隧层102a设置于基底100上，其中氮化物穿隧层102a的材料例如是氮化硅，其形成方法例如是化学气相沉积法，并且氮化物穿隧层102a的厚度为20埃至100埃左右。
电荷陷入层104a设置于氮化物穿隧层102a上，其中电荷陷入层104a的材料例如是氮化硅，形成电荷陷入层104a的方法例如是化学气相沉积法，并且电荷陷入层104a的厚度为40埃至100埃左右。
介电层106a设置于电荷陷入层104a上，其中介电层106a的材料例如是氧化硅，形成介电层106a的方法例如是化学气相沉积法。
栅极导体层108a设置于介电层106a上，其中栅极导体层108a的材料例如是多晶硅，形成的方法例如是化学气相沉积法。并且，上述的氮化物穿隧层102a、电荷陷入层104a、介电层106a、栅极导体层108a的堆栈结构称为栅极结构110。
源极区114以及漏极区116则设置于栅极结构110两侧的基底100中，其中源极区114以及漏极区116的掺杂形态异于基底100的掺杂形态，也就是当基底100为n型掺杂时，源极区114以及漏极区116为p型掺杂；当基底100为p型掺杂时，源极区114以及漏极区116则为n型掺杂。
信道区118位于栅极结构110的下方、源极区114以及漏极区116间的基底100中。
并且，于上述本发明实施例中，当电荷陷入层104a的材料为氮化硅，且介电层106a的材料为氧化硅时，氮化物穿隧层102a、电荷陷入层104a、介电层106a可称为一个氮化物-氮化物-氧化物(NNO)复合层结构。
而且，虽然在上述本发明实施例中，介电层102(氮化物穿隧层102a)与介电层104(电荷陷入层104a)的材料都是使用氮化硅，然而，电荷陷入层104a的用于捕捉/储存电荷，而氮化物穿隧层102a则是用于防止电荷陷入层104a中的电荷泄漏，并使电子能够穿隧通过以进入电荷陷入层104a中。因此，氮化物穿隧层102a的质量要求高，即其缺陷必须要少，以防止电荷泄漏并防止其捕捉电荷；而电荷陷入层104a中则须具有许多缺陷，以捕捉大量的电荷。
综上所述，本发明的特征在于由于本发明的具有氮化物穿隧层的非挥发性内存的结构是采用氮化硅以取代公知所使用的氧化硅作为穿隧层的材料，故本发明的穿隧层的能障比公知的低，而可提高信道热载子注入的效率。
并且，由于氮化硅的介电常数高于氧化硅的介电常数，因此，氮化硅穿隧层可比公知氧化硅穿隧层厚，而有利于组件的缩小化，达到高集成化的目的。
虽然本发明已以一实施例说明如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求为准。
权利要求
1.一种具有氮化物穿隧层的非挥发性内存的结构，其特征为该结构包括一基底；一氮化物穿隧层，设置于该基底上；一电荷陷入层，设置于该氮化物穿隧层上；一介电层，设置于该电荷陷入层上；一栅极导体层，设置于该介电层上，其中该氮化物穿隧层、该电荷陷入层、该介电层以及该栅极导体层组成一栅极结构；一源极区与一漏极区，分别设置于该栅极结构两侧的该基底中；一信道区，设置在该源极区与该漏极区之间以及该栅极结构下方的该基底中。
2.如权利要求1所述的具有氮化物穿隧层的非挥发性内存的结构，其特征为该氮化物穿隧层的厚度为20埃至100埃左右。
3.如权利要求1所述的具有氮化物穿隧层的非挥发性内存的结构，其特征为该电荷陷入层的材料包括氮化硅。
4.如权利要求1所述的具有氮化物穿隧层的非挥发性内存的结构，其特征为该电荷陷入层的厚度为40埃至100埃左右。
5.一种具有氮化物穿隧层的非挥发性内存的结构，其特征为该结构包括一基底；一氮化硅-氮化硅-氧化硅复合层，设置于该基底上，该氮化硅-氮化硅-氧化硅复合层由依序堆栈的一第一氮化硅层、一第二氮化硅层以及一氧化硅层所构成；一栅极导体层，设置于该氮化硅-氮化硅-氧化硅复合层上；一源极区与一漏极区，分别设置于该氮化硅-氮化硅-氧化硅复合层两侧的该基底中；以及一信道区，设置在该源极区与该漏极区之间以及该氮化硅-氮化硅-氧化硅复合层下方的该基底中。
6.如权利要求5所述的具有氮化物穿隧层的非挥发性内存的结构，其特征为该第一氮化硅层的厚度为20埃至100埃左右。
7.如权利要求5所述的具有氮化物穿隧层的非挥发性内存的结构，其特征为该第二氮化硅层的厚度为40埃至100埃左右。
8.如权利要求5所述的具有氮化物穿隧层的非挥发性内存的结构，其特征为该第一氮化硅层中的缺陷数目小于该第二氮化硅层中的缺陷数目。
全文摘要
一种具有氮化物穿隧层的非挥发性内存的结构，此结构包括基底、氮化物穿隧层、电荷陷入层、介电层、栅极导体层、源极区、漏极区以及信道区。其中氮化硅穿隧层设置于基底上，电荷陷入层设置于氮化硅穿隧层上，介电层设置于电荷陷入层上，栅极导体层设置于介电层上，并且氮化硅穿隧层、电荷陷入层、介电层以与门极导体层组成栅极结构。源极区与漏极区设置于栅极结构两侧的基底中，而信道区则设置栅极结构下方、源极区与漏极区之间的基底中。
文档编号H01L27/112GK1424765SQ0114032
公开日2003年6月18日 申请日期2001年12月11日 优先权日2001年12月11日
发明者范左鸿, 叶彦宏, 詹光阳, 刘慕义, 卢道政 申请人:旺宏电子股份有限公司