专利名称：以导线架为承载件的开窗型球栅阵列半导体封装件及制法的制作方法
技术领域：
本发明是关于一种半导体封装件及制法，特别是关于一种以导线架为芯片承载件(Chip Carrier)的开窗型球栅阵列(Window Ball GridArray，WBGA)半导体封装件，以及制造该半导体封装件的方法。
背景技术：
开窗型球栅阵列半导体封装件的特点为其使用的基板开设有至少一贯穿基板的开孔，供芯片以覆盖该开孔的方式接置在基板的一表面上，并借贯穿在开孔中的焊线电性连接至基板，且在基板的一相对表面上植设有多个焊球，使芯片能够借焊球与外界成电性连接关系。这种封装结构的优点是它适用于中央焊垫型(Central-Pad Type)的芯片以缩短焊线长度，并能够降低封装件的整体厚度。
这种现有的开窗型球栅阵列封装结构是如图6A所示，是使用一具有上、下表面100、101的基板10，在该基板10开设一贯穿基板10的开孔102，供一芯片11以面朝下(Face-Down)方式接置至基板10的上表面100上、并封盖住该开孔102的一端口，使形成在芯片11的作用表面110上的焊垫111外露在基板10的开孔102中，供多条焊线12通过该开孔102将芯片11的焊垫111电性连接至基板10的下表面101。然后，在基板10的上、下表面100、101上分别形成一封装胶体13、14，使该下表面101上的下封装胶体13填满基板10的开孔102并包覆焊线12，且使该上表面100上的上封装胶体14包覆芯片11；接着，植设多个焊球15在基板10的下表面101上不影响下封装胶体13的区域，使焊球15能够作为输入/输出(Input/Output，I/O)端以电性连接芯片11至外界装置，如印刷电路板(Printed Circuit Board，未图标)。相关的现有技术例如美国专利第5,920,118、6,144,102、6,190,943及6,218,731号案等；其中，美国专利第5,920,118号案是使用一陶瓷基板(CeramicSubstrate)作为芯片承载件，而美国专利第6,144,102、6,190,943、6,218,731号案是使用一有机材料(如BT树脂等)制成的基板以供载接芯片之用；然而，这种陶瓷基板及有机基板的制造成本极高，因而大幅提高封装件的生产成本。
台湾专利公告第411537号案是一种以导线架为芯片承载件的开窗型球栅阵列封装结构，其中，导线架由多条管脚构成，使芯片载接至管脚的一表面上，而管脚的一相对表面上则敷设有拒焊剂(SolderMask)，并开设多条贯穿拒焊剂的开口以使管脚上预设的植球部位能够借该开口露出，而能植设焊球在该外露的植球部位。然而，这种封装结构具有诸多缺点；其一为敷设拒焊剂至管脚上的制程极为复杂且成本高，同时，欲使相邻管脚间的空隙敷设有拒焊剂在实施上也有一定的困难；再者，由于拒焊剂具有较高的吸湿性，使敷设至管脚上的拒焊剂极易聚集湿气，导致拒焊剂与管脚间的界面产生分层(Delamination)。
此外，上述使用基板或导线架的半导体封装结构还易产生溢胶问题。以图6A的封装结构为例，进行一模压(Molding)制程以在基板10上形成上封装胶体14及下封装胶体13时，如图6B所示，是将布设有芯片11及焊线12的基板10安置在一封装模具16中，该模具16由上模17及下模18构成，以使基板10夹置在该上、下模17、18之间，其中，上模17形成有一能够容置芯片11的上凹穴170，而下模18设有一对应于基板10的开孔102的下凹穴180，使焊线12的线弧能够容置在该下凹穴180中；当一树脂材料(如环氧树脂等)注入模具16时，树脂材料会填充在上凹穴170及下凹穴180中，从而形成上封装胶体14及下封装胶体13以分别包覆芯片11与焊线12。然而，由于上凹穴170覆盖基板10的面积较下凹穴180大，基板10的下表面101上邻接下封装胶体13的区域NC(意指“未夹压”，Non-Clamping)缺乏来自上模17的夹压力(Clamping Force)，使树脂材料极易溢胶至基板10的下表面101上，令基板10下表面101上预设的植球部位也受溢胶污染(如图6C中的箭头所示)，故后续植设在植球部位的焊球15无法完整地焊接至基板10，从而影响制成品的电性连接品质。
因此，如何解决上述问题，能够提供一降低成本、防止分层且避免溢胶的半导体封装结构，是需要解决的一个问题。
发明内容
为克服上述现有技术的不足，本发明的主要目的在于提供一种以导线架为芯片承载件的开窗型球栅阵列半导体封装件及制法，它不需使用高成本的基板作为芯片承载件，能大幅降低半导体封装件的制造成本。
本发明的另一目的在于提供一种以导线架为芯片承载件的开窗型球栅阵列半导体封装件及制法，它在导线架上敷设非导电性(Non-Conductive)树脂材料以取代常用的拒焊剂，能消除拒焊剂与导线架间产生分层的缺点，确保半导体封装件的可靠性。
本发明的又一目的在于提供一种以导线架为芯片承载件的开窗型球栅阵列半导体封装件及制法，它能够避免在导线架上的焊线区域及植球区域造成溢胶现象，使焊线及焊球能够电性完整地植设至焊线区域及植球区域，确保制成品的电性品质及优良率。
本发明的再一目的在于提供一种以导线架为芯片承载件的开窗型球栅阵列半导体封装件及制法，它可使用现有制程完成，故不会增加制程的复杂性。
为达到上述及其它目的，本发明的一种以导线架为芯片承载件的开窗型球栅阵列半导体封装件包括一导线架，由多条管脚构成，使该多条管脚围绕一贯穿导线架的通孔，各管脚具有一朝向该通孔的端部，且各管脚具有一上表面及一相对的下表面，其中，各管脚的下表面上界定有一焊线部及一植球部；一第一非导电性材料，敷设至管脚的下表面及端部上，使管脚的焊线部及植球部外露出第一非导电性材料；至少一芯片，具有一作用表面及一相对的非作用表面，使芯片的作用表面接置在管脚的上表面上并覆盖导线架通孔的一端口，令该作用表面的电性区外露在该通孔中；多条贯穿于导线架通孔中的焊线，用以电性连接芯片的电性区至管脚的焊线部；一封装胶体，形成在导线架上，使封装胶体具有第一部分及第二部分，其中，该第一部分是敷设至管脚的上表面上以包覆芯片，封装胶体的第二部分是填充在导线架的通孔中以包覆焊线；以及多个焊球，植设在管脚的植球部。
一种以导线架为芯片承载件的开窗型球栅阵列半导体封装件的制法是这样实现的制备一导线架，该导线架由多条管脚构成，使该多条管脚围绕一贯穿导线架的通孔，各该管脚具有一朝向该通孔的端部，且各该管脚具有一上表面及一相对的下表面，其中，各该管脚的下表面上界定有一焊线部及一植球部，并于该管脚的下表面及端部上敷设一第一非导电性材料，而使该焊线部及植球部外露出该第一非导电性材料；制备至少一芯片，该芯片具有一作用表面及一相对的非作用表面，并接置该芯片的作用表面于该管脚的上表面上，使该作用表面覆盖该导线架的通孔的一端口，而令该作用表面的电性区外露于该通孔中；形成多条贯穿于该通孔中的焊线，以借该焊线电性连接该芯片的电性区至该管脚的焊线部；形成一封装胶体于该导线架上，而使该封装胶体具有第一部分及第二部分，其中，该第一部分是敷设至该管脚的上表面上以包覆该芯片，而该第二部分是填充于该通孔中以包覆该焊线；以及植设多个焊球于该管脚的植球部。
在另一实施例中，一第二非导电性材料能够敷设至管脚的上表面上，使芯片的作用表面接置在该第二非导电性材料上，令第二非导电性材料夹置在芯片与导线架之间；且各管脚的上表面上界定有一焊线对应部及一植球对应部，使该焊线对应部及植球对应部分别对应于管脚的下表面上的焊线部及植球部，其中，焊线对应部及植球对应部是外露出该第二非导电性材料，且第二非导电性材料与第一非导电性材料可以是相同的树脂材料。
上述半导体封装结构能够提供诸多优点；其一为以导线架作为芯片承载件，无需使用现有成本较高的基板(如陶瓷基板、有机基板等)，因此能有效降低整体封装件的制造成本。再者，该导线架的管脚表面上是敷设非导电性的树脂材料而不是现有的拒焊剂；与拒焊剂比较，该非导电性材料与管脚的结合性较好，且它的吸湿性要远小于拒焊剂的吸湿性，故非导电性材料与管脚之间不会产生分层；同时，非导电性材料的敷设是在制备导线架时一并完成，故不会增加封装件制程的复杂程度和成本。此外，在敷设非导电性材料的制程中，导线架的管脚能够紧密夹置在模具中，使管脚上预设的焊线部位及植球部位获得来自模具适度的夹压力，令非导电性材料不会溢胶至该焊线部位及植球部位，使焊线及焊球能够完整地焊接在焊线部位及植球部位，能确保制成的半导体封装件的电性连接品质及优良率。
图1A是本发明实施例1的半导体封装件的剖视图；图1B是显示图1A所示的半导体封装件中导线架的焊线部及植球部外露出第一非导电性材料的仰视图；图2A至图2E是本发明实施例1的半导体封装件的制程示意图；图3A是本发明实施例2的半导体封装件的剖视图；图3B是显示图3A所示的半导体封装件中制备导线架的制程示意图；图3C是显示图3B所示的导线架的焊线对应部及植球对应部外露出第二非导电性材料的上视图；图4是本发明实施例3的半导体封装件的剖视图；图5A是本发明实施例4的半导体封装件的剖视图；图5B是显示堆栈图5A所示的半导体封装件而成的封装结构；图6A是现有半导体封装件的剖视图；图6B是显示图6A所示的半导体封装件中形成封装胶体的模压制程示意图；以及图6C是显示图6B所示的半导体封装件中形成封装胶体时产生溢胶的示意图。
具体实施例方式
以下配合图1A至图1B、图2A至图2E、图3A至图3C、图4及图5A至图5B，说明本发明以导线架为芯片承载件(Chip Carrier)的开窗型球栅阵列(Window Ball Grid Array，WBGA)半导体封装件及制法。
实施例1如图1A所示，本发明的开窗型球栅阵列半导体封装件是使用一导线架20作为芯片承载件供承载芯片之用，该导线架20由多条管脚200构成，使该多条管脚200围绕一贯穿导线架20的通孔201，其中，各管脚200具有一朝向该通孔201的端部202，并具有一上表面203及一相对的下表面204，且各管脚200的下表面204上界定有一焊线部(Wire-Bonding Portion)205及一植球部(Ball-Implanting Portion)206。一第一非导电性材料21是敷设至管脚200的下表面204及端部202上，使该下表面204上的焊线部205及植球部206外露出第一非导电性材料21，如图1B所示。至少一芯片22是以覆盖通孔201的一端口的方式接置在导线架20上；该芯片22具有一作用表面220及一相对的非作用表面221，使芯片22的作用表面220粘设在管脚200的上表面203上，且使该作用表面220的电性区222外露于导线架20的通孔201中，从而露出布设在电性区222上的焊垫223；同时，芯片22是借多条贯穿于该通孔201中的焊线23电性连接至导线架20，其中，焊线23是焊接至芯片22的焊垫223及管脚200的焊线部205，焊线23以电性连接芯片22的作用表面220至管脚200。一封装胶体24是敷设至导线架20上而形成第一部分240及第二部分241，该第一部分240敷设至管脚200的上表面203上以包覆芯片22，而封装胶体24的第二部分241是填充在导线架20的通孔20 1中以包覆焊线23。此半导体封装件还在管脚200的植球部206上植设有多个焊球25，作为半导体封装件的输入/输出(Input/Output，I/O)端与外界形成电性连接关系。
上述半导体封装件可以按图2A至图2E所示的制程步骤制成；下述制法是以批次(Batch)方式制造半导体封装件，但本发明不限于此。
首先，如图2A所示，制备一导线架片2，它是由多个导线架20整合而成(相邻导线架20以图标虚线分隔)，各导线架20是由多条管脚200构成，而该多条管脚200是围绕一贯穿导线架20的通孔201；其中，各管脚200具有一朝向通孔201的端部202，并具有一上表面203及一相对的下表面204，且各管脚200的下表面204上界定有一焊线部205及一植球部206。
如图2B所示，进行一预模压(Pre-Molding)制程，将导线架片2置于一预制模具26中，该模具26由一上模260及一下模261构成，使导线架片2夹置在上模260及下模261之间，其中，管脚200的上表面203与上模260的底面262接触；下模261的顶面263形成有多个对应于焊线部205的凸部205′、对应于植球部206的凸部206′、及对应于导线架20的通孔201的凸部264，且该凸部264的尺寸小于通孔201的尺寸，而管脚200的下表面204与下模261的凸部205′、206′及264接触。
当上模260与下模260合模后，管脚200夹置在上模260及下模261之间，使管脚200的焊线部205及植球部206与下模261顶面263的凸部205′、206′紧密接合，而管脚200的上表面203则与上模260的底面262紧密接合，且下模261的凸部264通经通孔201顶触到上模260的底面262，并使凸部264与通孔201间存有一间隙；接着，令一第一非导电性材料21(如树脂材料)注入模具26中，填充在下模261的顶面263与管脚200的下表面204之间的间隙中以及凸部264与通孔201之间的间隙中，该第一非导电性材料21不会溢胶至与模具26紧密接触的管脚200的上表面203及下表面204上的焊线部205及植球部206，使第一非导电性材料21仅敷设至管脚200的下表面204及端部202上，令管脚200的焊线部205及植球部206能够外露出第一非导电性材料21。完成第一非导电性材料21的敷设后，自导线架片2上移除模具26，如此即完成导线架片2的制备；其中，敷设至管脚200的下表面204上的第一非导电性材料21形成有一预定厚度，该预定厚度是视下模261的凸部205′、206′的高度而定，且需与管脚200的焊线部205形成一空间足以容纳后续焊线(未图标)的线弧(容后详述)。
然后，如图2C所示，对上述制成的导线架片2进行一置晶(Die-Bonding)作业，将至少一芯片22接置在各导线架20上，该芯片22具有一作用表面220及一相对的非作用表面221，使芯片22的作用表面220借一胶粘剂(未图标)，粘设在管脚200的上表面203上并覆盖导线架20的通孔201的一端口，令该作用表面220的电性区222外露在通孔201中，以露出布设在电性区222上的焊垫223。
进行一焊线(Wire-Bonding)作业以借助焊线23电性连接芯片22至导线架20。在各导线架20的通孔201的中形成多条贯穿该通孔201的焊线23，使焊线23焊接至芯片22的焊垫223及管脚200的焊线部205，借此以电性连接芯片22的作用表面220至管脚200的下表面204。由于管脚200的端部202上敷设有第一非导电性材料21，贯穿于通孔201中的焊线23不会触及管脚200的端部202，因此不会产生短路或电性连接不良现象。再者，敷设至管脚200的下表面204上的第一非导电性材料21具有一预定厚度，该厚度是大于焊线23突出于管脚200的下表面204上的线弧部分的高度，因此焊线23的线弧能够方便地容置在第一非导电性材料21与焊线部205所形成的空间中。
进行一模压(Molding)制程以利用常用的封装模具(未图标)，在导线架片2上形成一封装胶体24(可使用如环氧树脂等现有树脂材料)，使该封装胶体24具有第一部分240及第二部分241，其中，封装胶体24的第一部分240是敷设至导线架20的管脚200的上表面203上，以包覆所有接置在各导线架20上的芯片22，封装胶体24的第二部分241是填充在各导线架20的通孔201中，以包覆所有用以电性连接芯片22至管脚200的焊线23。由于焊线23的线弧能够容置在第一非导电性材料21与管脚200的焊线部205所形成的空间中，封装胶体24的第二部分241的外露底面242，能够与第一非导电性材料21的外露表面210齐平，而能完整地使焊线23为封装胶体24所包覆。
接着，如图2D所示，进行一植球(Ball-Implantation)制程，在导线架片2上露出的植球部206植设多个焊球25，令焊球25的高度大于敷设至管脚200下表面204上的第一非导电性材料21的厚度。
最后，进行一切单作业以沿切割线(图2D所示的箭头方向)切割封装胶体24、导线架片2及第一非导电性材料21，借以分离各导线架20而成多条独立的半导体封装件，如图2E所示。如此即完成本发明实施例1的半导体封装件的制程，其中，外露的焊球25是作为半导体封装件的输入/输出端，使芯片22能够与外界装置如印刷电路板(PrintedCircuit Board，未图标)成电性连接关系。
实施例2图3A显示本发明实施例2的半导体封装件。此半导体封装件的组件与上述实施例1的组件大致相同，故在此相同的组件以相同的标号示之。
如图3A所示，本实施例的半导体封装件与上述实施例1的不同之处在于管脚200的上表面203上敷设有一第二非导电性材料27，它可以与敷设至管脚200的下表面204上的第一非导电性材料21为相同的树脂材料，且与该第一非导电性材料21同时在制备导线架20时形成；再者，各管脚200的上表面203上还界定有一焊线对应部207及一植球对应部208，它们是分别对应于管脚200的下表面204上的焊线部205及植球部206。在上述预模压制程中，如图3B所示，导线架20是夹置在模具26的上模260与下模261之间，该上模260的底面262形成有多个对应于焊线对应部207的凸部207′及对应于植球对应部208的凸部208′；因此在预模压制程进行时，管脚200的上表面203上的焊线对应部207及植球对应部208与上模260的焊线对应部凸部207′及植球对应部凸部208′紧密接合，使注入模具26中的第二非导电性材料27填充在上模260的底面262与管脚200的上表面203之间的间隙中，不会溢胶至与模具26紧密接合的焊线对应部207及植球对应部208，使焊线对应部207及植球对应部208能够外露出第二非导电性材料27，如图3C所示。由于第二非导电性材料27与第一非导电性材料21是相同的树脂材料，故能够同时借模具26敷设第一非导电性材料21与第二非导电性材料27至导线架20上，使制备完成的导线架20的管脚200的上、下表面203、204分别敷设有第二非导电性材料27及第一非导电性材料21，且管脚200的端部202被第一非导电性材料21所包覆，能够令此制成的导线架20进行后续制程(如图3A所示)。
接着，将至少一芯片22接置在导线架20上，使芯片22的作用表面220以覆盖通孔201的方式，粘接至敷设有第二非导电性材料27管脚200的上表面203上，该芯片22借助多条贯穿于通孔201中的焊线23电性连接至管脚200的下表面204。
然后，导线架20上形成一封装胶体24，使封装胶体24的第一部分240形成在管脚200的上表面203的第二非导电性材料27上，以包覆芯片22并遮覆管脚200的焊线对应部207及植球对应部208，且使封装胶体24的第二部分241填充在导线架20的通孔201中以包覆焊线23。
最后，植设多个焊球25在管脚200的下表面204上的植球部206，完成本实施例的半导体封装件。
上述实施例1及实施例2所述的半导体封装件具有诸多优点；其一为以导线架作为芯片承载件，无需使用现有成本高的基板(如陶瓷基板、有机基板等)，故能够有效降低整体封装件的制造成本。再者，该导线架的管脚表面上是敷设非导电性的树脂材料，而不是现有的拒焊剂；与拒焊剂相比，该非导电性材料与管脚的结合性较好，且其吸湿性远小于拒焊剂，因此非导电性材料与管脚之间不会产生分层(Delamination)；同时，非导电性材料的敷设是在制备导线架时一并完成，故不会增加封装件制程的复杂程度和成本。此外，在敷设非导电性材料的制程中，导线架的管脚能够紧密夹置在模具中，使管脚上预设的焊线部位及植球部位获得来自模具的适度夹压力，使得非导电性材料不会溢胶至该焊线部位及植球部位，使焊线及焊球能够完整地焊接在焊线部位及植球部位，从而能确保制成的半导体封装件的电性连接品质及优良率。
实施例3图4显示本发明实施例3的半导体封装件。此半导体封装件的组件是大致与上述实施例1相同，故在此相同的组件以相同的标号示之。
如图4所示，本实施例的半导体封装件与上述实施例1的不同之处在于，芯片22的非作用表面221未用封装胶体24的第一部分240所包覆而外露(即裸晶型封装件)，使该非作用表面221直接与外界接触，能使芯片22运作所产生的热量借外露的非作用表面221散逸至外界，增进半导体封装件的散热效率。
实施例4图5A显示本发明实施例4的半导体封装件。此半导体封装件的组件是大致与上述实施例2相同，故在此相同的组件以相同的标号示之。
如图5A所示，本实施例的半导体封装件与上述实施例2的不同之处在于敷设至管脚200上表面203上的封装胶体24的第一部分240是完全包覆芯片22，但使管脚200的上表面203的植球对应部208外露出封装胶体24，且使焊球25的设置部位对应于该植球对应部208。这种半导体封装件能够上下叠接，可制成如图5B所示的封装结构，其中，上、下相接的半导体封装件使上层半导体封装件的焊球25触接至下层半导体封装件外露的植球对应部208，从而能彼此电性连接，能增进整体封装结构的操作功能；此外，实施例3所示的裸晶型半导体封装件也能够适用于图5B所示的叠接的封装结构。
权利要求
1.一种以导线架为芯片承载件的开窗型球栅阵列半导体封装件，其特征在于，该半导体封装件包括一导线架，由多条管脚构成，使该多条管脚围绕一贯穿导线架的通孔，各该管脚具有一朝向该通孔的端部，且各该管脚具有一上表面及一相对的下表面，其中，各该管脚的下表面上界定有一焊线部及一植球部；一第一非导电性材料，敷设至该管脚的下表面及端部上，并使该焊线部及植球部外露出该第一非导电性材料；至少一芯片，具有一作用表面及一相对的非作用表面，使该作用表面接置在该管脚的上表面上，并覆盖该导线架的通孔的一端口，令该作用表面的电性区外露于该通孔中；多条贯穿于该通孔中的焊线，用以电性连接该芯片的电性区至该管脚的焊线部；一封装胶体，形成于该导线架上，使该封装胶体具有第一部分及第二部分，其中，该第一部分是敷设至该管脚的上表面上以包覆该芯片，而该第二部分是填充于该通孔中以包覆该焊线；以及多个焊球，植设于该管脚的植球部。
2.如权利要求1所述的开窗型球栅阵列半导体封装件，其特征在于，该半导体封装件还包括一第二非导电性材料，敷设至该管脚的上表面上，使该芯片的作用表面接置于该第二非导电性材料上，令该第二非导电性材料夹置在该芯片与该导线架之间，并为该封装胶体的第一部分所包覆。
3.如权利要求2所述的开窗型球栅阵列半导体封装件，其特征在于，各该管脚的上表面上界定有一焊线对应部及一植球对应部，使该焊线对应部及植球对应部分别对应于各该焊线部及植球部，且使该焊线对应部及植球对应部外露出该第二非导电性材料。
4.如权利要求2所述的开窗型球栅阵列半导体封装件，其特征在于，该第一非导电性材料与该第二非导电性材料相同。
5.如权利要求1所述的开窗型球栅阵列半导体封装件，其特征在于，该芯片的电性区布设有多条焊垫以与该焊线连接。
6.如权利要求1所述的开窗型球栅阵列半导体封装件，其特征在于，敷设至该管脚的下表面上的第一非导电性材料的厚度大于该焊线突出于该管脚的下表面上的线弧部分的高度。
7.如权利要求1所述的开窗型球栅阵列半导体封装件，其特征在于，该封装胶体的第二部分具有一外露底面，使该外露底面与该第一非导电性材料的外露表面齐平。
8.如权利要求1所述的开窗型球栅阵列半导体封装件，其特征在于，该芯片的非作用表面是外露出该封装胶体。
9.如权利要求3所述的开窗型球栅阵列半导体封装件，其特征在于，该植球对应部是外露出该封装胶体，使多条该半导体封装件能够上下叠接，而令上层半导体封装件的焊球触接至下层半导体封装件的外露的植球对应部。
10.一种以导线架为芯片承载件的开窗型球栅阵列半导体封装件的制法，其特征在于，该制法包括下列步骤制备一导线架，该导线架由多条管脚构成，使该多条管脚围绕一贯穿导线架的通孔，各该管脚具有一朝向该通孔的端部，且各该管脚具有一上表面及一相对的下表面，其中，各该管脚的下表面上界定有一焊线部及一植球部，并于该管脚的下表面及端部上敷设一第一非导电性材料，而使该焊线部及植球部外露出该第一非导电性材料；制备至少一芯片，该芯片具有一作用表面及一相对的非作用表面，并接置该芯片的作用表面于该管脚的上表面上，使该作用表面覆盖该导线架的通孔的一端口，而令该作用表面的电性区外露于该通孔中；形成多条贯穿于该通孔中的焊线，以借该焊线电性连接该芯片的电性区至该管脚的焊线部；形成一封装胶体于该导线架上，而使该封装胶体具有第一部分及第二部分，其中，该第一部分是敷设至该管脚的上表面上以包覆该芯片，而该第二部分是填充于该通孔中以包覆该焊线；以及植设多个焊球于该管脚的植球部。
11.如权利要求10所述的制法，其特征在于，该制备导线架的步骤还包括敷设一第二非导电性材料至该管脚的上表面上，以使该芯片的作用表面接置于该第二非导电性材料上，而令该第二非导电性材料夹置在该芯片与该导线架之间。
12.如权利要求11所述的制法，其特征在于，各该管脚的上表面上界定有一焊线对应部及一植球对应部，使该焊线对应部及植球对应部分别对应于各该焊线部及植球部，且使该焊线对应部及植球对应部外露出该第二非导电性材料，并为该封装胶体的第一部分所包覆。
13.如权利要求11所述的制法，其特征在于，该第一非导电性材料是同于该第二非导电性材料。
14.如权利要求11所述的制法，其特征在于，该第一及第二非导电性材料的敷设是以模压方式完成。
15.如权利要求10所述的制法，其特征在于，该芯片的电性区布设有多条焊垫以与该焊线连接。
16.如权利要求10所述的制法，其特征在于，敷设至该管脚的下表面上的第一非导电性材料的厚度是大于该焊线突出于该管脚的下表面上的线弧部分的高度。
17.如权利要求10所述的制法，其特征在于，该封装胶体的第二部分具有一外露底面，使该外露底面与该第一非导电性材料之外露表面齐平。
18.如权利要求10所述的制法，其特征在于，该芯片的非作用表面是外露出该封装胶体。
19.如权利要求12所述的制法，其特征在于，该植球对应部是外露出该封装胶体，以使多条该半导体封装件得上下叠接，而令上层半导体封装件的焊球触接至下层半导体封装件之外露的植球对应部。
20.一种以导线架为芯片承载件的开窗型球栅阵列半导体封装件的制法，其特征在于，该制法包括下列步骤制备一导线架，该导线架由多条管脚构成，而使该多条管脚围绕一贯穿导线架的通孔，各该管脚具有一朝向该通孔的端部，且各该管脚具有一上表面及一相对的下表面，其中，各该管脚的下表面上界定有一焊线部及一植球部，且各该管脚的上表面上界定有一焊线对应部及一植球对应部，使该焊线对应部及植球对应部分别对应于各该焊线部及植球部，使一非导电性材料敷设至该管脚的上表面、下表面及端部上，而令该焊线部、植球部、焊线对应部及植球对应部外露出该非导电性材料；制备至少一芯片，该芯片具有一作用表面及一相对的非作用表面，并接置该芯片的作用表面于该管脚的上表面的非导电性材料上，使该作用表面覆盖该导线架的通孔的一端口，而令该作用表面的电性区外露于该通孔中；形成多条贯穿于该通孔中的焊线，以借该焊线电性连接该芯片的电性区至该管脚的焊线部；形成一封装胶体至该导线架上，而使该封装胶体具有第一部分及第二部分，其中，该第一部分是敷设至该管脚的上表面的非导电性材料上以包覆该芯片，而该第二部分是填充于该通孔中以包覆该焊线；以及植设多个焊球于该管脚的植球部。
21.如权利要求20所述的制法，其特征在于，该芯片的电性区布设有多条焊垫以与该焊线连接。
22.如权利要求20所述的制法，其特征在于，敷设至该管脚的下表面上的非导电性材料的厚度是大于该焊线突出于该管脚的下表面上的线弧部分的高度。
23.如权利要求20所述的制法，其特征在于，该封装胶体的第二部分具有一外露底面，使该外露底面与该非导电性材料之外露表面齐平。
24.如权利要求20所述的制法，其特征在于，该芯片的非作用表面是外露出该封装胶体。
25.如权利要求20所述的制法，其特征在于，该植球对应部是外露出该封装胶体，以使多条该半导体封装件能够上下叠接，令上层半导体封装件的焊球触接至下层半导体封装件之外露的植球对应部。
全文摘要
一种以导线架为芯片承载件的开窗型球栅阵列半导体封装件及制法。该封装件由多条管脚构成，多条管脚围绕贯穿导线架的通孔，管脚的下表面上敷设非导电性材料，该下表面的部位外露出非导电性材料。以覆盖该通孔的方式接置一芯片在管脚的上表面，芯片的作用表面上的电性区外露，使芯片电性连接至管脚的焊线部。在导线架上形成一封装胶体，使该封装胶体敷设至该管脚的上表面上以包覆芯片，并填充在导线架的通孔中包覆焊线；最后，植设焊球在该管脚的植球部，借焊球使芯片与外界成电性连接关系。上述结构无需使用现用的基板及拒焊剂，降低制程的成本及复杂性，且避免分层等问题。
文档编号H01L21/50GK1501488SQ0214897
公开日2004年6月2日 申请日期2002年11月14日 优先权日2002年11月14日
发明者黄建屏, 黄致明, 庄瑞育, 詹连池 申请人:矽品精密工业股份有限公司