专利名称：Ic块图形的方法、由此形成的ic以及分析方法
技术领域：
本发明通常涉及用于集成电路的填充块图形(fill tiling pattern)。
背景技术：
现有集成电路(IC)制造技术受益于在层中布线或导体的均匀密度。例如，需要均匀密度以防止在化学机械抛光期间在平面上的不同量的磨损。为了提供均匀密度，现已经发展了用于填充空空间的多种技术。
在平面内提供均匀密度的布线的一个挑战是解决填充块图形对于电性能的影响，即，填充块用作在邻近布线上的边缘电容。特别地，填充块为电路的电分析增加了难度，因为每个形状代表通过电容耦合到布线的浮置导体。结果，填充块改变了在电路的连接导线之间的总电容，并改变了电分析结果。通常，通过预测填充块相对于所有的电显著形状的电影响来解决填充块图形。通过算术地去除解决填充块的影响，能够在连接电路之间建立新电容并适应修改后的表达。一种用于预测填充块影响的常规技术是在填充块图形创造程序的预定行为的基础上假定在形状周围具有均匀的填充块环境。使用该技术，因为与实际明显地添加填充块到布图相比，它考虑了填充块图形而不需要增加分析布图所需的计算资源的数量。
过去，由于布线和填充块的正交特性，该均匀的填充块图形假设产生了可接受的结果。即大部分布线具有正交布图(即布线以直角相交)，以及填充块与布线平行取向。然而，在工艺技术中的进步现在使得混合非正交和正交的布线图形成为可能。不幸的是，提供具有正交填充块图形的混合正交和非正交的布线使得填充块环境非均匀。因此，关于对于填充块图形的电性能的影响的一致假设已不再可能。为了说明，图1示出了包括全部正交和非正交布线和正交填充块图形的IC。在这种情况下，因为布线和填充块的正交特性，能在大部分IC上假定分析均匀环境。然而，因为从非正交(对角的)布线的块图形的距离沿着布线长度而变化，为了做出正确的假设必须知道许多用于每个非正交布线段的附加参数。例如，必需确切知道用于非正交布线的每个段的精确长度、相应的周期和填充的角度以及对电学性能的影响。考虑到所有的这些参数使得分析正交填充块对邻近非正交布线的影响变得不可行。
考虑到前述内容，在本领域中需要用于对于具有混合正交和非正交电结构的集成电路提供基本均匀密度的方法，由此形成的IC以及与其结合的电分析的方法。
发明内容
本发明涉及布线图形的填充块。本发明通过在成任意或非正交角度的IC的部分之间提供基本均匀块密度，提供了一种用于提供在IC层上具有基本均匀导体密度的集成电路的方法以及一种在IC层上具有基本均匀导体密度的集成电路。特别地，本发明提供了基本平行于电结构而不论结构的角度取向的块图形。本发明还提供了在此基础上的电分析的方法及相关的程序产品。
本发明的前述和其它方面将从下面的本发明实施例的更加详细的描述变得清楚。
参考下面的附图，将详细描述本发明的实施例，其中相同的标号表示相同的部分，其中图1示出了在混合正交和非正交布线段之间具有正交填充块图形的现有技术的集成电路的层；图2示出了包括用于分块(tiling)的开口区域的集成电路的层；图3示出了用于提供用于图2的IC的基本均匀密度的方法的流程图；
图4示出了包括用于与开口区域比较的取向区域的图3的层；图5示出了包括取向块区域的图3的层；图6示出了包括取向与邻近布线段的取向基本匹配的填充块图形的图3的层。
具体实施例方式
参考附图，图2示出了除了其它部分之外包括许多电敏感部分8的集成电路(IC)6的层。关于“敏感”意为这些部分容易受到能改变它们的电学性能的环境影响。在下文中，电敏感部分8将被描述为布线段10、12、14、16。然而，应该认识到部分8可以是IC 6的电敏感的任何结构，例如电阻、阱、电源总线段、屏蔽结构、接地平面、波导等。在一个实施例中，由于布线段10、12、14相对于彼此和/或IC 6的其它结构(例如“顶”表面18)的关系，可以认为布线段10、12、14是正交的，以及由于段16与段10、12、14或IC 6的其它结构之间的关系，可以认为段16是非正交的。应该认识到当说明具体结构(即布线)图形时，本发明对于其中段相对于彼此或其它IC结构成非正交(或任意)角度的具体任何结构图形(电部分布图)都是可以使用的。
通过在部分8之间提供基本均匀的块密度，本发明在IC层上提供了基本均匀的导体密度。利用填充块形状使块密度均匀，该填充块形状被旋转以与部分的取向基本匹配。结果，本发明在IC层上提供了基本均匀的导体密度。如这里所使用，“填充块”或仅仅“块”是指这样的导电形状，该导电形状被添加到不包括其它结构如布线的IC区域，以便提供用于所述区域的基本均匀的决密度。如本领域所公知，可以重复填充块以形成图形以便在更宽的区域上提供基本均匀的块密度。如这里所使用，“基本均匀密度”是指代均匀或几乎均匀(块或导体)密度，以致于所述密度在某些用户定义的预设范围内，其可以例如根据技术而改变。
图3示出了用于为IC 6(图2)提供基本均匀密度的方法的流程图，其中IC包括具有第一取向的布线段10、12、14和具有相对于至少其它结构10、12、14成非正交角度的第二取向的布线段16。由于结构相对于彼此和IC 6的其它结构的正交关系，第一取向通常称为正交。应该认识到该方法只是分析方法，而不是实际结构。
步骤S1到S4结合表示确定取向块区域(在下文中定义的)的步骤，其中平行于第一电结构(布线段10、12、14(图2))取向的分块导致对第二电结构(布线段16)的电性能产生非均匀的影响。
在第一步骤S1中，计算有效电屏蔽距离(EESD)。EESD是一个距离，在该距离之外块22(图2)的存在不会显著影响邻近布线段10、12、14、16的电性能。在一个实施例中，这样提供该步骤，通过使用传统电学电路分析工具如可以从例如SYNOPSYS得到的场计算装置，重复分析布线几何结构的小子集(例如特殊技术)。在每个分析周期中，将块22(图2)添加在远离布线段延伸并沿着布线段的方向取向的线上，并且完成分析以确定其对布线段的电学性能的影响(例如由块产生的边缘电容的量)。将添加的每个新块22设置在从邻近块的下一个合适距离处，并沿着相应的布线段取向。在某些方面，由电分析确定的附加的块22不会显著影响布线段的电性能。从布线到放置的最后一块的最外边缘的距离即为EESD。触发EESD指令所须的实际影响阈值可以是用户定义的，并且可以根据例如技术、工艺、设计规则、级间间隔和线宽等而改变。
对于下面的参考，每个布线段10、12、14、16也可以包括“块后退距离(tile setback distance)”(TSD)(图2)，其中由于如光刻的制造限制，没有提供块。
然后，在步骤S2中，使用常规程序确定需要块22的IC 6的至少一个开口区域20(图2)。在一个实施例中，可以通过简单的直线几何结构技术确定区域20。
在步骤S3中，在EESD和第二电结构的TSD之间定义邻近第二电结构16的至少一个取向区域24(图4)。每个取向区域24表示需要不同于默认块图形取向的块的区域。“默认块图形”是在层上最普遍的块图形。在所示的实施例中，默认块图形是平行于电结构10、12、14等即正交结构取向的图形。为了确定哪些布线段需要取向区域，该步骤可以包括根据取向的布线段10、12、14，16的预先分类。相对于其它布线段10、12、14，16成角度的那些布线段16将对电性能产生非均匀影响，因为默认块图形与其不是平行的。用户可以定义用于分类的根据。在所示的实施例中，布线段可以根据它们通常相对于IC 6的其它布线段是否正交或非正交来分类。在这种情况下，如上所述的布线段10、12、14将会表示成正交，而布线段16将会表示成非正交。进一步，在这个实施例中，默认块图形会是平行于布线段10、12、14取向的图形。应该认识到可以使用有利的分类取向的任何机制。例如，取向可以由相对于IC 6的“顶”表面18或其它结构的角度表示。进一步，应该认识到可以使用许多取向标签。例如，布线段10、12、14可以进一步分类为“垂直”或“水平”。一旦完成了任何分类，就确定了取向区域24。在一个实施例中，对于每个相对于其它布线段10、12、14或IC 6的其它结构成角度的布线段16，通过从EESD减去TSD来进行该确定。
然后，在步骤S4中，如图5所示，用如在步骤S2中确定的任何开口区域20覆盖任何取向区域24以确定取向块区域26(阴影)。“取向块区域”26是将要铺设取向块的那些区域，所述取向块即是以与默认块图形的角度不同的角度设置的块。在取向区域24与开口区域20重叠的地方存在取向块区域26。
在步骤S5中，将适当取向的块34，即取向块图形施加到如图6所示的取向块区域26中。块34的尺寸和取向在取向块区域26中保持不变。
在步骤S6中，确定接收默认块图形的默认块区域28(图6)。默认块区域28是不包括取向块区域26但在开口区域20内的区域。在一个实施例中，默认块区域28的确定是通过从开口区域20中减去取向区域26而形成。
最后，在步骤S7中，利用默认块32即默认块图形填充默认块区域28。块的尺寸和取向在默认块区域28内保持不变。
继续参考图6，在不同的块图形之间的晶体管可以以许多方式处理。首先，在布线段之间的锐角40中，可以省略在锐角内的一个块图形的至少一个块。例如，可以省略块32、34用于充分的区域40以最小化(即除去或显著减小)它们对电性能的影响。例如，这可以通过省略最靠近它们各自的布线段的块32、34来实现，因为它们产生最大的边缘电容。如果两个或更多形状与它们各自的布线段等距离，可以任意选择一个块而省略其它块。由该适应(accommodation)引起的许多残留误差可以在电分析期间考虑。其次，远离布线段10、12、14、16，可以在均匀块图形之间任意引入接缝(seam)42。结果是，角落附近的块图形在提取(extraction)期间被作为特殊情况处理，或接缝远离布线段10、12、14、16。
由于上述适应的效果在EESD的外部，显然仅仅影响到垂直电容，即在IC层之间的并在它们之间具有开口金属层的那些电容。这与从第一到第三层受到第二层上的填充影响的电容类似。然而，实际上，填充块的特殊结构对于垂直电容的影响很小。由于块的尺寸并没有改变，只有块的密度变化存在影响。块的有效尺寸由于在块的侧面中的边缘电容而显著增大。有效密度的变化是非常小的，因为单个块的去除仅仅在块的有效密度上产生了非常小的变化。
应该认识到上述本发明的技术对于IC 6的每层都可以重复。另外，应该认识到本发明的技术能应用到结构的任何取向。
如图6所示，所得的IC 6包括至少一层，该层具有相对于第二电结构16成非正交角度的第一电结构10、12或14并在该层上具有基本均匀密度。基本均匀密度通过使第一块图形32基本平行于第一电结构(即布线段10、12、14)取向并使第二块图形34基本平行于第二电结构16取向来提供。如这里所使用，“基本平行”意为平行或几乎平行。
本发明还包括集成电路6的电分析(提取)的方法，该集成电路6具有基于上述方法提供的层，该层包括相对于第二电结构16成非正交角度的第一电结构10、12、14。特别地，上述方法用于确定如下块图形的电影响即对于电性能的影响，在上述结构上基本平行于第一电结构10、12、14取向的块图形，以及在上述结构上基本平行于第二电结构16取向的块图形。基于这些电影响确定而进行的电分析导致了更加精确的分析。更加精确的分析用于评价在IC层上更加均匀的密度以及相应的性能改善。电分析还可以包括提供基本均匀密度的上述方法。
在前面的讨论中，将会理解可以通过处理器例如计算机系统的CPU执行存储在存储器中的程序产品的指令来进行所讨论的方法步骤。应该理解可以在硬件、软件或者软件和硬件的组合中实现这里所述的各种器件、模块、机构和系统，并可以不同于所示的来划分。它们可以通过任何类型的计算系统或其它适于执行这里所述方法的装置来实现。硬件和软件的典型组合可以是具有计算机程序的常规目的计算机系统，当加载和执行时，控制计算机系统以使它执行在此所述的方法。可选的，可以使用特殊用途的计算机，其包含用于执行一个或多个本发明的功能任务的硬件。本发明也可以嵌入到计算机程序产品中，其包括能够实现这里描述的方法和功能的所有特征，并且其在加载到计算机系统中时能执行这些方法和功能。计算机程序、软件程序、程序、程序产品或软件，在本文中意为以任何语言、代码或符号的一组指令的表达式，该指令旨在引起具有信息处理能力的系统以直接或者在下列步骤之后执行特殊功能，该步骤为(a)转换成别的语言、代码或符号；和/或(b)以不同的材料形式复制。
虽然本发明已经结合上述特定实施例进行了描述，但是许多替换、修改和变化对于本领域的技术人员来说是显而易见的。因此，上述本发明的实施例旨在说明而不是限制。只要不脱离在下面权利要求书中限定的本发明的精神和范围，可以进行各种改变。
工业适用性本发明适用于在具有相对于其它电结构存在角度的电结构的集成电路的层中提供基本均匀密度。
权利要求
1.一种集成电路(6)(IC)，包括至少一层，该层具有相对于第二电结构(16)成非正交角度的第一电结构(10、12、14)，该IC包括基本平行于所述第一电结构取向的第一块图形(32)；以及基本平行于所述第二电结构取向的第二块图形(34)。
2.根据权利要求1的IC，其中相对于所述IC的其它结构(18)正交地提供所述第一电结构(10、12、14)，以及相对于所述IC的其它结构非正交地提供所述第二电结构(16)。
3.根据权利要求1的IC，其中与所述第一和第二电结构(10、12、14；16)结合的所述第一和第二块图形(32，34)提供在所述IC的各个层上的基本均匀密度。
4.根据权利要求2的IC，其中每个块图形(32，34)的尺寸和取向在各自的块区域内不变。
5.根据权利要求1的IC，其中所述电结构(10、12、14、16)是布线段。
6.一种用于为集成电路(6)(IC)的层提供基本均匀密度的方法，其中该层包括相对于第二电结构(16)成非正交角度的第一电结构(10、12、14)，该方法包括以下步骤确定取向块区域(26)，其中基本平行于所述第一电结构取向的分块引起对所述第二电结构的电性能的非均匀影响；以及利用基本平行于所述第二电结构取向的块图形(34)填充所述取向块区域。
7.根据权利要求6的方法，其中所述确定步骤包括计算有效电屏蔽距离(EESD)，在该距离之外块(34)的存在不会显著影响邻近电结构(16)的电性能；找出需要分块的至少一个开口区域(20)；定义邻近所述第二电结构、并在所述EESD和从所述第二电结构的块后退距离(TSD)之间的至少一个取向区域(24)；以及通过确定与所述至少一个开口区域重叠的取向区域来确定所述取向块区域。
8.根据权利要求6的方法，还包括这样的步骤，确定至少一个默认块区域(28)以接收基本平行于所述第一电结构(10、12、14)取向的块图形(32)，并利用基本平行于所述第一电结构的块图形来填充所述至少一个默认块区域。
9.根据权利要求8的方法，还包括这样的步骤，选择性地省略块图形(32，34)的至少一块，所述块图形邻近另一个块图形并位于邻近电结构的锐角(40)内。
10.根据权利要求8的方法，还包括这样的步骤，在远离所述电结构(10、12、14、16)的区域中的邻近块图形之间提供接缝(42)。
11.一种集成电路(6)(IC)的电分析的方法，该集成电路具有包括相对于第二电结构(16)成非正交角度的第一电结构(10、12、14)的层，该方法包括以下步骤确定基本平行于所述第一电结构取向的块图形(32)对所述第一电结构的电影响；确定基本平行于所述第二电结构取向的块图形(34)对所述第二电结构的电影响；以及基于所确定的电影响进行电分析。
12.根据权利要求11的方法，其中所述确定步骤包括确定取向块区域(26)，其中基本平行于所述第一电结构(10、12、14)取向的分块引起对所述第二电结构的电性能的非均匀影响；以及利用基本平行于所述第二电结构(16)取向的块图形(34)填充所述取向块区域。
13.一种集成电路(6)(IC)，包括至少一层，该层具有相对于第二电结构(16)成非正交角度的第一电结构(10、12、14)，该IC包括在所述层上的基本均匀密度。
14.根据权利要求13的IC，其中通过使第一块图形(32)平行于所述第一电结构(10、12、14)取向并使第二块图形(34)平行于所述第二电结构(16)取向，来形成在所述层上的基本均匀密度。
15.根据权利要求13的IC，其中相对于所述IC的其它结构(18)正交地提供所述第一电结构(10、12、14)，并相对于所述IC的其它结构非正交地提供所述第二电结构。
16.根据权利要求13的IC，其中每个块图形(32，34)的尺寸和取向在各自的块区域中不变。
17.根据权利要求13的IC，其中所述电结构是布线段。
18.一种计算机程序产品，包括计算机可用介质，所述介质具有在其中体现的用于为集成电路的层提供基本均匀密度的计算机可读程序代码，其中所述层包括相对于第二电结构(16)成非正交角度的第一电结构(10、12、14)，该程序产品包括配置以确定取向块区域(26)的程序代码，其中基本平行于所述第一电结构(10、12、14)取向的分块(32)引起对所述第二电结构(16)的非均匀影响；以及配置以利用基本平行于所述第二电结构取向的块图形(34)填充所述取向块区域(26)的程序代码。
19.根据权利要求18的程序产品，其中所述确定程序代码包括配置以计算有效电屏蔽距离(EESD)的程序代码，在该距离之外块的存在不会显著影响邻近电结构的电性能；配置以找出需要分块的至少一个开口区域(20)的程序代码；配置以定义邻近所述第二电结构、在所述EESD和从所述第二电结构(16)的块后退距离(TSD)之间的至少一个取向区域(24)的程序代码；以及配置以通过确定与所述至少一个开口区域重叠的取向区域来确定所述取向块区域(26)的程序代码。
20.根据权利要求18的程序产品，其中所述确定程序代码包括配置以确定至少一个默认块区域(28)以接收基本平行于所述第一电结构(10、12、14)取向的块图形(32)的程序代码，以及配置以利用基本平行于所述第一电结构取向的块图形填充所述至少一个默认块区域的程序代码。
全文摘要
本发明提供了一种用于提供在成非正交角度的集成电路的各部分(10、12、14和16)之间具有基本均匀密度的集成电路(6)的方法。特别地，本发明提供了取向基本平行于电结构而不论它们的角度的填充块图形(3 2，34)。本发明还提供了在此基础上的电分析的方法及相关的程序产品。
文档编号H01L23/535GK1714446SQ02830041
公开日2005年12月28日 申请日期2002年12月20日 优先权日2002年12月20日
发明者R·J·爱伦, J·M·科恩, P·A·哈比兹, W·莱波尔德, I·文波尔, P·S·祖霍斯基 申请人:国际商业机器公司