专利名称：厚膜式热敏电阻芯片与制造方法
技术领域：
本发明是有关于一种电子组件的电阻排组，且特别是有关于一种包含热敏电阻的厚膜式热敏电阻排组。
背景技术：
热敏电阻是一种含有金属(铁、铝、铜、钛、锑、锰、钡、锶、钴、镍)氧化物的陶瓷烧结半导体材料。其中热敏电阻的阻值会随温度变化而改变。在实际运用上，则是利用热敏电阻的电阻-温度的关系，结合其它被动组件，例如电阻，用来作为电子线路和仪表测量电路中的温度补偿、电路保护、温度测量、或温度控制的装置。现有的热敏电阻可以制造成珠(Bead)状、碟状、杆状、芯片或薄片结构，再通过电极连结于电子电路之上。
请参照图1，图1是根据现有的温度补偿技术所绘示的温度补偿电路模型的电阻排组示意图。电路模型中，电阻R1是一正温度系数(PositiveTemperature Coefficient；PTC)热敏电阻，而电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9是预设电阻值的电阻。在未装置温度补偿电路模型(图中未标示)中，二极管D的载频会受温度影响，当温度升高时频率会变低而影响实际操作的效能。而在装置有温度补偿电路模型中，当温度升高热敏电阻R1阻值变大，由热敏电阻R1、电阻R2以及电阻R3所组成的串并联电阻排组的电阻值会变大；当温度降低时，由热敏电阻R1、电阻R2以及电阻R3所组成的串并联电阻排组的电阻值会阻值变小，通过电压的控制可以达到准确的温度补偿效果，以消除二极管D的载频因温度而产生的偏移。
然而，由于现有电阻排组所使用的热敏电阻与其它预设电阻皆外接于电子电路之上，并不符合半导体电子零件产业小型化的需求。再加上，热敏电阻与其它预设电阻会因为没有位于同一基材之上，或两个电阻之间距离过远，使得作用于每一个电阻的热效应并不一致，电阻阻值受温度所产生的偏移率也有所差异，因而造成热敏电阻无法有效地提供正确的温度补偿。
因此有需要提供一种可共温的厚膜式热敏电阻排组芯片，使电阻排组的热效应一致，避免造成电阻值差异所造成的问题。
发明内容
因此本发明的目的就是在提供一种热敏电阻芯片，集成预设电阻与热敏电阻于同一基材之上，借以缩小电阻排组的电路尺寸，并提供电阻排组一个共温基础，解决电阻因所在位置不同而产生温度差异，进而改进造成电阻排组中不同电阻之间存在电阻值变异的问题。
在本发明的较佳实施例中，厚膜式热敏电阻芯片是由电性绝缘基材以及电阻排组所组成。其中，电阻排组是由图案化导电层、至少一个具有预设电阻值的电阻、以及至少一个热敏电阻所组成。图案化导电层覆盖于电性绝缘基材上；该至少一个预设电阻与图案化导电层相互电性连接；而该至少一个热敏电阻与图案化导电层相互电性连接。
根据本发明的另一目的，是提出一种热敏电阻芯片的制造方法。
在本发明的较佳实施例中，首先提供一个电性绝缘基材；之后，在电性绝缘基材之上形成一个图案化导电层；再于电性绝缘基材之上形成一个预设阻值的预设电阻层，使预设电阻层与导电层相互电性连接；然后，于电性绝缘基材之上再形成一个热敏电阻层，并使热敏电阻层与图案化导电层相互电性连接。
依据以上所述的较佳实施例，本发明确实可以通过单一集成芯片提供热敏电阻排组一个共温环境，以解决电阻温度差异所造成温度补偿不准确的问题，并且可提供热敏电阻排组微小化的电路尺寸，达成以上所述的发明目的。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下图1是根据现有的温度补偿技术所绘示的温度补偿电路模型的电阻排组示意图。
图2a与图2b是分别根据本发明一些较佳实施例所绘示的热敏电阻芯片的电路示意图。
图3是根据本发明另一较佳实施例所绘示的热敏电阻芯片的电阻排组的电路示意图。
图4是从根据本发明又一较佳实施例所绘示的热敏电阻芯片的剖面示意图。
附图标记说明200、300、400电性绝缘基材201、301电阻排组202、302、402图案化导电层204、204a、204b、304a、304b、404a、404b、R1、R2、R3、R4、R5、R6、R7、R8、R9预设电阻206、306a、306b、406a、406b热敏电阻403a、403b开口408外部电极410保护层D二极管具体实施方式
通过本发明的较佳实施例，可提供一个电路尺寸较小的热敏电阻排组芯片，并通过热敏电阻芯片的基材提供热敏电阻排组一个共温环境，借以解决电阻之间因为不同位置的温度差异所造成的温度补偿误差。
请参照图2a与图2b，图2a与图2b是分别根据本发明的一些较佳实施例所绘示的热敏电阻芯片的电路示意图。在本发明的一些较佳实施例中，厚膜式热敏电阻芯片是由电性绝缘基材200以及电阻排组201所组成。电阻排组201是由图案化导电层202、预设电阻204、以及热敏电阻206所组成(如图2a所示)。其中，图案化导电层202是覆盖于电性绝缘基材200上的导电线路。具有一预设电阻值的预设电阻204，电性连接于导电线路(图案化导电层202)之上，热敏电阻206与导电线路(图案化导电层202)形成电性连接。
在本发明的另一些较佳实施例中，具有一预设电阻值的预设电阻204，电性连接于导电线路(图案化导电层202)之上，热敏电阻206与导电线路(图案化导电层202)接触，并且通过导电线路(图案化导电层202)与预设电阻204形成电性连接。其中，热敏电阻206是以串联的方式与预设电阻204b相互电性连接。在本发明的另外一些实施例中，热敏电阻206是以并联的方式与预设电阻204a相互电性连接(如图2b所示)。
请参照图3，图3是根据本发明另外一些较佳实施例所绘示的热敏电阻芯片的电阻排组的电路示意图。在本发明的另一实施例中，位于电性绝缘基材300上的热敏电阻排组301是由多个热敏电阻，例如热敏电阻306a及热敏电阻306b，以及多个预设电阻，例如预设电阻304a及预设电阻304b，以串联、并联、或并联-串联的方式相互电性连接，且各个电阻之间分别都相距有一距离。例如，热敏电阻306a与预设电阻304a是以串联方式相互电性连接；热敏电阻306b与预设电阻304b是以并联方式相互电性连接；热敏电阻306b、热敏电阻306a与预设电阻304b是以并联-串联方式相互电性连接。在本发明的其它实施例中，由图案化导电层302、预设电阻304、以及热敏电阻306所组成的电阻排组的配置方式，是依据电阻排组的功能需求，电阻特性，例如热敏电阻的温度-电阻值曲线、预设电阻的热偏移效应，加以设计编排。
值得注意的是，当电阻排组301具有两个以上的热敏电阻时，其中至少会有一对热敏电阻，例如热敏电阻306b与热敏电阻306a具有不同的热感应系数。例如，在本发明的一些实施例中，热敏电阻306b与热敏电阻306a分别有不同的温度感应曲线。在本发明的另一些实施例中，热敏电阻306b与热敏电阻306a分别为正温度系数与负温度系数的热敏电阻。在本发明的又一些实施例中，热敏电阻306b与热敏电阻306a的热传导距离不同，例如热敏电阻306a之上包附一层例如树脂材质，而热敏电阻306b裸露于外。
请参照图4，图4是根据本发明又一较佳实施例所绘示的热敏电阻芯片的剖面示意图。在本发明的较佳实施例中，图案化导电层402是形成并覆盖于电性绝缘基材400之上，图案化导电层402具有多个开口，例如开口403a与开口403b，借以将电性绝缘基材400暴露出来。
在本发明的较佳实施例中，预设电阻是与图案化导电层相互电性连接。在本实施例中，一部份预设电阻404a位于电性绝缘基材400之上，图案化导电层402的开口403a之中，与图案化导电层402相互电性连接。另外一部分的预设电阻404b位于图案化导电层402之上，与图案化导电层402相互电性连接。
在本发明的较佳实施例中，热敏电阻则与图案化导电层接触，且通过图案化导电层与预设电阻相互电性连接。在本实施例中，一部份热敏电阻406a位于电性绝缘基材400之上，图案化导电层402的开口403b之中，与图案化导电层402相互电性连接，并通过图案化导电层402与预设电阻404a以及预设电阻404b相互电性连接。另一部份热敏电阻406b位于图案化导电层402之上，与图案化导电层402相互电性连接，并通过图案化导电层402与预设电阻404a以及预设电阻404b相互电性连接。
其中，电性绝缘基材400的熔点是实质大于1,000℃。材质可为一种陶瓷基材，例如氧化锆陶瓷或氧化铝陶瓷。热敏电阻层406的材质是一热敏电阻膏，例如正温度系数(Positive Temperature Coefficient；PTC)热敏电阻膏、或负温度系数(Negative Temperature Coefficient；NTC)热敏电阻膏经过低温烧结而成。在本发明的一些实施例中，导电层402是金属材质层，例如金、银、铜、铝、钛、锆、铂或以上所述金属的合金。在本发明的另一些实施例中，导电层402可以是石墨、掺杂的多晶硅。
在本发明的较佳实施例中，是采用氧化锆陶瓷作为电性绝缘基材400，图案化导电层402的材质是银钯合金。且采用正温度系数的热敏电阻膏所形成的热敏电阻406。
在本发明的较佳实施例中，热敏电阻芯片还包括保护层410覆盖于一部份的热敏电阻层406a之上，在本实施例中，另一部份的热敏电阻406b则暴露于外，并未覆盖保护层410。保护层410的材质是由环氧树脂、玻璃或硅所组成。在本发明的一些实施例中，热敏电阻芯片还包括一对外部电极408，与图案化导电层402相互电性连接。
根据本发明的另一目的，是提出一种热敏电阻芯片的制造方法。
请再参照图4，首先，提供一熔点实质大于1,000℃的电性绝缘基材400，例如氧化锆陶瓷基材或氧化铝陶瓷基材。之后，使用例如，网版印刷制程、旋涂制程、沉积制程、溅镀制程、或压印制程，在电性绝缘基材400之上形成一图案化导电层402。其中，图案化导电层402具有多个开口，例如开口403a与开口403b，借以将电性绝缘基材400暴露出来。
图案化导电层402是金属材质层，例如金、银、铜、铝、钛、锆、铂或以上所述金属的合金。在本发明的另一些实施例中，图案化导电层的材质可以是石墨、掺杂的多晶硅，较佳为钛。
接着，分别在图案化导电层402的开口403a中以及图案化导电层402上形成至少一个预设电阻层，例如形成于图案化导电层402的开口403a中的预设电阻层404a；以及形成于图案化导电层402上的预设电阻层404b。使预设电阻404a及预设电阻404b与图案化导电层402相互电性连接。其中，预设电阻404a及预设电阻404b的形成方法是选自于由网版印刷制程、旋涂制程以及压印制程所组成的一族群。
然后，通过，例如网版印刷制程、旋涂制程以及压印制程，将一热敏电阻膏分别涂布在图案化导电层402的开口403a中，以及图案化导电层402上该电性绝缘基材400之上，使该热敏电阻膏与导电层402接触。
再进行一低温烧结步骤，烧结温度，例如大约在600℃到1,000℃之间。将该热敏电阻膏烧结成至少一个具有陶瓷半导体材质的热敏电阻，例如热敏电阻406a及热敏电阻406b。
在本发明的较佳实施例中，形成热敏电阻层406a及热敏电阻406b的步骤还可以包括，在热敏电阻层406a之上形成并覆盖由，例如环氧树脂、玻璃或硅所组成保护层410。
由上述本发明较佳实施例可知，应用本发明具有电路尺寸较小，且减少电阻排组的电阻值变异等优点。通过将电阻排组集成于同一芯片之上，可以提供电阻排组一个共温的环境，减少现有电阻排组电路因为位置不同导致外部环境温度差异，影响电阻阻值的变异程度。加上，通过厚膜技术将排组电路集中于单一基材之上，将排组的电路尺寸实质加以缩小，以符合电子产品讲究轻薄短小的趋势。
虽然本发明已以一较佳实施例公开如上，然而其并非用以限定本发明，任何熟悉此项技术的人，在不脱离本发明的创作思路和范围内，当可作各种变动与修饰，因此本发明的保护范围应当以权利要求书所界定的为准。
权利要求
1.一种厚膜式热敏电阻芯片，该厚膜式热敏电阻芯片至少包括一电性绝缘基材；以及一电阻排组，位于该电性绝缘基材之上，该电阻排组至少包括图案化导电层，覆盖于该电性绝缘基材之上，且该图案化导电层是相互电性连接在一起；至少一电阻，电性连接至该图案化导电层；以及至少一热敏电阻，与该图案化导电层相互电性连接。
2.如权利要求1所述的厚膜式热敏电阻芯片，其特征在于，还至少包括一保护层覆盖于部份的该至少一热敏电阻之上，其中该保护层是选自于由环氧树脂、玻璃、硅、以及其任意组合所组成的一族群。
3.如权利要求1所述的厚膜式热敏电阻芯片，其特征在于，所述的电性绝缘基材是选自于由氧化锆、氧化铝以及其任意组合所组成的一族群。
4.如权利要求1所述的厚膜式热敏电阻芯片，其特征在于，所述的至少一热敏电阻的材质是选自由正温度系数热敏电阻、以及负温度系数热敏电阻所组成的一族群。
5.如权利要求1所述的厚膜式热敏电阻芯片，其特征在于，所述的图案化导电层的材质是选自于由金、银、铜、铝、钛、锆、铂以及其任意组合所组成的一族群。
6.如权利要求1所述的厚膜式热敏电阻芯片，其特征在于，所述的图案化导电层具有多个开口，借以将该电性绝缘基材暴露出来。
7.如权利要求1和6所述的厚膜式热敏电阻芯片，其特征在于，部分的该至少一电阻位于该至少一开口之中。
8.如权利要求1和6所述的厚膜式热敏电阻芯片，其特征在于，部份的该至少一热敏电阻位于该至少一开口之中。
9.如权利要求1所述的厚膜式热敏电阻芯片，其特征在于，所述的至少一热敏电阻与该至少一电阻的电性连接方式是选自于串联、并联、以及其任意组合所组成的一群。
10.如权利要求1所述的厚膜式热敏电阻芯片，其特征在于，所述的至少一电阻是选自于由热敏电阻、预设电阻值的电阻、压敏式电阻以及其任意组合所组成的一族群。
11.一种形成厚膜式热敏电阻芯片的制造方法，该制造方法至少包括提供一电性绝缘基材；形成一图案化导电层，覆盖于该电性绝缘基材之上；形成一预设电阻，使该预设电阻与该图案化导电层相互电性连接，其中该预设电阻具有一预设电阻值；形成一热敏电阻，使该热敏电阻与该图案化导电层电性连接。
12.如权利要求11所述的厚膜式热敏电阻芯片的制造方法，其特征在于，所述的图案化导电层的形成方法是选自于由网版印刷制程、旋涂制程、沉积制程、溅镀制程以及压印制程所组成的一族群。
13.如权利要求11所述的厚膜式热敏电阻芯片的制造方法，其特征在于，所述的形成该图案化导电层的步骤，至少包括一微影图案化制程以及一蚀刻制程，借以形成多个开口，将该电性绝缘基材暴露出来。
14.如权利要求11所述的厚膜式热敏电阻芯片的制造方法，其特征在于，所述的预设电阻层的形成方法是选自于由网版印刷制程、旋涂制程、压印制程、表面粘着制程、焊接、以及以上组合所组成的一族群。
15.如权利要求11所述的厚膜式热敏电阻芯片的制造方法，其特征在于，所述的形成一热敏电阻层的步骤，至少包括以下步骤将一热敏电阻膏涂布于该电性绝缘基材之上，使该热敏电阻膏与该图案化导电层接触；以及进行一低温烧结步骤，将该热敏电阻膏烧结形成具有陶瓷半导体材质的该热敏电阻。
16.如权利要求11所述的厚膜式热敏电阻芯片的制造方法，其特征在于，所述的热敏电阻膏的涂布方法是选自于由网版印刷制程、旋涂制程、压印制程以及其任意组合所组成的一族群。
17.如权利要求11所述的厚膜式热敏电阻芯片的制造方法，其特征在于，所述的形成一热敏电阻的步骤，还至少包括形成一保护层，使该保护层覆盖于该热敏电阻之上。
18.如权利要求11所述的厚膜式热敏电阻芯片的制造方法，其特征在于，所述的低温烧结步骤的温度范围是实质在600℃到1,000℃之间。
19.如权利要求11所述的厚膜式热敏电阻芯片的制造方法，其特征在于，所述的热敏电阻与该预设电阻的电性连接方式是选自于串联、以及并联所组成的一群。
全文摘要
一种厚膜式热敏电阻芯片及其制造方法，是由电性绝缘基材以及电阻排组所组成。其中，电阻排组是由图案化导电层、至少一个具有预设电阻值的电阻、以及至少一个热敏电阻所组成。其中，图案化导电层覆盖于电性绝缘基材上；该至少一个预设电阻与图案化导电层相互电性连接；而该至少一个热敏电阻与该图案化导电层相互电性连接。
文档编号H01C7/02GK1815639SQ200510008329
公开日2006年8月9日 申请日期2005年2月5日 优先权日2005年2月5日
发明者宋文龙 申请人:泰铭兴业股份有限公司