专利名称：热敏电阻芯片及其制造方法
技术领域：
本发明是有关于一种热敏电阻芯片及其制造方法，且特别是有关于一种具有 缓冲层(buffer layer)的热敏电阻芯片(thermistor chip)及其制造方法。
背景技术：
热敏电阻芯片的电阻值会随温度变化而改变。热敏电阻芯片依其电阻值随温 度变化的情形，主要可分为电阻值与温度成反比变化的负温度系数(negative temperature coefficient, NTC)热敏电阻芯片及电阻值与温度成正比变化的正温 度系数(positive temperature coefficient, PTC)热敏电阻芯片两种。请参考图1，传统的热敏电阻芯片IOO包括一基板(substrate) 110、 一第一 电极(electrode) 120、 一第二电极130、 一热敏电阻层(thermistor layer) 140、 两外部电极(external electrode) 150、两背面电极(back electrode) 160以 及一保护层(protective layer) 170。其中，基板110具有第一表面112、相对 于第一表面112的第二表面IM及连接第一表面112及第二表面114的两端面116。 第一电极120与第二电极130配置于基板110的第一表面112上，这些背面电极 160配置于基板110的第二表面114上，热敏电阻层140配置于第一表面112上且 电性连接第一电极120与第二电极130。热敏电阻层140覆盖部分第一电极120与 部分第二电极130。保护层170覆盖部分第一电极120、部分第二电极130与热敏 电阻层140。这些外部电极150分别由第一表面112上的第一电极120与第二电极 130经过其中的一端面116延伸且电性连接至第二表面114上的这些背面电极160。然而，传统采用厚膜制程(thick film process)与烧结制程(sintering process)制造的热敏电阻芯片，其制造过程中需经过多次的印刷及烧结步骤。由 于第-.电极120与第二电极130的材质为银，且银的熔点过于接近热敏电阻层140 形成时的烧结温度(sintering temperature)，所以热敏电阻层140在经由烧结 制程而形成时，第一电极120与第二电极130会产生银迁移(sliver migrate)而
使部份的银扩散至热敏电阻层140内，致使影响电阻值随温度变化的性质及整体的 电性表现(electrical performance)。目前以增加热敏电阻层140的厚度Tl (亦即热敏电阻层140远离基板110的 一第三表面142与基板110的第一表面112之间的距离)或将第一电极120与第二 电极130的材质改为银钯合金来改善上述问题。然而，增加热敏电阻层140的厚度 Tl将增加热敏电阻芯片100的体积。此外，为达到抑制银迁移所采用的银钯合金， 在第一电极120与第二电极130中钯的重量百分比约需15% 30%，而钯的材料成 本较为昂贵，故会使整体成本增加。发明内容本发明的一目的提供一种热敏电阻芯片，其电性表现较佳。 本发明的另一目的提供一种热敏电阻芯片，其体积小且成本低。 本发明的又一目的提供一种热敏电阻芯片的制造方法，其所制造出的热敏电 阻芯片的电性表现较佳。本发明的再一目的提供一种热敏电阻芯片的制造方法，其所制造出的热敏电 阻芯片的体积小且成本低。本发明提出一种热敏电阻芯片，其包括一基板、 一第一电极、 一第二电极、 一热敏电阻层与一第一缓冲层。基板具有一第一表面。第一电极配置于第一表面上。 第一缓冲层覆盖至少部分第一电极，且热敏电阻层至少覆盖第一缓冲层。第一缓冲 层的熔点分别大于热敏电阻层的烧结温度与第一电极的熔点，且第一电极通过第一 缓冲层与热敏电阻层电性连接。第二电极与第一电极间隔设置且与热敏电阻层电性 连接。在本发明一实施例中，上述第一缓冲层的熔点大于或等于摄氏1400度。 在本发明一实施例中，上述第一缓冲层的材质包括镍、铂、钌或包含至少上述一种金属的合金。在本发明一实施例中，上述第一电极的材质包括银，且第一电极中银的重量百分比为85%以上。在本发明一实施例中，上述第一缓冲层的厚度介于1000埃与3000埃之间。 在本发明一实施例中，上述热敏电阻层是利用厚膜制程形成，第一缓冲层是利用薄膜制程或厚膜制程形成。在本发明一实施例中，上述热敏电阻层的烧结温度是介于摄氏850度与摄氏950度之间。在本发明一实施例中，上述热敏电阻芯片还包括一玻璃保护层(glass protective layer)及一聚合物保护层(polymer protective layer)，其中玻璃 保护层至少覆盖热敏电阻层，聚合物保护层至少覆盖玻璃保护层。在本发明一实施例中，上述第一电极直接配置于该第一表面上，第一缓冲层 的一端直接覆盖于部分第一电极上，第一缓冲层的另一端延伸至直接覆盖部分第一 表面上，热敏电阻层的一端直接覆盖第一缓冲层上，热敏电阻层的另一端延伸至直 接覆盖于部分第一表面上，第二电极的一端直接覆盖于部分热敏电阻层上，且第二 电极的另一端延伸至直接覆盖于部分第一表面上。在本发明一实施例中，上述热敏电阻芯片还包括一第三电极，配置于热敏电 阻层内。此外，热敏电阻芯片还包括一第三缓冲层，覆盖至少部分第三电极，且第 三缓冲层的熔点分别大于该热敏电阻层的烧结温度与该第三电极的熔点。另外，第 三缓冲层的材质包括镍、铂、钌或包含至少上述一种金属之合金，且第三电极的材 质包括银。在本发明一实施例中，上述第一电极及第二电极分别直接配置于基板的第一 表面上。此外，热敏电阻芯片还包括一第二缓冲层，覆盖至少部分第二电极。热敏 电阻层至少覆盖第二缓冲层，且第二缓冲层的熔点分别大于热敏电阻层的烧结温度 与第二电极的熔点。另外，第二缓冲层的材质包括镍、铂、钌或包含至少上述一种 金属的合金，该第二电极的材质包括银。再者，热敏电阻芯片还包括一第四电极， 第四电极的一端覆盖部分热敏电阻层，且第四电极的另一端延伸至覆盖部分第二电 极。在本发明一实施例中，上述热敏电阻芯片还包括一第四电极。第一电极直接 配置于该第一表面的中间位置上，第二电极与第四电极间隔设置于热敏电阻层的两 端。第二电极的一端覆盖于部分热敏电阻上，第二电极的另一端延伸至覆盖于第一 表面。第四电极的一端覆盖部分热敏电阻层，且第四电极的另一端延伸至覆盖于第一表面。本发明提出一种热敏电阻芯片的制造方法，其包括下列步骤。首先，形成一
第一电极于一基板的一第一表面上。接着，形成一第一缓冲层以覆盖至少部分第一 电极。之后，利用厚膜制程与烧结制程而形成一热敏电阻层以至少覆盖第一缓冲层。 第一缓冲层的熔点分别大于热敏电阻层的烧结温度与第一电极的熔点，且第一电极 通过第一缓冲层与热敏电阻层电性连接。然后，形成一第二电极于第一表面上。第 二电极与第一电极间隔设置且与热敏电阻层电性连接。在本发明一实施例中，上述第一缓冲层的熔点大于或等于摄氏1400度。 在本发明一实施例中，上述第一缓冲层是利用薄膜制程而形成。在本发明一实施例中，上述热敏电阻层的烧结温度是介于摄氏850度与摄氏 950度之间。由于热敏电阻层与这些电极的其中之一之间可配置有一缓冲层，且缓冲层的 熔点分别大于热敏电阻层的烧结温度以及上述被缓冲层所覆盖电极的熔点，所以热 敏电阻层在经由烧结制程而形成时，缓冲层可避免上述被缓冲层所覆盖的电极迁移 至热敏电阻层内。因此，本发明的热敏电阻芯片的电阻值随温度变化的性质将不易 受到影响而仍可满足设计者的预先设计需求。换言之，本发明的热敏电阻芯片的电 性表现较佳。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图 作详细说明如下。
图1绘示传统的一种热敏电阻芯片的剖面示意图。图2A绘示本发明第一实施例的一种热敏电阻芯片的剖面示意图。图2B绘示图2A的热敏电阻芯片的等效电路图。图3A至图3F绘示制造图2A的热敏电阻芯片的流程示意图。图4A绘示本发明第二实施例的一种热敏电阻芯片的剖面示意图。图4B绘示图4A的热敏电阻芯片的等效电路图。图5A绘示本发明第三实施例的一种热敏电阻芯片的剖面示意图。图5B绘示图5A的热敏电阻芯片的等效电路图。图6A至图6D绘示制造图5A的热敏电阻芯片的流程示意图。图7A绘示本发明第四实施例的一种热敏电阻芯片的剖面示意图。
图7B绘示图7A的热敏电阻芯片的等效电路图。图8A绘示本发明第五实施例的一种热敏电阻芯片的剖面示意图。图8B绘示图8A的热敏电阻芯片的等效电路图。
具体实施方式
[第一实施例]请参考图2A，本发明第一实施例的热敏电阻芯片200包括一基板210、 一 第一电极220、 一第二电极230、 一热敏电阻层240与一第一缓冲层250。基板 210具有一第一表面212。第一电极220、第二电极230与热敏电阻层240配置 于基板210的第一表面212上。第一电极220与第二电极230间隔设置。第一 电极220通过第一缓冲层250与热敏电阻层240电性连接，且第二电极230与 热敏电阻层240电性连接。第一缓冲层250覆盖至少部分第一电极220，且热 敏电阻层240至少覆盖第一缓冲层250。第一缓冲层250的熔点分别大于热敏 电阻层240的烧结温度与第一电极220的熔点。请参考图2B，第一实施例的热 敏电阻芯片200的等效电路为图2B所示的具有一电阻R的等效电路。请再参考图2A，在本实施例中，第一电极220直接配置于第一表面212上， 第一缓冲层250的一端直接覆盖于部分第一电极220上，第一缓冲层250的另 一端延伸至直接覆盖部份第一表面212上。热敏电阻层240的一端直接覆盖第 一缓冲层250上，热敏电阻层240的另一端延伸至直接覆盖于部分第一表面212 上。第二电极230的一端直接覆盖于部分热敏电阻层240上，第二电极230的 另一端延伸至直接覆盖于部分第一表面212上。换言之，第一缓冲层250配置 于第一电极220与热敏电阻层240之间，且热敏电阻层240配置于第一电极220 与第二电极230之间。由于第一缓冲层250配置于热敏电阻层240与第一电极220之间，且第一 缓冲层250的熔点分别大于热敏电阻层240的烧结温度与第一电极220的熔点， 所以热敏电阻层240在经由烧结制程(详见下述)而形成时，第一缓冲层250 可避免第一电极220产生迁移而扩散至热敏电阻层240内。因此，热敏电阻芯 片200的电阻值随温度变化的性质将不易受到影响而仍可满足设计者的预先设 计需求，使得热敏电阻芯片200的电性表现较佳。而且，与传统技术相较，热
敏电阻层240的厚度T2 (亦即热敏电阻层240远离基板210的一第三表面242 与基板210的第一表面212之间的距离)可较薄。因此，热敏电阻芯片200的 体积可较小。而且，第一电极220的材质中钯的重量百分比可少于传统技术揭 露的15% 30%，甚至不需使用银钯合金。因此，热敏电阻芯片200的材料成本 可较低。在本实施例中，第一电极220的材质包括银，且第一电极220中银的重量 百分比例如为85%以上，而基板的材质包括玻璃或氧化铝等绝缘材质。热敏电 阻层240的烧结温度可介于摄氏850度与摄氏950度之间，且热敏电阻层240 的材质包括锰、钴、镍、铜或二氧化钌。此外，第一缓冲层250的熔点可大于 或等于摄氏1400度，且第一缓冲层250的材质包括镍(Ni)、铬(Pt)、钌 (Ru)或包含至少上述一种金属的合金。本实施例的热敏电阻芯片200还包括一玻璃保护层260、 一聚合物保护层 270、两背面电极280与两外部电极290。玻璃保护层260覆盖部分第二电极 230、第一缓冲层250、热敏电阻层240与部分第一电极220，且聚合物保护层 270至少覆盖玻璃保护层260。由于基板210提供的散热速度快，通常会造成 热敏电阻芯片200的B值不稳定，而通过玻璃保护层260的设置可降低基板210 的散热速度，使得热敏电阻芯片200的B值不稳定的现象可改善。在本实施例中，基板210还具有一第二表面214与两相对端面216。第一 表面212相对于第二表面214，且各个端面216连接第一表面212与第二表面 214。这些背面电极280间隔配置于第二表面214上，这些外部电极290分别 配置于这些端面216上。此外，这些外部电极290的一电性连接第一电极220 与这些背面电极280之一，且这些外部电极290的另一电性连接第二电极230 与这些背面电极280之另一。以下对于热敏电阻芯片200的制造方法作说明。首先，请参考图3A，利用 印刷制程或溅镀制程形成第一电极220于基板210的第一表面212上。接着， 请参考图3B，利用薄膜制程，例如溅镀(Sputter)制程，形成第一缓冲层250 于第一表面212上，使得第一缓冲层250的一端直接覆盖于部分第一电极220 上，且第一缓冲层250的另一端延伸至直接覆盖部分第一表面212上。本实施 例中，通过薄膜制程将第一缓冲层250的厚度控制于约为1000 3000埃，使
得第一缓冲层250的设置不致造成热敏电阻芯片200的体积增大。之后，请参考图3C，利用厚膜制程(例如印刷制程)与烧结制程而形成热 敏电阻层240于第一缓冲层250与部分第一表面212上，使得热敏电阻层240 的一端直接覆盖第一缓冲层250上，且热敏电阻层240另一端延伸至直接覆盖 于部分第一表面212上。在此必须说明的是，热敏电阻层240可通过预先印刷 热敏电阻材料于第一缓冲层250与部分第一表面212上，再通过烧结制程烧结 热敏电阻材料而形成。再次强调的是，由于第一缓冲层250的熔点分别大于热 敏电阻层240的烧结温度与第一电极220的熔点，所以热敏电阻层240在经由 上述烧结制程而形成时，第一缓冲层250可避免第一电极220产生迁移而扩散 至热敏电阻层240内。然后，请参考图3D，利用印刷或溅镀制程形成第二电极230于部分热敏电 阻层240及部份第一表面212上，使得第二电极230的一端直接覆盖于部份热 敏电阻层240上，且第二电极230的另一端延伸至直接覆盖于部分第一表面212 上。至此，热敏电阻芯片200基本上已完成。然而，在形成图3D所示的第二电极230之后，还可形成玻璃保护层260、 聚合物保护层270、这些背面电极280与这些外部电极290。接着，请参考图 3E，利用印刷制程形成玻璃保护层260以覆盖部分第二电极230、第一缓冲层 250、热敏电阻层240与部分第一电极220。接着，利用印刷制程形成聚合物保 护层270以至少覆盖玻璃保护层260。之后，请参考图3F，利用印刷制程形成 两背面电极280于基板210的第二表面214上。然后，利用溅镀或滚镀制程分 别形成两外部电极290于基板210的两端面216上，使得这些外部电极290的 其中之一电性连接第一电极220与这些背面电极280的其中之一，且这些外部 电极290的其中另一电性连接第二电极230与这些背面电极280的其中另一。 值的一提的是，这些背面电极280亦可于形成第一电极220于基板210的第一 表面212上前，先利用印刷方法形成于基板210的第二表面214上。[第二实施例]请参考图4A，本发明第二实施例与第一实施例的不同之处在于，第二实施 例的热敏电阻芯片300的第一电极320与第二电极330的配置方式有所不同， 且热敏电阻芯片300还包括第二缓冲层350'。详言之，第一电极320与第二
电极330可分别直接配置于基板310的第一表面312上，且第一缓冲层350与 第二缓冲层350'分别覆盖至少部分第一电极320与至少部分第二电极330。 热敏电阻层340覆盖第一缓冲层350、部分第一表面312与第二缓冲层350'。 请参考图4B，第二实施例的热敏电阻芯片300的等效电路为图4B所示的具有 一电阻R的等效电路。第一缓冲层350的熔点分别大于热敏电阻层340的烧结温度与第一电极 320的熔点，且第二缓冲层350'的熔点分别大于热敏电阻层340的烧结温度 与第二电极330的熔点。第一缓冲层350及第二缓冲层350'的材质包括镍、 铬、钌或包含至少上述一种金属之合金。此外，第一电极320通过第一缓冲层 350与热敏电阻层340电性连接，第二电极330接由第二缓冲层350'而与热 敏电阻层340电性连接。第一电极320及第二电极330的材质包括银，且银的 重量百分比为85%以上。由于第一缓冲层350及第二缓冲层350'的配置，可避免热敏电阻层340 进行烧结制程时，第一缓冲层350及第二缓冲层350'产生迁移而扩散至热敏 电阻层340内，藉以，可使热敏电阻芯片300的电性表现较佳、体积可较小及 材料成本可较低。[第三实施例]请参考图5A，本发明第三实施例与第一实施例的不同之处在于，第三实施 例的热敏电阻芯片400还包括一第三电极E与一第三缓冲层B，第三电极E配 置于热敏电阻层440内，且第一电极420通过第一缓冲层450与热敏电阻层440 而电性连接至电极E。第三缓冲层B覆盖至少部分第三电极E，且第三缓冲层B 的熔点分别大于热敏电阻层440的烧结温度与第三电极E的熔点。请参考图5B， 第三实施例的热敏电阻芯片400的等效电路为图5B所示的具有四电阻R1、 R2、 R3与R4的等效电路。以下对于热敏电阻芯片400的制造方法作说明。首先，请参考图6A，形成 第一电极420于基板410的第一表面412上。接着，形成第一缓冲层450于第 一表面412上，使得第一缓冲层450覆盖部分第一电极420。接着，请参考图 6B，形成一次热敏电阻层440， (sub-thermistor layer)于部分第一表面412 及第一缓冲层450上，使得次热敏电阻层440'至少覆盖缓冲层450。
之后，请参考图6C，形成第三电极E于次热敏电阻层440'上。之后，形 成第三缓冲层B以覆盖至少部分第三电极E。然后，形成另一次热敏电阻层440" 于次热敏电阻层440'上，以覆盖第三缓冲层B。次热敏电阻层440'与次热敏 电阻层440"构成(compose)热敏电阻层440。换言之，就图6B与图6C所绘 示的步骤而言，在形成热敏电阻层440的期间，第三电极E埋入(embed)于 热敏电阻层440内。此外，第三缓冲层B的材质包括镍、铂、钌或包含至少上 述一种金属的合金，第三电极E的材质包括银。在此必须说明的是，由于第三电极E只会经过形成次热敏电阻层440"所 需的烧结制程，所以电极E迁移至次热敏电阻层440"的现象可被控制。因此， 设计者亦可在图6B所示的形成电极E的步骤之后，省略形成第三缓冲层B的 步骤，使得图6C所示的次热敏电阻层440"至少直接覆盖第三电极E，但是上 述情形并未以图面绘示。然后，请参考图6D，形成第二电极430于部分第一表面412上及部分热敏 电阻层440上，使得第二电极430可覆盖部分热敏电阻层440与部分第一表面 412。接着，形成玻璃保护层460、聚合物保护层470、这些背面电极480与这 些外部电极490，上述这些构件的形成方式可参考第一实施例的图3E与相关叙 述，故于此不再赘述。[第四实施例]请参考图7A，本发明第四实施例的热敏电阻芯片500与第二实施例的不同 之处在于热敏电阻芯片500还包括第三电极E1与第四电极E1'。第一电极 520与第二电极530配置于基板510的第一表面512上。第一缓冲层550覆盖 至少部分第一电极520，且第二缓冲层550'覆盖至少部分第二电极530。热敏 电阻层540覆盖第一缓冲层550、第二缓冲层550，与部分第一表面512。第三 电极El配置于热敏电阻层540内，且第四电极E1'的一端覆盖部分热敏电阻 层540，第四电极E1'的另一端延伸至覆盖部分第二电极520。请参考图7B， 第四实施例的热敏电阻芯片500的等效电路为图7B所示的具有五电阻R1、 R2、 R3、 R4与R5的等效电路。由于第一缓冲层550及第二缓冲层550'的配置，可避免热敏电阻层540 进行烧结制程时，第一缓冲层550及第二缓冲层550'产生迁移而扩散至热敏
电阻层540内，藉以，可使热敏电阻芯片500的电性表现较佳、体积可较小及 材料成本可较低。[第五实施例]请参考图8A，本发明第五实施例的热敏电阻芯片600包括第一电极620、 第二电极630、第三电极E2与第四电极E2'。第二电极630与第四电极E2' 间隔设置于热敏电阻层640的两端。第一电极620直接配置于基板610第一表 面612的中间位置上，第一缓冲层650覆盖第一电极620。热敏电阻层640覆 盖第一缓冲层650与第一电极620两侧的部分第一表面612上。第三电极E2 配置于热敏电阻层640内。第二电极630的一端覆盖于部份热敏电阻640上， 第二电极630的另一端延伸至覆盖于第一表面612。第四电极E2'的一端覆盖 部分热敏电阻层640，第四电极E2'的另一端延伸至覆盖于第一表面612。请 参考图8B，第五实施例的热敏电阻芯片600的等效电路为图8B所示的具有四 电阻R1、 R2、 R3与R4的等效电路。综上所述，本发明的热敏电阻芯片至少具有以下其中之一的优点一、 由于热敏电阻层与这些电极的其中之一之间可配置有一缓冲层，且缓 冲层的熔点分别大于热敏电阻层的烧结温度以及上述被缓冲层所覆盖的电极 的熔点，所以热敏电阻层在经由烧结制程而形成时，缓冲层可避免上述被缓冲 层所覆盖的电极产生迁移而扩散至热敏电阻层内。因此，本发明的热敏电阻芯 片的电阻值随温度变化的性质将不易受到影响而仍可满足设计者的预先设计 需求。换言之，本发明的热敏电阻芯片的电性表现较佳。二、 由于缓冲层可避免上述被缓冲层所覆盖的电极产生迁移而扩散至热敏 电阻层内，所以与传统技术相较，本发明的热敏电阻层的厚度可较薄。因此， 本发明的热敏电阻芯片的体积可较小。三、 由于缓冲层可避免上述被缓冲层所覆盖的电极产生迁移而扩散至热敏 电阻层内，所以与传统技术相较，本发明电极的材质中钯的重量百分比可少于 15% 30%，甚至不需使用银钯合金。因此，本发明的热敏电阻芯片的材料成本 可较低。虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技 术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许更动
与润饰，因此本发明的保护范围当以权利要求所界定的为准。
权利要求
1. 一种热敏电阻芯片，包括一基板，具有一第一表面；一第一电极，配置于该第一表面上；一第一缓冲层，覆盖至少部分该第一电极；以及一热敏电阻层，至少覆盖该第一缓冲层，其中该第一缓冲层的熔点分别大于该热敏电阻层的烧结温度与该第一电极的熔点，且该第一电极通过该第一缓冲层与该热敏电阻层电性连接；以及一第二电极，与该第一电极间隔设置且与该热敏电阻层电性连接。
2. 如权利要求1所述的热敏电阻芯片，其特征在于，该第一缓冲层的熔点大 于或等于摄氏1400度。
3. 如权利要求1所述的热敏电阻芯片，其特征在于，该第一缓冲层的材质包 括镍、钼、钌或包含至少上述一种金属的合金。
4. 如权利要求1所述的热敏电阻芯片，其特征在于，该第一电极的材质包括 银，且第一电极中银的重量百分比为85%以上。
5. 如权利要求1所述的热敏电阻芯片，其特征在于，该第一缓冲层的厚度介 于1000埃与3000埃之间。
6. 如权利要求1所述的热敏电阻芯片，其特征在于，该热敏电阻层是利用厚 膜制程形成，该第一缓冲层是利用薄膜制程形成。
7. 如权利要求1所述的热敏电阻芯片，其特征在于，该热敏电阻层的烧结温 度是介于摄氏850度与摄氏950度之间。
8. 如权利要求1所述的热敏电阻芯片，其特征在于，还包括一玻璃保护层及 一聚合物保护层，其中该玻璃保护层至少覆盖该热敏电阻层，该聚合物保护层至少 覆盖该玻璃保护层。
9. 如权利要求1所述的热敏电阻芯片，其特征在于，该第一电极直接配置于 该第一表面上，该第一缓冲层的一端直接覆盖于部分该第一电极上，该第一缓冲层 的另一端延伸至直接覆盖部分该第一表面上，该热敏电阻层的一端直接覆盖该第一 缓冲层上，该热敏电阻层的另一端延伸至直接覆盖于部分该第一表面上，该第二电极的一端直接覆盖于部分该热敏电阻层上，且该第二电极的另一端延伸至直接覆盖 于部分该第一表面上。
10. 如权利要求1所述的热敏电阻芯片，其特征在于，还包括一第三电极，配 置于该热敏电阻层内。
11. 如权利要求IO所述的热敏电阻芯片，其特征在于，还包括一第三缓冲层， 覆盖至少部分该第三电极，且该第三缓冲层的熔点分别大于该热敏电阻层的烧结温 度与该第三电极的熔点。
12. 如权利要求11所述的热敏电阻芯片，其特征在于，该第三缓冲层的材质 包括镍、钼、钌或包含至少上述一种金属的合金，且该第三电极的材质包括银。
13. 如权利要求1所述的热敏电阻芯片，其特征在于，该第一电极及该第二电极分别直接配置于该基板的该第一表面上。
14. 如权利要求13所述的热敏电阻芯片，其特征在于，还包括一第二缓冲层， 覆盖至少部分该第二电极，其中该热敏电阻层至少覆盖该第二缓冲层，且该第二缓 冲层的熔点分别大于该热敏电阻层的烧结温度与该第二电极的熔点。
15. 如权利要求14所述的热敏电阻芯片，其特征在于，该第二缓冲层的材质 包括镍、铂、钌或包含至少上述一种金属的合金，该第二电极的材质包括银。
16. 如权利要求13所述的热敏电阻芯片，其特征在于，还包括一第四电极， 其中该第四电极的一端覆盖部分该热敏电阻层，且该第四电极的另一端延伸至覆盖 部分该第二电极。
17. 如权利要求1所述的热敏电阻芯片，其特征在于，还包括一第四电极，其 中该第一电极直接配置于该第一表面的中间位置上，该第二电极与该第四电极间隔 设置于该热敏电阻层的两端，该第二电极的一端覆盖于部分该热敏电阻上，该第二 电极的另一端延伸至覆盖于该第一表面，该第四电极的一端覆盖部分该热敏电阻 层，且该第四电极的另一端延伸至覆盖于该第一表面。
18. —种热敏电阻芯片的制造方法，包括: 形成一第一电极于一基板的一第一表面上； 形成一第一缓冲层以覆盖至少部分该第一电极;利用厚膜制程与烧结制程而形成一热敏电阻层以至少覆盖该第一缓冲层，其 中该第一缓冲层的熔点分别大于该热敏电阻层的烧结温度与该第一电极的熔点，且 该第一电极通过该第一缓冲层与该热敏电阻层电性连接；以及形成一第二电极于该第一表面上，其中该第二电极与该第一电极间隔设置且与该热敏电阻层电性连接。
19. 如权利要求18所述的热敏电阻芯片的制造方法，其特征在于，该第一缓 冲层的熔点大于或等于摄氏1400度。
20. 如权利要求18所述的热敏电阻芯片的制造方法，其特征在于，该第一缓 冲层是利用薄膜制程而形成。
21. 如权利要求18所述的热敏电阻芯片的制造方法，其特征在于，该热敏电 阻层的烧结温度是介于摄氏850度与摄氏950度之间。
全文摘要
本发明公开了一种热敏电阻芯片，其包括一基板、一第一电极、一第二电极、一热敏电阻层与一第一缓冲层。基板具有一第一表面。第一电极配置于第一表面上。第一缓冲层覆盖至少部分第一电极，且热敏电阻层至少覆盖第一缓冲层。第一缓冲层的熔点分别大于热敏电阻层的烧结温度与第一电极的熔点，且第一电极通过第一缓冲层与热敏电阻层电性连接。第二电极与第一电极间隔设置且与热敏电阻层电性连接。上述热敏电阻芯片的电性表现较佳。此外，一种热敏电阻芯片的制造方法亦被提出。
文档编号H01C7/04GK101399100SQ20071015295
公开日2009年4月1日 申请日期2007年9月25日 优先权日2007年9月25日
发明者宋玉良, 伟 戴, 平 王, 王钟雄 申请人:乾坤科技股份有限公司