专利名称：检验阵列衬底的方法和装置的制作方法
技术领域：
本发明涉及一种检验有源矩阵显示面板中的阵列衬底的方法和装置。更具体地说，本发明涉及一种可应用来检验用在诸如有机电致发光(EL)面板和液晶面板的有源矩阵显示面板中的阵列衬底的检验方法和检验装置。
背景技术：
近年来，随着显示器性能的发展，平板显示器受到关注，诸如液晶面板(下文简称“LCD”)和有机电致发光面板或有机发光二极管(下文简称“OLED”)。在这类平板显示器衬底的制造过程中执行一检测，用以检查阵列衬底的形成是否无任何缺陷(这个检测在下文中称为“阵列检测”)。对于阵列检测，重要的是测量用于存储数据的像素电压存储电容器(下文简称“存储电容器”)电容。具体地说，施加一预定电压到薄膜晶体管(TFT)的数据端子来为存储电容器充电，且读出电荷量并除以电压值，以此确定电容器的电容。
在相关背景技术中，通常难以仅测量存储电容器的电容。这是因为TFT的寄生电容，所述寄生电容作为开关装置用于开关流到阵列衬底中的存储电容器的电流。在TFT中，提供源电极的层与提供数据电极的层被层压于提供栅电极的层的顶面的两个相应的对立部分处。形成于源电极与数据电极之间的空间产生寄生电容。在阵列检测期间，当向耦合到阵列衬底的数据线的TFT数据端子施加用于检测的电压并测量流入存储电容器中的电荷时，由于TFT中的寄生电容引起测量错误，因此存在无法准确完成测量的问题。
用于检测阵列的已知技术的实例包括日本未审查专利申请公开案第2004-93644号。将不同的电压两次施加到阵列衬底中的TFT阵列中的每个栅电极，并测量存储在存储电容器中的电容和电荷，以探测阵列衬底中的穿通电压异常。然而在所述文献所描述的技术中，未考虑产生于TFT阵列的数据电极和源电极之间的寄生电容的影响。
在任何阵列检测中，如果产生于TFT阵列的数据端子和源极端子之间的、充当开关装置的寄生电容相比存储电容器的电容而言小得可忽略，那么没有问题。否则，存在问题，即存储电容的测量中出现误差，且因此无法准确检验穿通电压。
发明内容
因此，鉴于前述情况而构想出本发明，且本发明的一个目的是提供一种阵列衬底检验方法和一种阵列衬底检验装置，其可通过允许对产生于开关装置中的寄生电容和存储电容器的电容进行单独测量来执行对存储电容器的精确检验。
为了达到上述目的，本发明提供一种检验有源矩阵显示面板中的阵列衬底的方法。阵列衬底具有一开关晶体管，其具有一数据端子、一源极端子和一栅极端子；一连接到所述晶体管的源极端子的像素驱动电路；和一连接到所述像素驱动电路和所述源极端子的像素电压存储电容器。所述方法包括第一步骤，其在晶体管处于导电状态时将电压V1施加到数据端子，使晶体管进入不导电状态，在晶体管处于不导电状态的同时将不同的电压V1+ΔV施加到数据端子，使晶体管进入导电状态，并测量流经晶体管的电荷量ΔQ；第二步骤，其当晶体管处于不导电状态时将电压V0施加到数据端子，而施加到数据端子的电压是不同于电压V0的电压V3且电容器的电位是VC，并测量当晶体管被带入导电状态时流经晶体管的电荷量Q1。所述方法进一步包括第三步骤，其当晶体管处于不导电状态时将电压V0′施加到数据端子，而施加到数据端子的电压是不同于电压V3的电压V4且电容器的电位是电位VC，并测量当晶体管被带入导电状态时流经晶体管的电荷量Q2；和第四步骤，其基于ΔV、ΔQ、V0、V0′、V3、V4、Q1和Q2的值来确定电容器的电容CS。
在第二和第三步骤中，电压V0和V0′的值可彼此相等或不相等。
在第二步骤和第三步骤的任一步骤或两个步骤之前，可增大施加到数据端子的电压，同时当晶体管处于导电状态时使其栅电压维持在一常数值，借此使晶体管进入不导电状态。这能致使电容器的电位具有一通过从晶体管的栅电压VG减去阈电压Vth而获得的值，意即，具有一满足VC＝VG-Vth的值。
根据本发明，在第四步骤中，可基于以下等式1来确定电容器的电容CSCS=ΔV(Q1-Q2)+(V4-V3)ΔQΔV(V4-V3)---(1)]]>其中ΔV′＝V2-V1。
此外，可基于以下等式2来确定所述晶体管或另一晶体管的寄生电容CdsCds=ΔV(Q1-Q2)(V4-V3)ΔQΔV(Q1-Q2)+(V4-V3)ΔQΔV(V4-V3)---(2)]]>作为另一优选实施例，本方法不是在第二步骤或第三步骤中满足VC＝VG-Vth，而是可进一步包括一步骤，其在第二步骤之前，当晶体管处于导电状态时将电压V1施加到其数据端子；并在维持数据端子的电压V1的同时，降低栅电压以使晶体管进入不导电状态，借此将电容器的电位设为V1。本方法也可包括一步骤，其当晶体管处于导电状态时将电压V2施加到其数据端子，并在维持数据端子的电压V2的同时降低栅电压以使晶体管进入不导电状态，借此将电容器的电位设为V2。
本发明进一步提供一种检验有源矩阵显示面板中的阵列衬底的装置。阵列衬底具有一开关晶体管，其具有一数据端子、一源极端子和一栅极端子；一连接到所述晶体管的源极端子的像素驱动电路；和一连接到所述像素驱动电路和所述源极端子的像素电压存储电容器。所述装置包括一电压电源、一电荷测量电路、一处理单元，和存储构件。所述处理单元控制第一操作，其致使电压电源在晶体管处于导电状态的同时将电压V1施加到数据端子，以便使晶体管进入不导电状态，在晶体管处于不导电状态的同时将不同的电压V1+ΔV施加到数据端子，并使晶体管进入导电状态，致使电荷测量电路测量流经晶体管的电荷量ΔQ，并致使存储构件存储电荷量ΔQ；和第二操作，其致使电压电源在晶体管位于不导电状态时将电压V0施加到数据端子，施加到数据端子的电压是不同于电压V0的电压V1且电容器的电位是VC，致使电荷测量电路在晶体管被带入导电状态时测量流经晶体管的电荷Q1，并致使存储构件存储电荷量Q1。所述处理单元进一步控制第三操作，其致使电压电源在晶体管处于不导电状态时将电压V0′施加到数据端子，而施加到数据端子的电压是不同于电压V1的电压V2且电容器的电位是VC，致使电荷测量电路在晶体管被带入导电状态时测量流经晶体管的电荷量Q2，并致使存储构件存储电荷量Q2。所述处理单元执行第四操作，其基于ΔV、V0、V0′、V3和V4的值和存储构件所存储的ΔQ、Q1和Q2的值来确定所述电容器的电容。
因此，根据本发明，由于存储电容器的电容和产生于一充当开关装置的TFT中的寄生电容可作为单独的值来测量，因此可精确测量阵列电路中的存储电容器的电容。本发明的方法和装置允许测量具有1fF或更小的精确度。
图1A到1C是各说明本发明中将检测的像素电路的方块图；图2是示意性显示本发明中将检测的像素电路的电路图；图3是显示根据本发明的测量程序的流程图；图4是第一步骤的流程图；图5A到5C是显示第一步骤中电路配置的状态转变的图；图6是第二步骤的流程图；图7A到7D是显示第二步骤中电路配置的状态转变的图；图8是第二步骤的一替代实例的流程图；图9是一适合于实施本发明的检测电路的方块图；图10是显示图9中所示的水平移位寄存器的电路的一实例的方块图；和图11是显示图9中所示的垂直移位寄存器的电路的一实例的方块图。
具体实施例方式
下文将参考附图来描述根据本发明的实施例用于阵列电路的检验装置和检验方法。将参考图1至图11描述一用于实施本发明的优选实施例。
图1A到1C各显示一个像素158，其是本发明中将测量的LCD或OLED的电路配置的实例。图1A显示LCD和OLED共有的电路配置。通常，包括一由ITO(氧化铟锡)制成的透明电极的像素驱动电路186连接到一耦接到一开关TFT 182的源极端子(S)的电源线且通过TFT 182来切换。一输入端经由数据线Dm(154)和布线线(wiring line)164(下文称为TFT 182的“数据线”)连接到TFT 182的数据端子(D)。一用于存储电压的电容器184(电容CS)连接在一接地线188和一耦接像素驱动电路186与TFT 182的布线线之间。向TFT 182的栅极端子(G)提供一栅电压并经由布线线162(下文称为TFT 182的“栅极线”)将其连接到栅极线Gn(152)。这里，m和n是表示阵列中列和行的正整数。图1B显示LCD中的电路配置，其中像素驱动电路186包括一ITO电极190。图1C显示OLED中的电路配置，其中像素驱动电路186包括一用以供应电流的布线线196、一TFT 192，和一ITO电极194。如图2中所示，TFT 182具有寄生电容Cds。当TFT 182处于导电状态，即ON状态时，数据端子与源极端子之间有电阻Ron。
接下来，将参考图2到7描述本发明中用于测量每一像素中的电压存储电容器184的电容的方法。图3是显示本发明的整个测量方法的一实施例的流程图。首先，对所关注的像素阵列执行第一步骤，其包括第一电压变化过程(S1)和第一电荷测量过程(S2)。图4是显示所述第一步骤的流程图，且而5A到5C是显示所述第一电荷测量过程中像素电路的状态转变的图。
首先，将电压V1施加到晶体管182的数据线154(S11)。V1满足表达式V1＜VGon-Vth，其中Vth表示晶体管182的阈电压而VGon表示适合于在本发明中通常施加的数据端子电压下使晶体管182进入导电状态的栅电压。接下来，在维持数据端子电压为V1的同时，将VGon施加到栅电压VG。结果，栅电压变得大于V1+Vth，以致TFT阵列中的晶体管182被带入导电状态(S12)。接下来，当晶体管182处于导电状态时，将此这个状态维持一预定时段或更久。所述预定时段意指直到电容器184完全充电为止所需的时间，即，直到在电容器184两端的电压可视为等于或足够接近于数据端子上的电压V1为止，如图5A中所示。直到确定连接电荷仪(connected charge meter)的测量值每单位时间的增加为“0”或足够小为止所需的时间可表示所述预定时段是否已过去。基于电容器184的电容CS和晶体管182的ON电阻Ron，在这种情况下由τ＝RON×CS来确定时间常数τ。通过连接一电流计，而不是电荷计，并测量电流值，也可以确定预定时段是否已过去。
此后，将栅电压VGoff施加到栅电压VG，借此使晶体管182进入不导电状态(S13)，所述栅电压VGoff适合于在通常施加到数据端子的电压下使晶体管182进入不导电状态，即OFF状态。接下来，将数据端子电压设为V1+ΔV(S14)。然而，电压ΔV满足V1+ΔV＜VGon-Vth。因为电容器184没有连接到数据端子，所以当晶体管182处于不导电状态时，在电容器184两端的电压变成VC1，其不同于V1+ΔV，如图5B所示。在这个状态下，在电容器184两端的电压VC1可由以下等式确定VC1=V1+CdsCds+CSΔV---(3)]]>接下来，执行第一电荷测量过程(S2)。具体地说，在将数据端子电压维持在V1+ΔV的同时将电压VGon施加到栅极端子，借此使晶体管182进入导电状态(S15)。如图5C中所示，当这个状态被维持了某一时段时，在电容器184两端的电压变为V1+ΔV，其与数据端子电压相等，借此到达稳定状态。此时，流经电容器184的电荷量ΔQ由下式表达ΔQ＝CS(VC1-(V1+ΔV)) (4)测量电荷量ΔQ(S16)。于是，电容CS由下式给出
CS=ΔQ+ΔQ2+4CdsΔQΔV2ΔV---(5)]]>执行第二步骤，其包括第二电压变化过程(S3)和第二电荷测量过程(S4)。图6是显示所述第二步骤的流程图，且图7A到7D是显示所述第二电压变化过程中每个像素的状态转变的图。
首先，将电压V2施加到数据端子并将电压VGon加到栅极端子，以使晶体管182进入导电状态，且将这个状态维持一预定时段或更久。将电容器184两端的电压VC初始化为电压V2(S29)。电压V2和VGon满足V2＜VGon-Vth。这个电压VGon不必与第一步骤中的VGon相同。电压V2和电压V1也可以彼此相等。在这种情况下，在电容器184两端的电压为V2，如图7A中所示。接下来，将栅极电压降低到VGoff(S30)。随后，将电压V3施加到数据端子(S31)。此时，电压V3高于电压V2且满足V3＞VGon-Vth。接下来，将栅电压VG增大到VGon(S32)。此时，尽管源极端子电压增大以便使晶体管182进入导电状态，栅极端子和源极端子之间的电压也不能超过阈电压Vth，因为V3＞VGon-Vth。最后，晶体管182不进入导电状态且因此保持在不导电状态。此时在电容器184两端的电压VC或VC2由VC2＝VG-Vth(VG＝VGon)给出(S32和图7B)。如果晶体管182未正确操作，那么应注意，此时的电压VC2不满足VC2＝VG-Vth。
此后，将栅电压VG降低到电压VGoff(S33)以便晶体管182的导电/不导电状态不会由于接下来所执行的数据端子电压变化过程而改变。此时，由于晶体管182处于不导电状态，因此在电容器184两端的电压不会变为V3，其等于数据端子上的电压，而被维持在由晶体管182的栅电压VG和阈电压Vth所表达的VC2＝VG-Vth。
接下来，在晶体管182处于不导电状态的同时，将数据端子电压设为不同于V3的V0(S34)。电压V0满足V0＜VGon-Vth。电压V0可与上述电压V1和V2的任一者或两者相同。因此，此时在电容器184两端的电压VC或VC3变为如图7C中所示且由以下表达式所给出
VC3=VC2+CdsCds+CS(V0-V3)---(6)]]>这里，执行第二电荷测量过程(S4)。在将数据端子电压维持在V0的同时，将栅电压增大到电压VGon，借此接通晶体管182(S35)。然后测量流经数据线的电荷量(S36)。此时，当晶体管182的ON状态被维持一预定时段或更久，直到电流从数据线经由ON电阻RON流过之后到达稳定状态为止时，在电容器184两端的电压变为等于数据端子电压V0，如图7D中所示。流到电容器184中的电荷量Q1由下式给出Q1=CS(VC3-V0)=CS(VC2-CSCS+CdsV0-CdsCS+CdsV3)---(7)]]>另外，用不同的电压V4(其中V4＞VGon-Vth)代替所施加的电压V3，并重复第二电压变化过程和第二电荷测量过程。所重复的过程对应于第三步骤，其包括第三电压变化过程(S5)和第三电荷测量过程(S6)。第二电压变化过程和第三电压变化过程中的电压V0不必彼此相等且因此可彼此不同。使晶体管182进入不导电状态(这个过程对应于S33)并将电压V0施加到数据端子(这个过程对应于S34)时。此后，在图3中所示的第四步骤中，执行计算(S7)。在电容器184两端的电压VC4由下式表达VC4=VC2+CdsCds+CS(V0-V4)---(8)]]>晶体管182被带入导电状态后从数据线流到电容器184的电荷量Q2由下式表达Q2=CS(VC4-V0)=C3(VC2-CSCS+CdsV0-CdsCS+CdsV4)---(9)]]>因此，当ΔV′＝V4-V3时，第二电荷测量过程中的电荷量与第三电荷测量过程中的电荷量之间的差ΔQ′(意即ΔQ′＝Q1-Q2)由下式给出ΔQ′=Q1-Q2=CdsCSCS+CdsΔV′---(10)]]>因此，CS的等式5提供以下等式
CS=ΔV(Q1-Q2)+ΔV′ΔQΔVΔV′---(11)]]>Cds=ΔV(Q1-Q2)ΔV′ΔQΔV(Q1-Q2)+ΔV′ΔQΔVΔV′---(12)]]>由于ΔV和ΔV′是给定的，因此根据上述等式11和12，测量ΔQ、Q1和Q2(ΔQ′)可分别确定电容器184的电容CS和电容器182的寄生电容Cds。
如上所述，根据本发明的一优选实施例，除了已知的第一步骤外，当在第二和第三电压变化过程(S3和S5)中将一使晶体管182进入导电状态的电压(即，在通常使用的数据端子电压下使晶体管182进入导电状态的电压)施加到栅极时，分别施加两个选定的电压(其致使栅极端子与源极端子之间的电压小于或等于阈电压Vth，借此使晶体管182进入不导电状态)作为数据端子电压，以致在电容器184两端的电压等于电压VG-Vth。利用这个方案来消除VC2项，借此使得无需实际测量电容器的电压VC2便可确定电容器184的电容CS和晶体管182的寄生电容Cds成为可能。
尽管为方便描述，以第一、第二和第三过程的顺序来说明上述电压变化和电荷测量过程，然而实施所述过程的顺序是任意的，且因此不限于上述实施例。根据另一优选实施例，所述顺序可以是在执行第一步骤之后执行第二步骤，再次执行第一步骤，且执行第三步骤和第四步骤。根据又一优选实施例，作为第一步骤的结果，可使用第一次或第二次执行第一步骤的结果的任一结果。同样也可使用第一次和第二次执行第一步骤时第一步骤结果的平均值。这种安排提供的优势在于更为系统的测量成为可能。在改变施加了电压的数据线的同时重复上述过程允许测量每个像素的存储电容器的电容。
在本发明的另一实施例中，在第二和第三电压变化过程中，可不使用图6中所示的过程S29到S32，而使用一不如上述方案精确的方案来致使在电容器184两端的电压大体上变为VG-Vth。具体地说，参看图8，首先，将VGoff施加到栅极端子以使晶体管182进入不导电状态(S50)。接下来，将满足V2＜VG-Vth的电压V2施加到数据端子(S51)。随后，将VGon施加到栅极端子以使晶体管182进入导电状态(S52)。此外，将数据端子电压增大到满足V3＞VGon-Vth的电压V3(S53)。结果，栅极端子与源极端子之间的电压变为小于或等于阈电压Vth，以致晶体管182进入不导电状态。在电容器184两端的电压VC2大体上变为VG-Vth(VG＝VGon)。然而，由于在将数据电子电压增大到V3的过程中，电荷经由寄生电容Cds移动到电容器184，因此精确度不是很高。因此，这种方法对于不需要很高精确度的情况是有效的。由于保持过程类似于过程S33和图6中所示的随后程序，因此下文中将不描述所述保持过程。在这种情况下，电压V1、V2和V0中的至少两个电压可彼此相等。
图9显示一可用来实现本发明的方法和装置的测量装置200的一实例。这个测量装置200包括一可变电压电源222、一电荷计213，和一存储器212。一中央处理单元(CPU)211控制所述测量装置200的全部操作。测量装置200连接到一TFT阵列102，所述TFT阵列102包括复数个像素(一些像素用参考数字156、158和169表示)。通过一垂直(V)移位寄存器142选定一栅极线152和通过一水平(H)移位寄存器140选定一数据线154可定义将被施加到特定像素的数据线电压和栅极线电压。H移位寄存器140具备一时钟信号端子CLK_H(128)、一脉冲输入端子Start_H(130)，和一移位方向端子Dir_H(126)。V移位寄存器142具备一时钟信号端子CLK_V(148)、一脉冲输入端子Start_V(146)、一移位方向端子Dir_V(150)，和一启用端子ENB_V(149)。时钟信号端子128和148、脉冲输入端子130和146、移位方向端子126和150，以及启用端子149输出用于在CPU 211的控制下执行下述操作的定时信号。
根据供应到相应输入端子的时钟信号，每个移位寄存器在由一由供应到相应移位方向端子的信号所定义的方向上移位一供应到相应脉冲输入端子的信号。图10和11中分别示意说明H移位寄存器140和V移位寄存器142的电路实例，且以下将描述其操作。
参看图10，H移位寄存器140包括U个移位寄存器HSR1到HSRU，其包括HSRm 1402。根据供应到时钟端子CLK_H(128)的时钟信号的数目，H移位寄存器140在由移位方向端子Dir_H(126)所规定的方向上移位一供应到脉冲输入端子Start_H(130)的逻辑高信号。此外，H移位寄存器140关闭一耦接到存储逻辑高信号的相应移位寄存器(在这种情况下为HSRm 1402)的继电器(在这种情况下为1404)。结果，将一供应到数据端子124的信号输出到数据线154(在所述实例中为Dm)。因此，释放尚未被选定的数据线。H移位寄存器140可具有一启用端子。在这种情况下，仅当启用端子的逻辑为高时，才关闭所规定的继电器1404。一用以将未选定的资料线短路到另一信号线系统的系统可用于H移位寄存器140。
现在参看图11，V移位寄存器142包括V移位寄存器VSR1到VSRV，其包括VSRn 1502。根据供应到时钟端子CLK_V(148)的时钟信号的数目，V移位寄存器142在由移位方向端子Dir_V(150)所规定的方向上移位一供应到脉冲输入端子Start_V(146)的逻辑高信号。在这个实例中，仅当从移位寄存器VSRn 1502输出逻辑高信号且将逻辑高信号供应到启用端子ENB_V(149)时，才从AND(与)电路1504输出逻辑高信号。然后一缓冲器1506缓冲并放大所输出的逻辑高信号，以致使ON电压Von被输出到栅极线Gn 152。另一方面，尚未选定的移位寄存器输出逻辑低信号，相应的缓冲器缓冲并放大所述逻辑低信号。因此，将OFF电压Voff输出到尚未选定的栅极线。
可从V移位寄存器142消除启用端子ENV_V(149)。在这种情况下，不提供AND电路1504，以致仅选择一移位寄存器就致使ON电压Von被输出到栅极线。
再参看图9，可变电压电源222和电荷计213与H移位寄存器140的电源端子124串联连接，所述可变电压电源222用以将电压施加到选定的资料线，且所述电荷计213用以测量在从可变电压电源222施加电压的过程中经由资料线移动的电荷量。CPU 211控制可变电压电源222的设置和电荷计213的设置，且电荷计213的测量值经由CPU 211而存储在存储器212中。
TFT阵列102中每个像素，例如像素158，经由线162连接到相应栅极线(Gn)且经由线164类似地连接到相应数据线(Dm)。
仅作为一实例而说明测量装置200，且所属领域的技术人员应了解，可利用与上述配置不同的各种配置来实施随附的权利要求中所揭示的本发明。例如，电荷计213可利用各种系统来测量电荷移动量。在本发明中，与上述系统不同的系统也可应用于移位寄存器140和/或V移位寄存器142。此外，在本发明中，与上述系统不同的系统也可应用于图1中所示的LCD和OLED的电路。在上述实施例中，尽管为了简化描述已将线188描述为连接到地面的接地线，但其可以是处于不同电位的电源线。在以上给出的描述中，TFT是n型TFT，但本发明类似地可应用于p型TFT，尽管在这种情况下极性被颠倒。
权利要求
1.一种用于检验一有源矩阵显示面板中的一阵列衬底的方法，所述阵列衬底具有一开关晶体管，其具有一数据端子、一源极端子和一栅极端子；一连接到所述晶体管的所述源极端子的像素驱动电路；和一连接到所述像素驱动电路和所述源极端子的像素电压存储电容器，所述方法包含一第一步骤，其在所述晶体管处于一导电状态的同时将一电压V1施加到所述数据端子，使所述晶体管进入一不导电状态，在所述晶体管处于所述不导电状态的同时将一不同电压V1+ΔV施加到所述数据端子，使所述晶体管进入所述导电状态，并测量一流经所述晶体管的电荷量ΔQ；一第二步骤，其当所述晶体管处于所述不导电状态时将一电压V0施加到所述数据端子，施加到所述数据端子的所述电压是一不同于所述电压V0的电压V3，且所述电容器的一电位是VC；并测量当所述晶体管被带入所述导电状态时一流经所述晶体管的电荷量Q1；一第三步骤，其当所述晶体管处于所述不导电状态时将一电压V0′施加到所述数据端子，而施加到所述数据端子的所述电压是一不同于所述电压V3的电压V4，且所述电容器的所述电位是VC；并随后测量当所述晶体管被带入所述导电状态时一流经所述晶体管的电荷量Q2；和一第四步骤，其基于ΔV、ΔQ、V0、V0′、V3、V4、Q1和Q2的值来确定所述电容器的一电容CS。
2.根据权利要求1所述的方法，其中所述电压V0和V0′彼此相等。
3.根据权利要求1所述的方法，在所述第二步骤和所述第三步骤之前进一步包含一步骤，其将一电压VGon施加到所述栅极端子，所述电压VGon致使所述晶体管在一数据端子电压V2下进入所述导电状态；将所述栅电压降低到VGoff以使所述晶体管进入所述不导电状态；将所述数据端子电压V3增大到一电压，所述电压即使当所述栅电压为VGon时也不会致使所述晶体管进入所述导电状态；并将所述栅电压从VGoff增大到VGon，以便致使所述电容器的所述电位具有一通过从所述晶体管的一栅电压VG减去所述晶体管的一阈电压Vth而获得的值。
4.根据权利要求1所述的方法，在所述第二步骤和所述第三步骤之前进一步包含一步骤，其将一电压VGon施加到所述栅极端子，所述电压VGon致使所述晶体管在一数据端子电压V2下进入所述导电状态；并在将所述栅电压维持在VGon的同时，将所述数据端子电压V3增大到一电压，所述电压即使当所述栅电压是VGon时也不会致使所述晶体管进入所述导电状态，以便借此致使所述电容器的所述电位具有一值，所述值接近于一通过从所述晶体管的一栅电压VG减去所述晶体管的一阈电压Vth所获得的值。
5.根据权利要求3或4所述的方法，其中所述电压V1、V1+ΔV和V2小于VGon-Vth且所述电压V3和V4大于VGon-Vth。
6.根据权利要求3或4所述的方法，其中所述电压V0等于所述电压V0′，且所述电压V0、V1和V2中至少两个电压彼此相等。
7.根据权利要求1所述的方法，其中以所述次序执行所述第一步骤、所述第二步骤，和所述第三步骤，且然后执行所述第三步骤和所述第四步骤。
8.根据权利要求2所述的方法，其中在所述第四步骤中，基于以下等式1来确定所述电容器的所述电容CSCS=ΔV(Q1-Q2)+(V4-V3)ΔQΔV(V4-V3)---(1).]]>
9.根据权利要求2所述的方法，基于以下等式2来确定所述晶体管或另一晶体管的一寄生电容CdsCds=ΔV(Q1-Q2)(V4-V3)ΔQΔV(Q1-Q2)+(V4-V3)ΔQΔV(V4-V3)---(2).]]>
10.根据权利要求5所述的方法，其中所述电压V0等于所述电压V0′，且所述电压V0、V1和V2中至少两个电压彼此相等。
11.一种用于检验一有源矩阵显示面板中的一阵列衬底的装置，所述阵列衬底具有一开关晶体管，其具有一数据端子、一源极端子和一栅极端子；一连接到所述晶体管的所述源极端子的像素驱动电路；和一连接到所述像素驱动电路和所述源极端子的像素电压存储电容器，所述装置包含一电压电源；一电荷测量电路；一处理单元；和存储构件；其中所述处理单元控制一第一操作，其致使所述电压电源在所述晶体管处于一导电状态的同时将一电压V1施加到所述数据端子，使所述晶体管进入一不导电状态，在所述晶体管处于所述不导电状态的同时将一不同电压V1+ΔV施加到所述数据端子，并使所属晶体管进入所述导电状态；致使所述电荷测量电路测量一流经所述晶体管的电荷量ΔQ；并致使所述存储构件存储所述电荷量ΔQ；一第二操作，其致使所述电压电源当所述晶体管处于所述不导电状态时将一电压V0施加到所述数据端子，而施加到所述数据端子的所述电压是一不同于所述电压V0的电压V3且所述电容器的一电位是VC；致使所述电荷测量电路当所述晶体管被带入所述导电状态时测量一流经所述晶体管的电荷量Q1；并致使所述存储构件存储所述电荷量Q1；和一第三操作，其致使所述电压电源当所述晶体管处于所述不导电状态时将一电压V0′施加到所述数据端子，而施加到所述数据端子的所述电压是一不同于所述电压V3的电压V4且所述电容器的所述电位是VC；致使所述电荷测量电路当所述晶体管被带入所述导电状态时测量一流经所述晶体管的电荷量Q2；并致使所述存储构件存储所述电荷量Q2；且所述处理单元执行一第四操作，其基于ΔV、V0、V0′、V3和V4的值以及所述存储构件所存储的ΔQ、Q1和Q2的值来确定所述电容器的一电容。
12.根据权利要求11所述的装置，其中所述电压V0和V0′彼此相等。
13.根据权利要求11所述的装置，其中在所述第二操作和所述第三操作之前，所述处理单元控制一第五操作，其致使所述电压电源将一电压VGon施加到所述栅极端子，所述电压VGon致使所述晶体管在一数据端子电压V2下进入所述导电状态；将所述栅电压降低到VGoff以使所述晶体管进入所述不导电状态；将所述数据端子电压V3增大到一电压，所述电压即使当所述栅电压是VGon时也不会致使所述晶体管进入所述导电状态；并将所述栅电压从VGoff增大到VGon，以便致使所述电容器的所述电位具有一通过从所述晶体管的一栅电压VG减去所述晶体管的一阈电压Vth而获得的值。
14.根据权利要求11所述的装置，其中在所述第二操作和所述第三操作之前，所述处理单元控制一操作，其致使所述电压电源将一电压VGon施加到所述栅极端子，所述电压VGon致使所述晶体管在一数据端子电压V2下进入所述导电状态；在所述栅电压被维持在VGon的同时，将所述数据端子电压V3增大到一电压，所述电压即使当所述栅电压是VGon时也不会致使所述晶体管进入所述导电状态，以便借此致使所述电容器的所述电位具有一值，所述值接近于一通过从所述晶体管的一栅电压VG减去所述晶体管的一阈电压Vth所获得的值。
15.根据权利要求13或14所述的装置，其中所述电压V1、V1+ΔV和V2小于VGon-Vth且所述电压V3和V4大于VGon-Vth。
16.根据权利要求13或14所述的装置，其中所述电压V0等于所述电压V0′且所述电压V0、V1和V2中至少两个电压彼此相等。
17.根据权利要求15所述的装置，其中所述电压V0等于所述电压V0′且所述电压V0、V1和V2中至少两个电压彼此相等。
全文摘要
一种用于检验有源矩阵显示面板阵列衬底的方法，所述方法包括一第一步骤，其在一晶体管导电的同时将一电压V
文档编号H01L27/32GK1790109SQ20051012797
公开日2006年6月21日 申请日期2005年12月7日 优先权日2004年12月9日
发明者板垣信孝, 乘松秀行 申请人:安捷伦科技公司