专利名称：具有高蓄能密度和低等效串联电阻的电容器的制作方法
技术领域：
本发明涉及电子部件的技术领域，并且更具体地讲涉及构造具有高电容量和高蓄能密度以及低等效电阻的电容器的设备和方法。
背景技术：
电容器装置在电气、电子以及微电子领域具有多种应用。成功地实施并且商业应用了电容器的多种不同的有用的实施方式。不断改进诸如电容密度、工作电压、蓄能密度、等效串联电阻(ESR)、耐热性、以及使用期限的电容器特性。当前，减小电容器的成本以及尺寸的显著努力已经显著推动了自动生产方法的技术并且获得了对于大多数应用的令人满意的商用状态。
电容器可用于蓄能，其中好处是快速响应、高电压的兼容性、以及延长的充电/放电循环的使用期限(与电池相比)。电解电容器更加适用于蓄能以及其它电能应用，其中通过将大面积的阳极和相应的高介电常数绝缘层的优点与液体或固体电解阴极的接触特性结合，所述电解电容器获得高的电容密度。电解电容器的技术在本技术领域中是公知的，并且目前在市场中可采用和可购得多种有用的器件。一种特别有用的结构，即铝电解电容器，其应用具有大体在×25至×100面积增加因子的大面积蚀刻的铝箔片作为阳极，并且通过阳极氧化生长的Al2O3层采用为介电层。阴极采用附加的铝箔片，并且阴极与介电层之间的接触大体通过使用电解溶液来完成。
铝电解电容器高效的结合进入紧凑的器件中大体涉及卷绕阳极/介电箔片以及阴极箔片的条带，它们由纸条或其它膜隔离，其中所述纸条或其它薄膜适于电解浸渍成紧凑的筒形形状，其随后用适合的电解溶液浸渍，以促进阴极接触。
铝电解电容器最常用于工业中，具有有利的高电容密度、相对高的电压兼容性、以及极低的成本。然而，相对短的使用期限(在85℃仅仅几千小时的级别)、相对高的和经常退化的ESR、较高的泄漏电流、极性、以及受到限制的温度范围仅仅是某些不期望的特征，它们已经限制了铝电解电容器以及钽电解电容器应用作为高性能以及高可靠性电子器件中的蓄能器件或电路部件。近来基本电解电容器技术的改进成功地采用了固体聚合物电解溶液接触部，以提高使用期限，以及具有有利的较低ESR的有用的温度范围。清楚地，铝电容器技术的弱连接涉及接触部的电解特性。
电解电容器大体上已经非常有用于获取高的电容密度，而它们无法获得令人满意的较长的使用期限、高压兼容性、延长的温度范围、以及较低的ESR。相反，薄膜电容器的技术大体在静电电容器中采取金属化的聚合物薄膜，以实现非常适合的高压兼容性、较长的使用期限、交流电(AC)兼容性以及改进的耐高温性。通过以下方式经济节约地批量生产薄膜电容器，大体利用物理汽相沉积技术在聚合物膜的两侧涂覆薄金属膜。通过将金属化处理的聚合物薄膜的条带卷绕成筒形体而完成紧凑的薄膜电容器。可选地，金属化处理的聚合物膜的多层层叠体已经实现具有针对整个电容器的显著减小的ESR。这些膜电容器在高压以及AC性能方面具有优势，但是目前为止限于相对较低的电容密度。附加地，主要实施的聚合物介电膜固有地限于120℃以下的温度范围，这意味着在高功率应用中的较低的可靠性。
电解电容器的高电容密度主要归因于具有其相对高电容量面积的初始基片。附加地，铝电解电容中的阳极极化的Al2O3或Ta电解电容中的阳极极化的Ta2O5的介电常数相应地为εr～8以及εr～25，远超出对于适合的聚合物膜的εr～2的正常的介电常数。电容量遵循以下公式C=ϵrϵ0Ad---(1)]]>其中ε0是真空电容率，εr是介电材料的相对介电常数，A是电容器的有效面积，并且d是介电层的厚度。实际上，通过这样电压的规范而确定介电层的厚度，其中所述电压可以可靠地施加在电容器上，而不在电容器的整个使用期限内造成毁灭性的击穿或退化。例如，d＝V/EDB，其中EDB是介电层的介电击穿场。实际上，电容器通常被降低等级，以确保延长的使用期限，并且介电厚度通常被延长，延长的因子为×1.5至×2。
图1示出了铝电解电容器的示意性布局结构。因此，通过将箔片150的层叠体卷绕成具有筒形形状的紧凑的卷筒而制成电容器100。在卷绕加工处理之前，箔片被切成较长的条带。箔片层叠体150包括阳极铝箔片102，其具有蚀刻的大面积的表面103；以及通过阳极氧化加工处理所形成的Al2O3介电层104。阴极铝箔片106包括Al2O3的薄层108，其通常大致比介电层104的厚度更薄。阴极箔片106的表面通过蚀刻而被改进，通常蚀刻至比阳极箔片102的面积增强部103小得多的程度。在卷绕电容器之前，纸箔片110被插在阳极箔片与阴极箔片之间。在卷绕之后，箔片110由电解溶液浸透，并且通过电解溶液相应地渗入箔片110与阳极102和箔片110与阴极106之间的间隙112和114中而形成阴极接触部。清楚地，电容器ESR与电解溶液在间隙112和114中的一致性有关。电容器大体包括两个以串联方式相连的电容器的等效电路，其中较大的电容器形成在阳极上，而较小的电容器形成在阴极上。这些电容器主要适合于直流电(DC)应用，其中电压极性在阳极处大致保持为正。
电解电容器大体表现出对应于电解阴极接触部的退化的ESR的连续退化。后续生产产量的改进取决于进一步阳极化处理介电缺陷的电解溶液，以通过在局部缺陷处的阳极氧化生长而修复局部破裂的并且变薄的介电部位。这种生长在缺陷处由于显著的局部高电流而被加强。
在传统的PC板(PCB)上大量采用具有大致在0.01至1μF范围内的电容值的电容器，以形成有用的电气电路和电子电路，并且因而占据了PCB面积的显著的一部分。附加地，涉及到在PCB上离散电容器的组装的成本、以及有时候涉及几百个钎焊接头的产量减小和失效是显著的。最后，涉及电容器对于PCB接触电阻和电感的性能限制有时很难克服。因此，电子工业已经致力于将电容器集成进入电容器阵列中，并且最近将电容器集成进入实际PCB的布局结构中。电容器完全集成进入PCB中可有利地减小由电容器所占据的面积，同时进一步减小电子器件的尺寸。显著的成本和重量减小是附加的优点。附加地，涉及接触电阻和电感的性能限制还预见到很大地通过这种集成被减小。
然而，集成式电容器的不利的方面清楚地并且明显地是需要较高级别的PCB定制、以及涉及缺陷电容器的可能的PCB产量减少。而定制并未预见为给出PCB不可避免的改变成完全定制的问题，工业界寻找这样的集成技术，其可与目前的PCB制造技术兼容，并且根据需要而快速地和容易地配置，以不断地更新和改进定制电子产品，有时仅在几个月内。因而，集成的电容器产量必须尽可能地接近100％，和/或有时候，需要某种电容器冗余性，以支持较低成本的PCB生产，并且减小PCB检测的不可克服的成本。
需要一种具有改进的能量保持密度的电容器，其具有较高的电容密度和高电压兼容性这两者，同时维持较低的ESR。这些电容器应优选具有在延长的温度范围的延长的使用期限。附加地，需要改进形成，并且延长高电容电容器的使用期限，并且增加单位体积和重量的特定电容量。同样需要这样的方法，使得电容器集成进入PC板的布局结构中，而不显著改变目前的生产技术，而维持现有的PC板生产线快速并高效地定制它们的产品的能力。特别地，期望低成本的电容器件布局结构以及相关的生产方法。
发明内容
原子层沉积(ALD)已经出现作为一种集成电路薄膜应用中的可能的沉积方法。直至现在还没被考虑用于宏观应用，例如电解电容器。ALD直至现在已经被认为是一种太慢的工艺，制造大体与这些应用相关的五十微米厚的膜。ALD是一种循环处理，通过以下方式实现，将传统的CVD处理划分成迭代序列的自终止处理步骤。ALD循环包括多个(至少两个)化学配料步骤，其中活性化学品独立地被输送至处理室中。每个配料步骤之后通常为惰性气体净化步骤，该步骤在引入下一前体之前从处理空间消除活性化学品。在这种方式中，ALD敷设(lay down)膜，一个原子层接另一个原子层。因而，为了制造五十微米的膜，利用这种技术已经被认为是相当费力的并且对于商业的目的太缓慢。
然而，ALD还提供了膜厚度和特性的坚强的和原子级别的控制，而无需原位检测。其在任何三维表面结构上沉积连续和均匀的膜，渗入最窄和深的凹槽、通道和空腔。因此，ALD膜具有独特的无针孔(pinhole free)以及低应力特性，这可反映出它们适于大面积的器件的高产量生产。
近年来，已经存在一种明显的趋势，将原子层沉积(ALD)膜应用于半导体生产中。在接下来的十年中，集成电路的关键尺寸将比例下降至仅仅10至25原子层。因此，膜厚度和特性的原子层级别的控制是必须的。采取独特的逐层方式的ALD生长膜允许保形和均匀的生长，以利用原子级别的控制来挑战过难的基片拓扑学，并且是目前唯一公知的膜沉积技术，其被证明满足这种迫切的需求。因而，ALD保持了对于IC工艺的未来以及许多其它技术的重要的关键。
在ALD处理中，每个循环的沉积厚度精确地并且重复地通过自饱和机制被指示。沉积是活性分子前体与基材之间化学反应的结果。与CVD类似，包括膜的元件被输送作为分子前体。净反应(net reaction)必须沉积纯净的期望的膜，并且减少组成分子前体的“额外的”原子。在CVD的情况中，分子前体被同时送入CVD反应器中。基材被保持至这样的温度，其被最佳化以促进分子前体之间的化学反应，同时高效吸收副产物(从而副产物并不结合进入膜中)。因此，进行这种反应，以沉积期望的纯净的膜。表1总结了ALD处理与CVD处理之间的主要差异。
表1.1ALD与CVD之间的对比
ALD提供了优于其它多种传统技术的许多优点，并且最适于一些处理薄膜沉积的应用。ALD膜可以在基片上唯一地连续生长，防止由晶核形成所造成的劣等非连续转变。结果，ALD膜无针孔以及实际无应力地生长。所有其它的沉积技术通过晶核形成而初始化膜生长。晶核形成是基片与生长的膜之间的局部结合的结果。在CVD情况中，例如，分子前体主要通过表面上活性前体之间的CVD反应而连接至表面。晶核形成之后是晶粒的生长。在晶粒最终接合成连续膜之后，在CVD的情况中，厚度可以是在5nm至10nm的级别上，并且在物理汽相沉积(PVD)的情况中甚至更厚。通过晶核形成而初始化的膜表现出明显的压应力以及丰富的针孔，它们延伸超出接合深度。针孔和压应力与非理想的晶粒边界相联系，并且大体反映出CVD和PVD膜不适于在小于500nm层厚的钝化和封装应用。
ALD膜可以连续生长任何厚度，如果基片的表面被制造成针对一个ALD前体活性。在这种情况中，ALD膜可从界面一直逐层连续地生长。初始化表面并且从第一层开始逐层生长的能力使得ALD膜连续、低应力以及无针孔；因而，这是一种对于具有高电容面积的基片的器件的理想的选择，其中可靠性以及产量主要取决于缺陷的数量和密度。例如，ALD介电膜被开发用于DRAM电容器的应用，其中它们被证明针对具有超出10000cm2的实际面积的面积增加的晶片维持对于～5nm范围内的超薄膜接近100％的产量。附加地，Al2O3介电膜主要在磁数据存储工业中超过PVD膜，在所述磁数据存储工业中，磁传感器利用ALD以实际100％的产量被生产。最后，用于器件封装应用的ALD膜已经表现出明显的器件可靠性改进，表现出大尺寸平坦平面器件以及其它器件上的无针孔包覆。结果，通过ALD可实现非常薄的封装膜，其具有对于器件性能的最小化的负面影响。例如，IC器件可在晶片级别上被封装，具有对于性能或随后的包装处理流的最小影响。
由于ALD膜的出众的低缺陷性和保形性，它们非常适于用于高能量和电容量应用的介电膜和导电膜的沉积。
本发明的目的是提供具有改进的电容量和能量密度而同时维持低ESR的电容器的制造方法。本发明的另一目的是改进电解电容器的器件布局结构，并且通过用高度保形的导电膜代替电解质而形成静电电容器器件布局结构，因而构成静电电容器而主要采用电解电容器制造技术。而本发明的另一目的是，改进高电容量与高能量密度电容器的耐温性以及使用期限。本发明另一个目的是提供一种电容器器件布局结构以及相关的制造方法，其与交流电(AC)兼容。本发明另一目的是提供可集成进入PC板中的电容器。
在本发明的一个范围中，电容器产量通过以下方式被改进，采用修复电容器介电层中的缺陷的方法和设备。在本发明的另一方面中，电容器产量通过采取局部、低介电、击穿点的“自愈复”被进一步改进。
在本发明的另一方面中，高电容量与高能量密度电容器的等效串联电阻(ESR)通过显著减小与阳极和阴极这两者的接触电阻而显著被减小。
本发明实现了高电容面积的阳极基片，其与高品质的介电膜和导电膜的形成一起通常用于电解电容器的制造中，以制造具有显著改进了的电容密度、使用期限以及耐温性的静电电容器。有利地，本发明提出了这样的布局结构以及制造方法，它们实现具有极低ESR的高电容密度与高能量密度的电容器。附加地，本发明涉及用于电容器-PCB集成的可行的方案。
用于修复电容器介电层中的缺陷的方法包括ALD沉积进入缺陷中，对于介电层的至少一部分采用ALD膜，并且在氧化的状态下偏压介电层。附加地，整个电容器箔片层叠体被偏压，以从薄弱点显著去除导电接触膜，这是借助于接触层从薄弱点的局部热量产生以及蒸发和/或氧化。
在本发明的一个方面中，电容器包括电容器箔片。电容器箔片包括金属箔片。金属箔片被化学蚀刻以获得高电容面积。电容器箔片还包括保形且大致均匀的介电层，其附着在金属箔片上生长；以及大致均匀且保形的导电层，其在介电层上生长。在本发明的另一方面中，电容器优选包括附加的金属箔片，其优选形成与保形导电膜的一部分大致电接触。在本发明的另一方面中，保形导电膜的至少一部分优选通过ALD被生长。在本发明的另一方面中，电容器箔片优选包括附加的导电层，其优选大致与保形导电膜电接触。优选地，电容器还包括附加的金属箔片，并且该附加的金属箔片优选与附加的保形导电膜的一部分形成大致电接触。在本发明的另一方面中，电容器箔片优选被形成为条带，附加的金属箔片优选被形成为条带，并且这些条带优选具有大致相同的宽度和长度；并且电容器箔片的条带以及附加的金属箔片的条带优选被卷绕，以形成显著紧凑的电容器芯形状。在本发明的另一方面中，电接触部优选形成在电容器芯的平坦的面上。电接触优选包括在所述平坦的面中的第一面上附着在所述附加的金属箔片的边缘上的第一绝缘部；优选形成在所述第一面上与在所述金属箔片的边缘接触的第一电接触部；在所述平坦的面中的第二面上附着在所述金属箔片的边缘上的第二绝缘部；以及优选形成在所述第二面上与所述附加的金属箔片的边缘接触的第二电接触部。在本发明的另一方面中，电接触部优选形成在电容器芯的平面的面上，优选包括在所述平坦的面中的第一面上附着在所述附加的导电层的边缘上的第一绝缘部；优选形成在所述第一面上与所述金属箔片的边缘接触的第一电接触部；在所述平坦的面中的第二面上附着在所述金属箔片的边缘上的第二绝缘部；以及优选形成在所述第二面上与所述附加的导电层的边缘接触的第二电接触部。在本发明的另一优选方面中，电容器箔片优选形成为条带，并且优选被卷绕，以形成显著紧凑的电容器芯形状。在本发明另一方面中，电容器优选包括电容器芯层叠体，其包含第一金属箔片以及可重复的层叠体。可重复的层叠体优选包括选定数量的箔片对，并且每个箔片对优选包括所述电容器箔片以及附加的金属箔片。在本发明另一方面中，电容器优选包括电容器箔片的电容器芯层叠体。此外，电容器芯层叠体优选被切割成电容器芯部件，并且电接触部优选形成在电容器芯部件的两个平行的侧部上。这些电接触部优选包括在所述两个平行的侧部中的第一侧部上附着在所述附加的金属箔片的边缘上的第一绝缘部；形成在所述第一侧部上与所述金属箔片的边缘接触的第一电接触部；在所述两个平行的侧部中的第二侧部上附着在所述金属箔片的边缘上的第二绝缘部；以及形成在所述第二侧部上与所述附加的金属箔片的边缘接触的第二电接触部。在本发明的另一优选改型中，电容器芯层叠体优选被切割成电容器芯部件，并且电接触部优选形成在电容器芯部件的两个平行的侧部上。电接触部优选包括在所述两个平行的侧部中的第一侧部上附着在所述附加的导电层的边缘上的第一绝缘部；优选形成在所述第一侧部上与所述金属箔片的边缘接触的第一电接触部；在所述两个平行的侧部中的第二侧部上附着在所述金属箔片的边缘上的第二绝缘部；以及优选形成在所述第二侧部上与所述附加的导电层的边缘接触的第二电接触部。在本发明的一优选方面中，介电层的至少一部分优选通过ALD被形成。在本发明的另一优选方面中，介电层的至少一部分优选通过阳极氧化被形成。在本发明的另一优选改型中，介电层的一部分优选通过阳极氧化被形成，介电层的一部分优选通过ALD被形成，并且ALD部分的厚度优选被选择成显著增加介电层的击穿电压。在本发明的一个优选方面中，电容器箔片优选被电偏压，其中电偏压优选包括在金属箔片与保形导电膜之间施加电势，并且电势优选被选择成增加介电层的击穿电压，而不显著减小电容器箔片的电容量。在本发明的另一方面中，电容器箔片优选被电偏压，其中电偏压优选包括在金属箔片与保形导电膜之间施加电势，并且电势优选被选择成减小通过介电层的泄漏电流，而不显著较小电容器箔片的电容量。在本发明的另一优选方面中，介电层优选被电偏压，其中所述电偏压优选包括在金属箔片与电解质之间施加电势，所述电解质优选提供与介电层的电接触，并且电势优选被选择成增加介电层的击穿电压，而不显著增加介电层的厚度。在本发明另一方面中，电容器箔片的优选应用是被安装至PCB，并且PCB包括电接触垫。安装优选包括大致实现与电接触垫的低ESR电接触，并且电容器箔片然后优选被刻划以限定电容器。所限定的电容器优选包括选择的电容量，并且选择的电容量优选通过电容器箔片的单位电容量以及限定的电容器的面积被确定。优选地，集成的电容器嵌入PCB的层结构中。根据本发明一个方面的用于金属箔片的优选材料包括铝。根据本发明另一方面的用于介电层的优选材料包括氧化铝。用于保形导电膜的优选材料包括氮化钛。在本发明的优选方面中，金属箔片的高电容面积区包括大于10×的面积增加区。在本发明的另一优选方面中，电容器箔片优选在两侧上包括高电容面积区，并且介电层优选在金属箔片的两侧上生长，并且保形导电膜优选在电容器箔片的两侧上在介电层上生长。
本发明还提供了电容器制造方法，包括应用高电容面积的金属箔片、随后氧化高电容面积的箔片的整个面积，并且保形地在介电膜上生长导电膜，以制造电容器箔片。优选地，该方法还包括将电容器箔片卷绕成电容器芯，并且电容器芯具有两个面，在第一面上电接触高电容面积的金属箔片的边缘，并且在第二面上电接触导电膜的边缘。在本发明的优选改型中，电容器制造方法还包括将电容器箔片层叠成电容器芯层叠体，将电容器芯层叠体切割成电容器芯部件，在电容器芯部件上选择两个平行的侧部，在第一侧部上电接触高电容面积的金属箔片的边缘，并且在第二侧部上电接触导电膜的边缘。
结合在说明书中并且为说明书中一部分的附图示出了本发明的优选实施例，并且与说明书一起，用于说明本发明的原理。在附图中图1示意性示出了铝电解电容的现有技术的布局结构；图2示意性示出了根据本发明的高蓄能密度电容器的布局结构；图3a和3b示意性示出了根据本发明的缺陷修复的机制，其中实现了ALD介电膜沉积附着在通过阳极氧化方式生长的介电膜上；图4a和4b示出了根据本发明的、无缝地充有ALD膜的结构的剖切SEM图像；图5a至5e示意性示出了根据本发明的、充满ALD的间隙的结构；图6a和6b示意性示出了根据本发明的高蓄能密度电容器的布局结构，其利用了较厚的阴极膜或较厚沉积的覆盖膜，以较小ESR；图7a和7b示意性示出了根据本发明的高蓄能密度电容器的布局结构，其利用了偏置的阳极箔片，以在阴极箔片与阳极介电接触箔片卷绕之后减小ESR；图8a至8d示意性示出了根据本发明的、与阳极和阴极的低电阻接触部的制造；图9示意性示出了根据本发明的完整的电容器的剖视图；图10a至10c示意性示出了根据本发明的、与阳极和阴极的低电阻接触部的制造；图11示意性示出了根据本发明的多层的层叠式电容器布局结构；图12示意性示出了根据本发明的多层的层叠式电容器布局结构；图13示意性示出了根据本发明的、从单层的层叠式电容器箔片制成的分布电容器的布局结构；图14示意性示出了根据本发明的、PCB集成式电容器的布局结构；并且图15a和15b示意性示出了根据本发明的高蓄能电容器。
具体实施例方式
A.面积增加的静电电容器本发明的关键方面是利用保形层制造诸如宏观电容器的宏观电子器件，其中所述保形层利用原子层沉积(ALD)的方式被沉积。这些器件可被用作为分布电子部件、混合电路的部件、集成电路板的对应部分以及其它应用。在本说明书中，“宏观”意味着诸如单个电容器的单个电子元件的尺寸为200微米或更大。优选地，单个电子元件为2000微米或更大。
在本发明的示意性优选实施例中，蚀刻的铝箔片被应用为初始基片。商业可购的蚀刻的铝箔片被批量生产应用作为电解电容器阳极，如本技术领域公知的那样。这些箔片例如可从25μm至250μm，具有直至～×100的特定面积增加。图2示出了电容器200，其包括蚀刻的铝箔片202、介电层204、以及接触层206，其形成与阴极铝箔片208接触的电接触部210。各种不同的蚀刻的铝箔片可应用作为阳极202，其具有从×25至×100的范围内的面积增加。这种高电容面积基片的特征在于精细蚀刻的结构，其最适合用于相对薄的介电层204，其范围从10nm至200nm；并且因而，所述基片适于范围从5V至100V的低电压电容器应用。较低的面积增加适于范围从0.2μm至2μm(并甚至更厚的)较厚的介电膜，并且对应地适于范围从100V至1000V的较高电压的电容器应用。
箔片202的特征面积增加被选择为最佳适合电容器的特性。例如，通过利用具有50μm厚度以及×40面积增加的传统的铝箔片实现箔片202，其中所述铝箔片大体具有从两侧伸入箔片中10μm至25μm的一致的蚀刻图案。这种蚀刻结构包括深孔，其宽度范围在2μm与4μm之间，大体竖直地从箔片的表面竖直地穿透。箔片202的密度通过蚀刻被减小至～1.5gram/cm3。介电层204优选通过阳极氧化被形成，如本技术领域公知的那样。以下说明其它适于提高产量地形成介电层204的方法，包括利用原子层沉积(ALD)或者阳极氧化和补充的ALD生长膜的结合的高度保形膜生长。利用ALD形成接触层206，以产生附着在介电层204上的保形电极。如上所述，ALD最适于高度保形高品质的膜沉积附着在高电容面积的基片上。例如，具有～300μΩcm的电阻率的50nm TiN膜是合适的。可选地，5nm的TiN与45nm的W的层叠体被实现具有～10μΩcm的电阻率，以通过更好的接触电阻改进ESR。
电容器200通过以下方式形成，将从箔片202(现在包有层204和206)切割的条带250与未蚀刻的电容器级铝箔片208一起卷绕，以形成层式大致的筒形形状。箔片208大体具有～5μm的厚度以及2.7gram/cm3的密度。在图2中的插入区中以示意剖视图的方式示出了这种层式结构。箔片208与层206之间的接触部大体包括区域210的仅仅一部分。对应于蚀刻的孔中的多孔延伸部的区域212的一部分并不直接接触箔片208。然而，孔中的接触电阻如下所述相对较小。
在图2的一个特定实施例中，箔片202的2cm×500cm的条带应用于1μm的介电Al2O3层204。面积增加包括×40增加的表面面积以及利用箔片的两侧，以产生～80000cm2的实际面积。该电容器具有C～566μF的电容量，并且在使用50％降额时，适用于500V的应用。可选地，用×100增加的箔片202和20nm厚的介电层204形成10V电容器。对于箔片202的两侧的面积增加以及适用性而言，2mm×10cm面积的条带具有～400cm2的实际面积。该电容器具有C～140μF的电容值，这对于～0.025cm3的较小体积(当在1/16″外径的特富龙杆上卷绕时～3mm直径)以及～0.02gram的重量而言是显著的。因此，获得～7000μF/gram的电容密度。
B.产量增加方法在电容器ESR退化超出有用的范围后，电解铝电容器大体失效。介电失效大体通过自愈复机制被防止，其归因于电化学形成介电层在薄弱点加厚。薄弱点可以被说明为一种局部薄的介电区域，其涉及到阳极氧化加工处理中的不完善。例如，图3a示意性示出了形成在介电层220中的局部薄点222。诸如222的裂缝或其它缺陷在阳极氧化加工处理中是不可避免的，这是由于铝在氧化之后的显著膨胀(在室温大于×1.4)以及这样的因素，即在阳极氧化加工处理中所生长的Al2O3在铝基片与Al2O3层之间的界面处并且在已经形成的Al2O3之下生长，因而显著地压迫覆盖已经形成的Al2O3。局部薄点易于比完全厚的面积的层220在显著较低的电压处介电击穿。因此，在电解电容器承受完全额定电压时，局部薄点击穿并且发出相对高的电流，其局限于击穿点处。电流引出了附加的阳极氧化，这通过厚的局部Al2O3的生长大致“修复”这些点。在介电击穿转成“关闭”时，也就是在该点的介电厚度达到合适的厚度时，修复过程停止。这种“时效(aging)”的有用机制是电解电容器技术的一个关键优点，使得高产量地生产较大电容量的电容器。然而，这种“自修正”机制取决于为氧化过程供氧的电解质。
在本发明中所公开的静电电容器布局结构中，电解溶液由固体导电膜206代替(图2)，并且最后的电容器并不具有“自修正”的特性。然而，利用阳极氧化技术以形成介电层204仍然在多数情况中是期望的。因此，图3b中所示的实施例采用了阳极化的Al2O3层220与ALD Al2O3层224的层叠体，以提供缺陷修复，这是通过在形成层224的过程中保形地将ALD膜226充入局部薄点222中。在局部缺陷的宽度小于层224的一半厚度时，ALD技术被证明将结构222无缝地填充直至结合的层220+224的总厚度，如图3b所示。
图4示出了沉积附着在复杂器件结构上的400nm厚的ALD膜22+24+26的SEM图像(图4a)。沉积之前的器件布局结构包括裂缝18和20、以及沟槽结构12，其大致窄于2×400nm。图4b更清楚地示出了图4a的布局结构。在图4b中，ALD膜还被划分成三“层”，以说明结构12的连续生长和填充。注意，在金属化加工处理的过程中，结构18和20、非期望的裂缝的连续以及无缝的填充相应地涉及金属结构4和6的某种分层。同样注意，结构12(尽管不是一个缺陷而是设定的结构)完全地并且无缝地充满ALD膜。同样，ALD膜在并不对应于窄于800nm的结构的所有区域中精确地具有400nm厚度，其中完全保形膜并不控制完全地充满结构。明确清楚的是，在结构16处仅仅稍微宽于800nm，并且因而，优选保形地被包覆而不是被封闭。
如图4所示，在层22+24+26的厚度超过裂缝或诸如区域12的结构的一半宽度时，结构(或缺陷)完全地被充满，并且裂缝之上ALD层的厚度减去裂缝的深度等于整个区域上的层22+24+26的厚度。这种无缝间隙填充特性有助于ALD的逐层生长机制，并且进一步在图5中示出。
在图5a中，在层66中已经形成了凹部67。如图5b所示，介电膜70的初始层通过ALD附着在器件轮廓的整个表面区域上生长。ALD的采用使得介电膜70的层完全地覆盖包括凹部67的已经存在的结构的表面区域。通过介电膜的附加的层的连续沉积增加介电膜70的厚度。如图5c示意性所示，介电膜70′生长至稍微小于凹部67的宽度的厚度。本领域技术人员应该清楚的是，通过将介电膜70′分离为层式结构的虚线，在附图中示意性示出了介电膜70′的逐层沉积。然而，还清楚的是，由于ALD膜的保形特征，在实际中，介电膜70′形成单个无缝的、保形膜，而不考虑为了形成介电膜70′所沉积的介电材料的离散层的数量。
如图5d所示，介电膜70″最终生长至无缝地封闭凹部67的厚度。因此，应该清楚的是，介电膜70″的厚度生长至大致等于凹部的一半宽度，或者大致等于器件层66的一半厚度，以形成栓塞72。因而，在覆盖凹部每侧的介电膜70″的对应部分之间形成闭合部。闭合部所在的位置由箭头82示出。介电材料的后续层可进一步沉积在介电膜70″的表面上。在凹部67已经充满后，每个这种连续的层将保形地被沉积，以在已经存在的介电膜70的整个区域上形成附加的厚度，如图5e所示。
由于局部缺陷相对较小，所以相对薄的包覆层224(图3b)是必须的，以“修复”阳极化的层220。例如，厚度范围从10nm至50nm的层224适用于多数应用。因此，在上实例中给出的具有1μm介电厚度的500V电容器是大致由阳极化的Al2O3介电层制成，其由ALD Al2O3膜的薄包覆层补充。相应地推荐950nm至990nm以及5nm至10nm的阳极化和ALD Al2O3层的结合。相反，在上述实例中，对于仅有20nm的介电膜的10V电容器而言，适于用ALD完成整个介电膜。
在某些应用中，采取ALD膜来形成整个介电层甚至对于高压电容器而言是优选的。这些包括在由除了铝以外的材料制成的基片(例如蚀刻的镍箔片、压缩粉末基片)上制造电容器，或者用诸如Ta2O5、HfO2、ZrO2、TiO2的较高的介电常数的介电层以及这些层的结合、以及ALD技术领域所公知的合金和/或纳米层形式的氧化铝或氧化硅制成电容器。例如，用于非常高温应用的电容器利用Al2O3ALD膜附着在镍箔片上形成，以实现介电层。在另一实例中，1∶3的Al2O3∶Ta2O5ALD合金层附着在蚀刻的铝箔片基片上形成，有利结合有εr～16的高介电常数以及～7MV/cm的高介电强度，以使得～×1.4较高的电容量×电压密度。ALD技术领域所公知的合金与纳米层技术还被证明，可以由在其它情况下被认为是低劣材料制成极低缺陷密度的膜。例如，TiO2与Ta2O5的1∶1合金化处理适用于制造高品质的非晶介电层，其具有εr～32以及＞5MV/cm的击穿电压，同时给出了超过Al2O3介电体的×2增加的电容密度。
低成本阳极氧化、缺陷减少以及增加的电容密度的优点可通过以下方式实现，当在具有～×75的面积增加的铝箔片上实施时，将例如50nm的阳极化的Al2O3层与诸如TiO2/Ta2O5的、100nm的高介电常数的ALD膜相组合，后者具有有利的50V额度以及1600μF/gram的电容密度，所述优点是与针对具有100nm的Al2O3介电体的等效电容器的仅仅760μF/gram相比取得的。
在本发明的另一优选实施例中，阳极化的Al2O3层中的缺陷通过电解时效过程被修复。因此，诸如图2中的202+204的阳极化的箔片被夹在两个电解纸箔片之间，并且金属板用作为阴极。接触部形成至箔片202，用作为阳极。层叠体被浸入电解溶液中，以形成(resemble)具有两侧的平坦的电解电容器，并且施加DC电压，以完成“时效”过程，如电解电容器生产的技术领域中所公知的那样，仅仅“时效”是就在介电“形成(阳极氧化)”步骤之后而非在完整的电容器之后完成。在“缺陷修复”之后，箔片202+204被清洗，以去除电解质。
与金属化的薄膜电容器的自愈复类似，相对薄的电极膜在缺陷点通过高局限性的电流被局部加热，以局部蒸发金属电极以及薄弱点，并且因而将薄弱点与电容器隔离。因此，包括层204和206的膜202(图2)夹在两个较大的板之间，其中所述板接地并且用作为阴极。在箔片202电连接至DC电源后，薄层206可在缺陷失效点处由于高电流而被局部加热，并且在薄弱点局部减少或氧化层206，以提供“自愈复”。
C.低ESR电容器本发明的主要目的是获得低等效串联电阻(ESR)电容器。具有ALD TiN或其它导电ALD膜的薄层的层206(图2)实施方式更加适合于在面积增加的结构中获得低接触电阻。大体上，具有仅仅60Ω/□的TiN ALD膜的50nm的层足以在具有0.5μm至4μm宽和直至20μm深的大面积的结构中提供较低的接触电阻。例如，～1μΩ的ESR被应用至完全层的层叠体202+204+206的10cm2面积的电容器，其具有～×40的面积增加以及～20μm深的蚀刻的结构。同样，5/45nm TiN/W层叠层206将贡献上述每个电容器仅仅0.13μΩ的ESR。因此，接触层对于ESR的影响并不显著。在图6a和6b中示意性示出了减少整个电容器的接触电阻的实施例。图6a示出了保形导电膜406，其在电容器布局结构400中附着在介电层404上被形成。膜406横跨箔片408的面积与箔片408形成接触部420。为了改进接触部420，在与箔片402(在其上具有层的层叠体404+406)卷绕之前，优选从箔片408去除原生氧。例如，铝箔片408在稀磷酸溶液中被蚀刻。可选地，在低温电容器应用中，导电环氧树脂或胶的层(未示出)插在箔片408与层406之间。进一步减小的接触部420电阻在箔片406上实现了薄导电非氧化层(未示出)，其例如为蒸镀的金，优选厚度范围从20nm至50nm。改进的接触部420优选还通过以下方式获得，不暴露环境地用诸如金的薄非氧化膜(未示出)包覆层406的顶侧表面，以显著防止接触部由于层406的顶侧表面的氧化而退化。可选地，沉积在箔片408和/或膜406上的、诸如钌(Ru)的材料利用它们的导电氧化物减小接触电阻，其中所述导电氧化物也就是RuO2，其可形成在Ru的表面上，而不显著增加ESR。被实施为减小接触部420电阻的层无需遵循高电容量区域点，这是因为接触部420仅仅在面向顶侧的表面处形成。因此，传统的物理汽相沉积(PVD)技术是合适的。
尽管参看图6a所述的电容器布局结构适用于低ESR应用，但是通过采取与层406接触的厚覆盖膜获得进一步改进。该实施例进一步减小涉及区域424的非接触部分的串联电阻。图6b示出了实施例450。膜458优选无环境暴露地附着在接触层406′上被形成，以防止层406′的表面氧化。例如，通过溅镀0.5μm至1μm的铝形成层458，如该技术领域公知的那样。尽管这种技术经由部分区域424′实现了大致较高的接触面积，但是无需大致穿入诸如422′较深的、高电容面积结构中。在某些实施例中，膜458完全地代替箔片408(图6a)。在大多数常见应用中，相对薄的膜458实现有或没有位于顶部的补充的、非氧化膜，以改进与箔片408(未示出)的接触。在另一实例中，膜406′包括诸如铜或钌的金属，其作为用于电镀铜或镍的膜458的种子层。在这种情况中，半导体和其它器件处理技术领域人员所公知的先进的电镀技术被采用，以大致再充入结构422′中并且进一步减小ESR。在另一实施例中，利用TiN或TiN/W的ALD实现膜406′，而利用溅镀或蒸镀实现用于电镀的种子层，优选不暴露环境地。在这种情况中，种子铜、镍或Ru膜无需遵循结构422′的整个结构。电镀膜458形成接触部，其延伸进入结构422′中至这样的程度，即种子层可穿透进入高长宽比的结构中。然而，在此所述的PVD-种子/电镀方法适用于获得低ESR，其适合于极低的ESR应用，例如高峰值功率蓄能电容器。无电镀工艺也适用于附着在导电种子层上形成层458。
在本发明附加的优选实施例中，层458利用ALD工艺被沉积作为连续的接触层406′。层458可由大致与层406′相同的材料或显著不同的材料制成。在另一实施例中，层458利用适合的CVD工艺以及合适的导电材料例如钨(W)被沉积。优选地，在层406′的沉积之后无环境暴露地沉积层458。在另一优选实施例中，用于相对低温应用的电容器是用代替层458的导电环氧树脂或胶的层(未示出)制成。在该实施方式中，合适粘度的导电材料被施加附着在层406′上，如本技术领域公知的那样。例如，通过喷射、喷涂、浸渍或滚轧的方式实现这种应用，并且优选利用合适的低粘度被应用在多种应用中，以附着在层406′上建立低电阻接触部，优选随后较高的粘度应用，从而建立较厚的层458。
在制造工艺之后，包括基片箔片402(图6b)、介电层404、接触层406、以及导电层458的电容器膜层叠体被剖切成具有合适的长度和宽度的条带，其具有期望的电容量。箔片然后被卷绕成显著紧凑的形状，以制造紧凑的和坚固的电容器。可选地，电容器膜层叠体252的条带(图7a)与条带208′一起卷绕，以制造具有显著较低的ESR结构的紧凑的和坚固的电容器。膜层叠体252可以或不可以包括层458。优选地，用稍微偏置的条带252和条带208′制造电容器200′，如图7a示意性所示并且如图7b更详细的剖视图所示。这种偏置卷绕的工艺相应地在筒形电容器的下侧面251与上侧面253上产生间隙254和边缘256。如图7b中的剖视图示意性所示，电容器包括交替的箔片202′、介电层204′、接触层206′、以及箔片208′。可选地，电容器还包括参照图6b如上所述的层458(未示出)。
在卷绕之后，下侧面251被蚀刻，以从间隙254′中的暴露区域显著去除层206″(图8a)。优选地，层206″被过蚀刻，以形成凹部260。可选地，如果层458参看图6b如上所述被应用，则层458也从间隙254′被蚀刻，并且优选利用半导体以及其它器件处理领域公知的过蚀刻技术被凹入(未示出)。优选地，层206″和层458利用本技术领域人员公知的合适选择的蚀刻技术在溶液中被蚀刻。例如，EDTA-H2O2-NH4OH被使用，以选择性蚀刻TiN，而不影响Al2O3介电层204″或附着在铝箔片202″上在层204″采用的许多其它介电材料。在另一实例中，层458中的钨可利用双氧水溶液被选择性蚀刻，而不显著蚀刻TiN、Al2O3、或铝，如本技术领域公知的那样。湿蚀刻的技术提供了多种不同的并且适合选择的蚀刻方法，它们适于形成加工阶段200″(图8a)，示出了仅仅各层的剖视图。在加工步骤200″中，仅仅电容器的下侧面251′被暴露至蚀刻媒介，而上侧面253′被防止与蚀刻媒介接触。优选地，卷绕后的电容器局部被浸入蚀刻媒介中，以保持面253′未暴露。可选地，面253′可在夹具中或通过可去除的膜被保护，并且整个电容器可暴露至蚀刻媒介。
在图8b所示的加工步骤200中，电容器包覆有厚的绝缘层。图8b示出了相应地处于电容器的底侧面251′和顶侧面253′上的绝缘层的对应部分262和264。然而，绝缘层优选包覆整个电容器。优选地，层262-264利用浸渍或喷射方法被应用在多种应用中，而低粘度溶液首先被施加，以大致渗入间隙254′和凹部260中，并且附着在箔片208″的边缘256′上，随后应用较高粘度的溶液以产生大致较厚的层，并且随后还合适的烘焙和/或固化层，如本技术领域公知的那样。层262-264被选择以适应电容器的性能规格以及尤其合适的温度范围。例如，各种不同的环氧树脂材料适合于直至～100℃的较低的温度范围，而聚酰亚胺膜适用于具有直至～350℃温度规格范围的电容器(例如，来自Dow Corning的PhotoneecePWDC-1000)。较高的温度范围由诸如BCESQ或其它等效旋压玻璃材料的涂覆材料采用，其中温度范围扩大至～500℃。可选地，可利用本技术领域公知的CVD或PE-CVD沉积层262-264，以优选制造具有超过500℃的扩大的温度范围的电容器(在这种情况中应该小心确保其它结构材料适用于较高温度范围。例如，需要用镍代替铝以将温度范围扩大超过400℃)。而层262-264优选应大致渗入间隙254′中并且附着在边缘256′上，无需优选地保形，并且可在凹部260处和其它难以到达的角部处包括空出部，而不影响电容器的可靠性和产量。绝缘层262-264被施加，以在参看图8d如下所述随后的制造步骤200″的过程中将箔片202″和208″的边缘与相应地形成在顶侧面253′和底侧面251′处的接触层绝缘。
在图8c中所示的随后的加工步骤200′中，电容器的面251″和253″被抛光并且随后被清洁碎屑，如本领域公知的那样。底侧面251″被抛光，以去除绝缘层262的一部分以及箔片202″的一部分，留出介电层边缘204之间的绝缘插入部266，并且同时暴露箔片202″的边缘202。因而，箔片208″和层206″的底部通过介电层204和插入部266的结合被包封。同样，顶侧面253″被抛光，以去除绝缘层264的一部分以及箔片208″的一部分，留出箔片208″的边缘208之间的绝缘插入部268，并且暴露箔片208″的边缘208。因而，箔片202″的顶部通过插入部268被密封。类似的抛光和碎屑去除技术被成功地并且节约成本地应用于半导体生产技术领域中所公知的半导体互连布局结构的制造。优选地，电容器抛光以及随后的碎屑去除被应用至很多个电容器，它们优选被夹在一起，以形成较大的、300mm直径的面积，其使得利用半导体生产中常用的容易获得的抛光设备。这种设备大体适于晶片的“干进干出”处理，其中整个抛光和清洁自动地并且可重复地被完成。附加地，本领域中所公知的化学机械抛光(CMP)方法被用于提高加工步骤200′的产量，这是通过大致匹配被抛光的不同的材料的侵蚀速度。加工步骤200′优选完成抛光，以获得平坦的面251″和253″，它们适用于实现电接触。然而，本领域技术人员可采用其它技术，例如回蚀(etchback)，以制造面251″和253″。
在随后的加工步骤200″(图8d)中，电接触部270和272相应地形成附着在底侧面251″和顶侧面253″上。接触层270和272大致相应地连接至箔片202′的整个边缘以及箔片208′的整个边缘，以便显著减小ESR。可利用本技术领域公知的多种不同的技术形成接触层270和272。例如，导电环氧树脂被使用，以制造用于低温应用的电容器。各种不同的硬钎焊合金和硬钎焊技术适用于制造接触层270和272，同时形成适用于高温应用的电容器。型锻技术，以及导电环氧树脂、接合剂和胶的使用还适于与箔片202′和208′的暴露边缘形成低电阻接触部。在图8d中示出的优选实施例的布局结构获得了非常低的ESR，这是通过分别在底侧面251和顶侧面253处大致接触箔片202′和208′的整个边缘，而同时维持较高的产量和较高的可靠性，如果分别利用插入部266′和介电层204′并利用插入部268′分别在底侧面251和顶侧面253处密封箔片208′和箔片202′。平行接触以及大致密封绝缘的这种结合对于根据本发明制造的电容器的性能、产量以及可靠性而言是关键。
在其它的工艺中，通过连接接触垫并且用保护套封装电容器来完成电容器，如本技术领域公知的那样。例如，图9示出了完整的电容器的示意性剖视图，其中所述电容器包括接触垫274和276，它们分别与接触层270′和272′接触；并且还包括护套278。
在参看图6b如上所述的附加的实施例中，电容器布局结构并不包括箔片208′(图7a)，并且改进的低ESR接触是通过较厚的接触层458(图6b)获得。因此，通过卷绕仅仅一个箔片形成电容器，其中所述箔片(图10a剖视图)包括基片箔片602、介电层604、接触层606、以及较厚的接触层458′。优选地，层458′是由不同于箔片602的材料制成，以有助于有用的蚀刻选择性。在图10a所示的随后的加工步骤600中，层606和458′在底侧面651处被选择性蚀刻，以形成间隙654和底切部660。顶侧面653然后承受选择的蚀刻加工600′，其在图10b中示出，以选择性蚀刻箔片602并且形成间隙686。在随后的加工步骤中，电容器被密封和抛光，类似于以上参看图8b和8c所述的加工步骤，以形成如图10c所示的布局结构600″。因此，电容器被制备以便低ESR接触形成，这是通过相应地在电容器底侧面651和电容器顶侧面653用插入部666和668密封层458′和箔片602，并且相应地在底侧面651和顶侧面653相应地暴露箔片602和层458′的对应的边缘688和690实现的。在随后的处理中，整个接触层和垫以及电容器以与参看图8d和图9上述加工过程类似的方式被制成。
可选的电容器布局结构以及相关的制造技术利用了多层层叠的技术。多层层叠技术尤其适用于制造具有相对小的电容量的电容器。例如，图11示出了多层层叠体的剖视图，其由多次层叠在一起的箔片702、介电层704、接触层706、以及较厚的层758形成。例如，五层被层叠，以产生用于10V应用(具有50％降额)的354μF/cm2的高电容面积密度，利用了50μm厚的箔片702，其被蚀刻以获得×100的面积增加；20nm厚的Al2O3介电层704，其位于两侧上；50nm厚的TiN接触层706，其位于两侧上；以及位于两侧上的100nm钨层758，具有～0.25mm的总厚度。在层叠处理之后，电容器被切割成小面积的部件，例如1.4×2mm的电容器，其具有10μF的电容量以及0.02至0.03Ω的ESR。具有～70μFV/cm3(封装之后)的示意性电容器与用钽电解电容器获得的现有技术相比具有大约10倍的改进。这种改进尤其是有利地给出了固有的静电电容器的领先的明显更优的性能、使用期限以及温度耐用性。优选在较大电容面积箔片上准备多层层叠，并且其依次被切割成较小尺寸的电容器。切割之后，利用半导体和其它器件处理技术领域中公知的诸如超声波增强蚀刻的合适的清洁技术从边缘去除碎屑。在大致类似于参看图10a至10c、8b和8d上述处理步骤的随后的处理步骤中，形成图11中示意性示出的电容器布局结构700。因此，通过以下方式，电容器被制备用于低ESR接触形成，相应地在电容器第一面751和电容器第二面753处分别用插入部766和768密封层758和箔片702，并且相应地在第一面751和第二面753处相应地暴露箔片702和层758的对应的边缘788和790，并且随后分别形成第一接触层792和第二接触层794。在随后的处理中，整个接触垫和电容器类似于参看图9如上所述的加工布局结构被制成。
可选地，多层层叠技术还应用于附加的箔片708，以如图12所示进一步减小ESR。在图12的特定实施700′中，电容器并不包括位于箔片708与接触层706′之间的接触改进的层758。然而，这些层和附加的氧化抑制层适于根据上述说明的这种实施方式。多层层叠技术尤其适用于制造具有相对小的电容量的电容器。在图12的实例中，示出了多层层叠体的剖视图，其由多次层叠在一起的箔片702′、介电层704′、接触层706′、以及箔片708制成。例如，五层被层叠，以产生用于10V应用(具有50％降额)的354μF/cm2的电容面积密度，利用了50μm厚的箔片702′，其被蚀刻以获得×100的面积增加；20nm厚的Al2O3介电层704′，其位于两侧上；50nm厚的TiN接触层706′，其位于两侧上；以及位于两侧上的5.8μm铝箔片708，具有～0.31mm的总厚度。在层叠处理之后，电容器被切割成小面积的部件，例如1.4×2mm的电容器，其具有10μF的电容量(～55μF/cm3)以及～10-4Ω的ESR。这种切割之后，利用半导体和其它器件处理技术领域中公知的诸如超声波增强蚀刻的合适的清洁技术从边缘去除碎屑。在大致类似于参看图8a至8d上述加工步骤的随后的加工步骤中，形成图12中示意性示出的电容器布局结构700′。因此，通过以下方式，电容器被制备用于低ESR接触形成，相应地在电容器第一面751′和电容器第二面753′处分别用插入部766′和768′密封箔片708′和箔片702′，相应地在第一面751′和第二面753′处相应地暴露箔片702′和箔片708′的对应的边缘788′和790′，并且随后分别形成第一接触层792′和第二接触层794′。在随后的加工中，整个接触垫和电容器类似于参看图9如上所述的加工布局结构被制成，并且电容器的最终尺寸是1.6×2.2×0.5mm×mm×mm。
通过调整参照图8a说明的工艺实施可选的多层层叠技术，其中层706′并不被蚀刻，以从间隙区域766′被去除。当然，激光雕刻被使用，以去除层706′的窄道，从而层的边缘接触第一接触层792′，但是与大致位于去金属化的道之外的层706′的其余部分电绝缘。在层叠的层的金属化薄膜电容器生产中使用的激光雕刻是本技术领域中公知的，并且在Charles C.Rayburn的、1991年10月8日授权的美国专利No.5055965中被说明。
多种其它技术可用于制造具有平行连接结构的低ESR电容器，这是基于宏观电容器技术领域公知的技术或其它可能节约成本的技术。例如，调整的制造工艺被采用以利用单层的层叠体制造较小的电容器。例如，图13示出了小的宏观电容器800的实施例，其包括25μm厚的铝箔片802，其在一侧上被蚀刻，以获得×100的面积增加；20nm厚的Al2O3介电层804，其通过氧化、ALD或者在ALD之后通过氧化形成附着在箔片802的蚀刻的侧803上；5nm厚的TiN接触层806，其用作为用于铜金属化的粘合/隔离层；0.5μm厚的铜层858，其通过首先沉积ALD种子(10nm)之后电镀而被沉积；以及2μm厚的铜箔片808，其利用硬钎焊合金852被硬钎焊至铜层858。在该图中，803处的细交叉阴影线示出了蚀刻渗入表面中。与TiN和铜的保形Al2O3和保形ALD沉积结合的蚀刻表面803上的较大的多孔性产生了增加的电容量，这并未示出，由在附图中不合比例。可选地，整个厚度的2.5μm的铜(858+808)被电镀，同时减少了针对硬钎焊合金852的需求。可选地，利用溅镀技术沉积层808，同时减少了针对硬钎焊合金852的需求。大致50nm厚的、金的薄层840和842还相应地被蒸镀在箔片802的底侧面上以及箔片808的顶侧面上，以改进完整的电容器的随后的钎焊连接。因此，10V兼容性的电容器(50％降额)被形成有35μF/cm2的电容量以及～10-4Ω/μF的ESR。例如，利用4×4mm×mm的面积，具有5.6μF和～0.0005Ω的ESR的电容器被得到。这些电容器随后利用例如硬钎焊合金846被硬钎焊或软钎焊在带形引线845上，并且进一步用保护套847被封装，如图13所示，以制造离散(示出)或成组(未示出)表面安装的电容器。可选地，包括层(从下至上)840、802、804、806、858、808、842的箔片层叠体如下所述被集成到多层PC板中，以有利地获得具有仅仅～30μm厚度的～100μFV/cm3的特定的电容量。
D.与PC板的集成参看图13如上所述的实施例中的电容器箔片尤其适用于集成到印刷电路板(PCB)中。例如，PCB的一部分900的实施例参看图14被说明。电容器如上所述被制造附着在蚀刻在一侧903上的25μm铝箔片902上。介电层904例如附着在蚀刻的侧903上生长至适于10V应用(50％降额)的20nm的厚度，这种生长是通过ALD或者阳极氧化和ALD的组合实现的。例如，接触层906通过ALD生长10nm的TiN。附加的层958附着在层906上生长，以获得低接触ESR，例如，通过种子ALD和电镀的组合生长0.5μm的铜。箔片902的底部和层958的顶部这两者分别包覆有PVD金940和942，优选至20nm至50nm的厚度。这种层叠的箔片950由PCB生产商利用，以将电容器集成到PCB的布局结构中。
例如，在图14所示的实施例中，金属化的Kapton膜被采用，以构造多层PCB，如本领域技术人员所公知的那样。一个Kapton膜952形成有本领域公知并且图14中由附图标记947示意性示出的导体的布局结构以及附加的电容器接触垫951。此后，箔片950被层压并且被软钎焊、硬钎焊、或用导电材料粘合附着在具有图案化的导体947和951的Kapton箔片952上。在该点，箔片950如本技术领域公知的那样被形成图案，并且被蚀刻以附着在垫951上形成期望的电容器。电容器的值通过以下方式被选择，即选择电容器的面积。在形成图案之后，完成随后的碎屑去除，如本技术领域公知的那样。然后，具有～26μm厚度的电容器被软钎焊、硬钎焊、或用导电胶粘合至垫948，其中所述垫被制备在Kapton箔片954的底部上。图14并未准确地示出不同的层的厚度值。如果将～26μm的电容器的显著较小厚度与500μm范围内的PCB的最终厚度相比，电容器之间的间隙在一个优选实施例中留空。在本发明的另一优选实施例(未示出)中，间隙例如充满聚酰亚胺全氟共聚物(polyimide of perfluoro-polymer)材料。在Kapton箔片952和954与包括PCB的其它箔片层压在一起后，电容器完全被嵌入PCB中，相应地表现出显著的面积节约以及从垫951和948至电容器电极902和906的较低的接触ESR。用于集成箔片950的方法适用于PCB制造技术，并且容易地通过垫951和948的图案以及箔片950的刻划图案适用于定制的PCB。通常(尽管并非必要)，对于电容器的一个接触部，例如948，是连续的接地平面，其覆盖相关的Kapton箔片(例如954)的主要面积。在箔片层叠体950刻划成特定的图案中，多蚀刻步骤过程被完成，以合适地蚀刻包括层叠体的各种不同的层。
E.高蓄能密度电容器器件本发明的目的是制造高蓄能电容器。有利地，适于高电压的电容器附着在具有较小面积增加箔片的铝箔片上被制造。例如。具有蚀刻×40面积增加的50μm箔片可采用通过上述ALD或者阳极氧化与ALD组合在箔片的两侧上生长的1.0μm厚的Al2O3介电层。降额50％，这些介电膜适于500V电容器的制造。例如通过以下方式建立低ESR接触，通过ALD实现50nm TiN接触层被沉积，之后通过10nm种子ALD层以及电镀的组合实现0.5μm的铜被沉积，并且利用商业可购的5.8μm厚的铝箔片208(图2)。因此，单位面积的电容量是0.56μF/cm2。层叠体的厚度是～56μm，并且单位面积的重量是0.01gram/cm2。具有400μF的电容器通过卷绕1cm宽的条带被形成。条带的总面积是714cm2；因而，条带的长度是714cm。卷绕附着在具有0.3125cm(1/8英寸)外径的不锈钢薄壁钢毛细管上，最后的电容器具有176绕圈的筒形形状，2.3cm直径的卷绕膜以及3.4μΩ ESR，以及6.7gram的重量，包括2×0.5mm厚的铜接触盘270′和272′(图9)，并且进一步如图15a中的实施例1000所示。在图15a中，卷绕的电容器箔片1010被示出是在与接触板1020和1030组装之前。使用四个电容器以制造图15b中示出的实施例1050。通过将板1020和1030软钎焊或硬钎焊在一起而串联组装电容器，并且然后接触垫1035和1036被增加。最后，制造保护套1040。具有100μF电容量的层叠的电容器器件可在2KV电压工作，并且具有13.6μΩ的ESR。保护与电绝缘套1040将完整的电容器的直径增加至2.5cm，并且将总长度增加至4.6cm，并且将重量增加了～8gram。因此，完整的电容器重～35gram，并且具有～22.6cm3的体积。蓄能容量示为E＝CV2/2＝200焦耳或者5.7焦耳/gram的能量密度。电容器内部充电时间τ＝RC为～1.4nsec，适于非常高的峰值电流。例如，电容器保持～0.2焦耳的负载，当在2KV完全充电时；并且适于在～1nsec内放电所充电负载的50％，针对短路提供～100000000A的电流。这些特性与较长的使用期限和较高的温度耐用性一起体现了针对现有技术的显著改进。
优选实施例的说明和实例进一步解释了本发明的原理，并不意味着将本发明的范围限于任何特定的方法或设备。所有适合的改型、实施方式以及等效方式包括在本发明的发明内容和权利要求书所限定的本发明的范围内。
权利要求
1.一种电容器(200、400、700′)，含有化学蚀刻的金属箔片(202、402、702′)，其特征在于，所述电容器包括保形且大致均匀的介电层(204、404、704′)，其附着在所述金属箔片上生长；以及大致均匀的且保形的导电膜(206、406、706′)，其在所述介电层上生长。
2.根据权利要求1所述的电容器，其特征在于，还包括附加的金属箔片(208、408、708)，其大致与所述保形导电膜的相应一部分电接触。
3.根据权利要求1所述的电容器，其特征在于，所述保形导电膜的至少一部分是通过ALD被生长。
4.根据权利要求1所述的电容器，其特征在于，还包括附加的导电层(458、758)，其大致与所述保形导电膜电接触。
5.根据权利要求4所述的电容器，其特征在于，还包括附加的金属箔片，其大致与所述附加的导电膜的一部分电接触。
6.根据权利要求2所述的电容器，其特征在于，还包括所述电容器箔片的条带(250)；所述附加的金属箔片的条带，其具有与所述电容器箔片大致相同的宽度和长度；并且所述电容器箔片的条带和附加的金属箔片的条带被卷绕，以形成显著紧凑的电容器芯形状。
7.根据权利要求5所述的电容器，其特征在于，还包括所述电容器箔片的条带；所述附加的金属箔片的条带，其具有大致与所述电容器箔片相同的宽度和长度；并且所述电容器箔片的条带和所述附加的金属箔片的条带被卷绕，以形成显著紧凑的电容器芯形状。
8.根据权利要求4所述的电容器，其特征在于，还包括所述电容器箔片的条带，其被卷绕，以形成显著紧凑的电容器芯形状。
9.根据权利要求2所述的电容器，其特征在于，还包括电容器芯层叠体，其包含第一金属箔片；以及可重复的层叠体；所述可重复的层叠体包括选定数量的箔片对，并且所述箔片对包含所述电容器箔片；以及所述附加的金属箔片。
10.根据权利要求5所述的电容器，其特征在于，还包括电容器芯层叠体，其包含第一金属箔片，以及可重复的层叠体；所述可重复的层叠体包括选定数量的箔片对；并且所述箔片对包括所述电容器箔片；以及所述附加的金属箔片。
11.根据权利要求4所述的电容器，其特征在于，还包括电容器芯层叠体，其包含可重复的层叠体；并且所述可重复的层叠体包括选定数量的所述电容器箔片。
12.根据权利要求6所述的电容器，其特征在于，电接触部形成在所述电容器芯的平坦的面上，并且所述电接触部包括在所述平坦的面中的第一面上附着在所述附加的金属箔片的边缘上的第一绝缘部；形成在所述第一面上与所述金属箔片的边缘接触的第一电接触部；在所述平坦的面中的第二面上附着在所述金属箔片的边缘上的第二绝缘部；以及形成在所述第二面上与所述附加的金属箔片的边缘接触的第二电接触部。
13.根据权利要求7所述的电容器，其特征在于，电接触部形成在所述电容器芯的平坦的面上，并且所述电接触部包括在所述平坦的面中的第一面上附着在所述附加的金属箔片的边缘上的第一绝缘部；形成在所述第一面上与所述金属箔片的边缘接触的第一电接触部；在所述平坦的面中的第二面上附着在所述金属箔片的边缘上的第二绝缘部；以及形成在所述第二面上与所述附加的金属箔片的边缘接触的第二电接触部。
14.根据权利要求8所述的电容器，其特征在于，电接触部形成在所述电容器芯的平坦的面上，并且所述电接触部包括在所述平坦的面中的第一面上附着在所述附加的导电层的边缘上的第一绝缘部；形成在所述第一面上与所述金属箔片的边缘接触的第一电接触部；在所述平坦的面中的第二面上附着在所述金属箔片的边缘上的第二绝缘部；以及形成在所述第二面上与所述附加的导电层的边缘接触的第二电接触部。
15.根据权利要求9所述的电容器，其特征在于，所述电容器芯层叠体切割成电容器芯部件；并且电接触部形成在所述电容器芯部件的两个平行的侧部上；并且所述电接触部包括在所述两个平行的侧部中的第一侧部上附着在所述附加的金属箔片的边缘上的第一绝缘部；形成在所述第一侧部上与所述金属箔片的边缘接触的第一电接触部；在所述两个平行的侧部中的第二侧部上附着在所述金属箔片的边缘上的第二绝缘部；以及形成在所述第二侧部上与所述附加的金属箔片的边缘接触的第二电接触部。
16.根据权利要求10所述的电容器，其特征在于，所述电容器芯层叠体切割成电容器芯部件；并且电接触部形成在所述电容器芯部件的两个平行的侧部上；并且所述电接触部包括在所述两个平行的侧部中的第一侧部上附着在所述附加的金属箔片的边缘上的第一绝缘部；形成在所述第一侧部上与所述金属箔片的边缘接触的第一电接触部；在所述两个平行的侧部中的第二侧部上附着在所述金属箔片的边缘上的第二绝缘部；以及形成在所述第二侧部上与所述附加的金属箔片的边缘接触的第二电接触部。
17.根据权利要求11所述的电容器，其特征在于，所述电容器芯层叠体切割成电容器芯部件；并且电接触部形成在所述电容器芯部件的两个平行的侧部上；并且所述电接触部包括在所述两个平行的侧部中的第一侧部上附着在所述附加的导电层的边缘上的第一绝缘部；形成在所述第一侧部上与所述金属箔片的边缘接触的第一电接触部；在所述两个平行的侧部中的第二侧部上附着在所述金属箔片的边缘上的第二绝缘部；以及形成在所述第二侧部上与所述附加的导电层的边缘接触的第二电接触部。
18.根据权利要求1所述的电容器，其特征在于，所述介电层的至少一部分是通过ALD被形成。
19.根据权利要求1所述的电容器，其特征在于，所述介电层的至少一部分是通过阳极氧化被形成。
20.根据权利要求18所述的电容器，其特征在于，所述介电层的一部分是通过阳极氧化被形成；所述介电层的一部分是通过ALD被形成；并且所述ALD部分的厚度被选择成显著增加所述介电层的击穿电压。
21.根据权利要求1所述的电容器，其特征在于，所述电容器箔片被电偏压，并且所述电偏压包括在所述金属箔片与所述保形导电膜之间施加电势；所述电势被选择成增加所述介电层的击穿电压；并且所述电容器的电容量大致被维持。
22.根据权利要求1所述的电容器，其特征在于，所述电容器箔片被电偏压，并且所述电偏压包括在所述金属箔片与所述保形导电膜之间施加电势；所述电势被选择成减小通过所述介电层的泄漏电流；并且所述电容器的电容量大致被维持。
23.根据权利要求1所述的电容器，其特征在于，所述介电层被电偏压，并且所述电偏压包括在所述金属箔片与电解质之间施加电势；所述电解质提供与所述介电层的电接触；所述电势被选择成增加所述介电层的击穿电压；并且所述介电层的厚度并不显著增加。
24.根据权利要求1所述的电容器，其特征在于，所述电容器箔片安装在PCB上；并且所述PCB包括电接触垫；所述安装包括大致实现与所述电接触垫的低ESR电接触；所述电容器箔片被刻划以限定电容器；所述限定的电容器包括选择的电容量；并且所述选择的电容量通过所述电容器箔片的单位面积的电容量以及所述限定的电容器的面积被确定。
25.根据权利要求4所述的电容器，其特征在于，所述电容器箔片安装在PCB上；并且所述PCB包括电接触垫；所述安装包括大致实现与所述电接触垫的低ESR电接触；所述电容器箔片被刻划以限定电容器；所述限定的电容器包括选择的电容量；并且所述选择的电容量通过所述电容器箔片的单位面积的电容量以及所述限定的电容器的面积被确定。
26.根据权利要求1所述的电容器，其特征在于，所述金属箔片包括铝。
27.根据权利要求1所述的电容器，其特征在于，所述介电层包括氧化铝。
28.根据权利要求1所述的电容器，其特征在于，所述保形导电膜包括氮化钛。
29.根据权利要求1所述的电容器，其特征在于，大面积区包括大于×10倍的面积增加区。
30.根据权利要求1所述的电容器，其特征在于，所述电容器箔片包括在两侧上的大面积区；所述介电层在所述金属箔片的两侧上生长；并且所述保形导电膜在所述电容器箔片的两侧上在所述介电层上生长。
31.一种电容器制造方法，包括提供具有不规则表面的导电箔片，以增加其面积，并且氧化所述导电箔片的表面面积，以形成介电膜，其特征在于，所述方法包括在所述介电膜上保形地生长导电膜，以形成电容器箔片；并且完成所述电容器，以包括所述电容器箔片。
32.根据权利要求31所述的电容器制造方法，其特征在于，将所述电容器箔片卷绕成具有两个面的电容器芯；在所述第一面上电接触所述大面积区的金属箔片的边缘；并且在所述第二面上电接触所述导电膜的边缘。
33.根据权利要求31所述的电容器制造方法，其特征在于，所述方法包括将所述电容器箔片层叠成电容器芯层叠体；将所述电容器芯层叠体切割成电容器芯部件；在所述电容器芯部件上选择两个平行的侧部；在所述第一侧部上电接触所述大面积区的金属箔片的边缘；并且在所述第二侧部上电接触所述导电膜的边缘。
34.一种制造宏观电容器的方法，包括提供具有大表面面积的基片，其特征在于，所述方法包括以下步骤利用原子层沉积的方式附着在所述基片上形成介电体或导电体的保形层；并且完成所述宏观电容器，以包括所述保形层。
35.根据权利要求34所述的方法，其特征在于，所述形成步骤包括形成介电材料。
36.根据权利要求34所述的方法，其特征在于，所述介电材料选自Al2O3、氧化硅、Ta2O5、HfO2、ZrO2、TiO2、以及它们的组合。
37.根据权利要求34所述的方法，其特征在于，所述形成步骤包括形成导体。
38.根据权利要求37所述的方法，其特征在于，所述导体选自TiN、铜、钨、钌以及它们的组合。
39.根据权利要求34所述的方法，其特征在于，所述完成步骤包括完成离散电部件、混合电部件、或印刷电路板的一部分。
全文摘要
提出了一种在传统的电解电容器阳极基片上实现的具有高电容密度和高蓄能的静电电容器，利用了通过原子层沉积而被沉积的高度保形的接触层。电容器膜确保较长的使用期限以及高温操作范围，其适于蓄能、电子和电气电路、并且适于集成到PC板上。
文档编号H01G4/30GK101088131SQ200580031906
公开日2007年12月12日 申请日期2005年7月20日 优先权日2004年7月23日
发明者奥弗·斯内, 阿纳·斯内 申请人:桑德夫技术有限公司