专利名称：半导体装置的制造方法
技术领域：
本发明涉及一种半导体装置的制造方法，特别是涉及一种利用等离子体处理的闪存装置(flash device)的制造方法。
背景技术：
现有的半导体装置，例如闪存装置中的隧道氧化膜为氧化硅(SiO2)膜，但由于此隧道氧化膜在高电场中反复通过电子，所以由近年来伴随着微细化的薄膜化导致的被称为SILC(应力引发漏电流)的应力引发漏电流的问题越发显著。作为其对策，于隧道氧化膜形成后进行高温热处理，使其氮化，试图通过在隧道氧化膜的基底界面附近混入氮来提高耐SILC性。
但是，即使于隧道氧化膜形成后进行高温热处理，使其氮化，在隧道氧化膜的基底界面附近混入氮，耐SILC性仍然不充分。
因此，本发明的主要目的在于提供一种能够提高耐SILC性的半导体装置的制造方法。
发明内容
本发明的方案之一是提供一种半导体装置的制造方法，所述制造方法具有形成闪存装置的隧道绝缘膜的工序，所述工序包括第1氮化工序，即通过等离子体氮化和热氮化中的任一种方法，对在半导体硅基底上形成的氧化硅膜进行氮化处理，形成第1氧氮化硅膜，所述等离子体氮化是利用将第1气体等离子体放电后活化的气体进行的氮化处理，所述第1气体含有化学式中至少具有氮原子的第1化合物，所述热氮化是使用含有化学式中至少具有氮原子的第2化合物的第2气体并利用热进行的氮化处理；
第2氮化工序，即通过所述等离子体氮化及所述热氮化中的另一种方法，对上述第1氧氮化硅膜进行氮化处理，形成第2氧氮化硅膜。
本发明的其他方案是提供一种半导体装置的制造方法，所述制造方法含有氮化在半导体硅基底上形成的氧化硅膜、形成氧氮化硅膜的工序，其中，如下所述地氮化上述氧化硅膜使在从上述氧氮化硅膜与上述半导体硅基底的界面向表面至3nm的深度方向的范围内，及在从上述氧氮化硅膜的表面向其与上述基底的界面至3nm的深度方向的范围内，分别形成氮浓度峰。
是用于说明在本发明优选实施例的半导体装置制造方法中使用的等离子体处理炉的纵剖面简图。
是用于说明在本发明优选实施例的半导体装置制造方法中使用的热氮化炉的纵剖面简图。
是表示由本发明优选实施例的半导体装置制造方法得到的耐SILC性效果的图。
具体实施例方式
下面，说明本发明的优选实施例。
本发明的优选实施例是提供一种半导体装置的制造方法，所述制造方法具有形成闪存装置的隧道绝缘膜的工序，所述工序包括第1氮化工序，即通过等离子体氮化、热氮化中的任一种方法，对在半导体硅基底上形成的氧化硅膜进行氮化处理，形成第1氧氮化硅膜，所述等离子体氮化是利用将第1气体等离子体放电后活化的气体进行的氮化处理，所述第1气体含有化学式中至少具有氮原子的第1化合物，所述热氮化是使用含有化学式中至少具有氮原子的第2化合物的第2气体并利用热进行的氮化处理；第2氮化工序，即通过上述等离子体氮化及上述热氮化中的另一种方法，对上述第1氧氮化硅膜进行氮化处理形成第2氧氮化硅膜。
闪存装置的隧道绝缘膜与MOS装置的栅极绝缘膜2nm的厚度相比较厚，在65nm的设计规则中，其膜厚例如为约6.5nm。
等离子体氮化只能氮化至3nm～4nm的位置，比其更深位置的氮化可以通过热氮化进行。
闪存装置中，由于长时间反复重写操作，因此隧道绝缘膜的泄漏增加，但由于通过上述等离子体氮化和热氮化，能够在深度方向的较广范围进行氮化处理，所以可以减少上述泄漏。
在目前的65nm的设计规则中，闪存装置的隧道绝缘膜使用氧化硅膜，为了减少泄漏，将氧化硅膜氮化为有效的方法。需要说明的是，即使采用CVD(化学气相沉积)法成膜形成氮化硅膜或氧氮化硅膜，膜中也存在较多缺陷，不能用作闪存装置的隧道绝缘膜，必须通过等离子体处理进行氮化。
此外，氮化的氧化硅膜的膜厚优选为4～8nm。
优选在从上述第2氧氮化硅膜与上述基底的界面向表面至3nm的深度方向的范围内，及在从上述第2氧氮化硅膜的表面向其与基底的界面至3nm的深度方向的范围内，分别形成氮浓度峰。
使用闪存时，由于电场集中在从作为隧道氧化膜的氧化硅膜的基底界面至3nm以内的区域及从作为隧道氧化膜的氧化硅膜的表面至3nm以内的区域，因此氮化此区域的氧化硅膜，对抑制或防止隧道绝缘膜的泄漏特别有效。
另外，优选上述第2化合物为NO或N2O。
使用NO或N2O气体时，即使隧道绝缘膜厚度达6.5nm以上也能使其与基底的界面附近热氮化。如果不用NO或N2O，例如使用N2进行热氮化，则为了氮化，加热温度在1150℃以上的加热是必要的，必须使用能够耐受此温度的装置，因此受到限制。
另外，优选在通过上述等离子体氮化形成上述第1氧氮化硅膜后，通过上述热氮化形成上述第2氧氮化硅膜。如果与其相反，在进行热氮化后进行等离子体氮化，则之后必须另外进行退火处理，增加1个工序，导致生产率降低。而先进行等离子体氮化，之后进行热氮化时，不需要另外进行退火处理，生产率提高。
另外，本发明的优选实施例是提供一种半导体装置的制造方法，所述制造方法含有氮化在半导体硅基底上形成的氧化硅膜、形成氧氮化硅膜的工序，其中，如下所述地氮化所述氧化硅膜在从上述氧氮化硅膜与上述半导体硅基底的界面向表面至3nm的深度方向的范围内，及在从上述氧氮化硅膜的表面向其与基底的界面至3nm的深度方向的范围内，分别形成氮浓度峰。
使用闪存时，由于电场集中在从作为隧道氧化膜的氧化硅膜与基底的界面至3nm以内的区域以及从氧化硅膜的表面至3nm以内的区域，因此氮化此区域对抑制或防止隧道绝缘膜的泄漏特别有效。
此外，氮化的氧化硅膜的膜厚优选为4～8nm。
下面，参照附图，进一步详细说明本发明的优选实施例。
图1是用于说明在本发明优选实施例的半导体装置制造方法中使用的等离子体处理装置的纵剖面简图。
上述等离子体处理装置是使用通过电场和磁场能够生成高密度等离子体的改进磁控管型等离子体源(Modified Magnetron TypedPlasma Source)对晶片等基板进行等离子体处理的基板处理装置(以下，称为MMT装置)。此MMT装置在确保气密性的处理室中设置基板，通过喷射板(shower plate)向处理室中导入反应气体，使处理室保持一定的压力，向放电用电极供给高频率电力形成电场，同时，施加磁场，引起磁控放电。从放电用电极放出的电子通过边漂移边持续摆线运动而旋转，可以延长寿命，提高电离发生率，因此能够生成高密度等离子体。由此可以使反应气体激发分解，对基板表面进行氧化或氮化等扩散处理，或在基板表面形成薄膜，或蚀刻基板表面等，对基板实施各种等离子体处理。
MMT装置形成了处理室201，该处理室20 1由作为第2容器的下方容器211和覆盖在该下方容器211上的作为第1容器的上方容器210构成。上方容器210由拱形的氧化铝或石英形成，下方容器211由铝形成。另外，通过用氮化铝或陶瓷或石英构成作为下述加热器型基板保持装置的基座217，可以在处理时降低进入膜中的金属污染。
在上方容器210的上部设置了形成作为气体分散空间的缓冲室237的喷头(showerhead)236，在喷头上壁设置了作为气体导入用导入口的气体导入口234，下壁由喷射板240构成，该喷射板240具有作为喷出气体的喷出孔的气体喷出孔234a，上述气体导入口234，通过作为供给气体的供给管的气体供给管232，经作为开闭阀的阀门243a流量控制装置的流量控制器241，与图中省略的反应气体230的储气钢瓶相连。从喷头236向处理室201内供给反应气体230，另外，在下方容器211的侧壁设置作为排出气体的排气口的气体排气口235，使基板处理后的气体从基座217的周围流向处理室201的底部。气体排气口235通过作为排出气体的排气管的气体排气管231，再经过作为压力调节器的APC242、作为开闭阀的阀门243b与作为排气装置的真空泵246相连。
作为激发被供给的反应气体230的放电装置，设置有剖面为筒状、优选为圆筒状的作为第1电极的筒状电极215。筒状电极215设置在处理室201的外周，包围处理室201内的等离子体生成区域224。筒状电极215通过进行阻抗匹配的匹配器272与施加高频电力的高频电源273连接。
另外，在筒状电极215的外表面配置筒状磁场形成装置216。由此，沿着筒状电极215内周面在筒轴方向形成磁力线。
在处理室201的底部中央配置了基座217作为用于保持作为基板的晶片200的基板保持装置。基座217能够加热晶片200。基座217例如可由氮化铝构成，在内部一体性地嵌入作为加热装置的加热器(图中省略)。加热器被施加电力以便将晶片200加热至约500℃。
另外，在基座217的内部还装备了作为用于改变阻抗的电极的第2电极，此第2电极通过可变阻抗装置274接地。可变阻抗装置274由线圈或可变电容器构成，可以通过控制线圈的匝数或可变电容器的容量值，经上述电极及基座217，控制晶片200的电位。
处理炉202通过磁控管型等离子体源的磁控放电对晶片200进行处理，所述处理炉202至少由上述处理室201、基座217、筒状电极215、筒状磁铁216、喷头236、及排气口235构成，可以在处理室201中，对晶片200进行等离子体处理。
在筒状电极215及筒状磁场形成装置216的周围，设置能够有效地屏蔽电场或磁场的屏蔽板223，使由此筒状电极215及筒状磁场形成装置216形成的电场或磁场不对外部环境或其他处理炉等装置产生不良影响。
基座217与下方容器211绝缘，设置了作为使基座217升降的升降装置的基座升降装置268。另外，基座217中具有贯通孔217a，在下方容器211底面上至少3处设置了作为用于顶出晶片200的基板顶出装置的晶片顶出栓266。然后，按照下述位置关系设置贯通孔217a及晶片顶出栓266，即在通过基座升降装置268使基座217降低时，在晶片顶出栓266与基座217不接触的状态下，晶片顶出栓266能够穿过贯通孔217a。
另外，在下方容器211的侧壁设置作为隔离阀的闸阀244，将其打开时，通过图中省略的搬运装置将晶片200搬入或搬出处理室201，关闭时，能够关闭处理室201使其保持气密状态。
另外，作为控制装置的控制器121与高频电源273、匹配器272、阀门243a、流量控制器241、APC242、阀门243b、真空泵246、基座升降装置268、闸阀244、向嵌入基座中的加热器施加高频电力的高频电源连接，对其分别进行控制。
对在上述的结构中向晶片200表面或在晶片200上形成的基底膜的表面实施规定的等离子体处理的方法进行说明。
从构成处理炉202的处理室201的外部通过图中省略的搬运晶片的搬运装置，将晶片200搬入处理室201中，搬运到基座217上。此搬运操作的详细情况为，首先基座217处于下落状态，晶片顶出栓266的前端穿过基座217的贯通孔217a，在比基座217表面仅突出规定高度的状态下，打开设置在下方容器211中的闸阀244，通过图中省略的搬运装置将晶片200放置在晶片顶出栓的前端，搬运装置退回到处理室201外时，闸阀244关闭，通过基座升降装置268抬升基座217，可以将晶片200放置在基座217上面，并且抬升至处理晶片200的位置。
预先加热嵌入基座217中的加热器，将搬入的晶片200加热至规定的晶片处理温度。使用真空泵246、及APC242将处理室201的压力维持在规定的压力范围内。
将晶片200加热至处理温度后，从气体导入口234通过喷射板240的气体喷出孔234a，向配置在处理室201中的晶片200的上面(处理面)以喷射状导入反应气体。同时从高频电源273通过匹配器272向筒状电极215施加高频电力。此时，预先将可变阻抗装置274控制在所期望的阻抗值。
受到筒状磁场形成装置216的磁场的影响，引发磁控放电，在晶片200的上方空间聚集电荷，在等离子体生成区域224生成高密度的等离子体。然后，通过生成的高密度等离子体，对基座217上的晶片200的表面进行等离子体处理。采用图示省略的搬运装置，按照与基板搬入相反的顺序，将表面处理结束的晶片200搬运到处理室201外。
此外，通过控制器121分别控制高频电源273的电力开·关、匹配器272的调整、阀门243a的开闭、流量控制器241的流量、APC242的阀开度、阀门243b的开闭、真空泵246的启动·停止、基座升降装置268的升降操作、闸阀244的开闭、对嵌入基座中的加热器施加高频电力的高频电源的电力开·关。
图2是用于说明在本发明优选实施例的半导体装置制造方法中使用的热氮化炉的纵剖面简图。
在热氮化炉10中，向反应管11的内部装入以水平状态多级式装填了晶片200的舟皿18，通过舟皿载置台19，将舟皿18设置在气密性地闭塞反应管11的下端的密封帽15上。通过反应管11及密封帽15形成处理室12。在反应管11的顶面设置多个气体导入口16，气体导入管17与气体导入口16相连，排气管13与反应管11的侧壁下端相通。在排气管13上设置了用于开闭及调整压力的阀门14。在反应管11的外部的周围设置加热器20。
通过加热器20将反应管11内加热至规定的温度，在此状态下，从气体导入管17导入用于氮化处理的气体，调整阀门14从排气管13排气的同时，在保持处理室12内为规定压力的状态下，对晶片200进行热氮化处理。
接下来，对使用图1所示的等离子体处理装置202及图2所示的热氮化炉10的闪存装置的制造方法的优选例进行说明。
在作为基底的硅基板或外延生长形成的硅膜上形成作为隧道氧化膜的氧化硅(SiO2)膜，利用被等离子体活化的氮气对此氧化硅膜进行等离子体氮化处理，然后，通过在氮气或含有氮气的气体的氛围中的热处理进行热氮化处理。
需要说明的是，作为隧道氧化膜的氧化硅膜，优选通过高温的热处理氧化形成，特别优选通过使用水蒸气发生器(Water VaperGenerator)的湿式氧化形成。
上述等离子体氮化处理的处理条件如下所示，对导入图1所示的处理室201中的氮气(N2)施加高频电场，进行等离子体放电，在被等离子体放电活化的氮气的作用下，对例如膜厚为40～100的氧化硅(SiO2)膜进行等离子体氮化处理。在此等离子体氮化处理中，通过在氧化硅膜的表面附近(从氧化硅膜表面至30以下处)混入氮形成硅和氮的键(Si-N键)，可以抑制由电气应力产生的结晶缺陷的发生。
优选的等离子体氮化处理条件的范围如下所示，从此范围中适当选择使用的值。
硅基板温度 室温～700℃处理室内压力1～100Pa气体种类氮气(N2)气体流量100～1000cc/min高频电力200～500W高频频率13.56MHz
处理时间10～180秒上述热氮化处理的处理条件如下所示，向在图2所示的处理室12内被加热的硅基板200导入氮气(N2)及一氧化氮(NO)气体，或氮气(N2)及二氧化氮(N2O)气体，对通过等离子体氮化形成的氧氮化硅膜进行热氮化处理。利用此热氮化处理，可以在由等离子体氮化形成的氧氮化硅膜与基底的界面附近(从界面至30以下处)混入氮(N2)。另外，能够使在上述等离子体氮化处理中形成的硅和氮的键(Si-N键)稳定。
优选的热氮化处理条件如下所示。
硅基板温度 700～1000℃压力1000Pa～大气压(大约10万Pa)气体种类氮气(N2)及一氧化氮(NO)气体，或氮气(N2)及二氧化氮(N2O)气体气体流量N21～10L/minNO或N2O 1～10L/min处理时间15～150分钟此外，处理时间优选为15～60分钟。在60分钟以内时，处理时间缩短，从生产率方面考虑优选，另外具有能够减少晶体管的受热过程的效果。需要说明的是，也可以在相同的处理条件下，采用图1的等离子体处理装置继先前进行的等离子体氮化处理之后进行。
如上所述，通过对氧化硅膜进行等离子体氮化处理及热氮化处理，形成氧氮化硅膜，得到在该氧氮化硅膜的表面附近，即从表面至30以下的深度范围内形成氮浓度峰的氮浓度曲线。另外，得到在氧氮化硅膜与基底的界面附近，即从界面至30以下的区域形成氮浓度峰的氮浓度曲线。
此处所谓氮浓度，是用氧氮化硅膜中每单位体积的总原子数(为硅、氧、氮的总原子数，约为6.6×1022个)除氧氮化硅膜中的每单位体积的氮原子数所得的值。
接下来，所谓氮浓度峰是指在随着从氧氮化硅膜表面向深度方向氮浓度增加，达峰后随着从氧氮化硅膜的表面向深度方向氮浓度减少的氮浓度曲线中，氮浓度的峰。
接下来，本发明优选实施例的半导体装置的制造方法中，在氧氮化硅膜的表面附近及氧化硅膜与硅基板的界面附近形成的2个氮浓度峰中，氮浓度分别为3～20％。
然后，图3是表示由本发明优选实施例的半导体装置制造方法得到的耐SILC性效果例。横轴表示电气形成的膜厚(EOT...等效氧化层厚度)、纵轴表示施加6MV/cm的电场时产生的泄漏电流密度。绝缘膜的膜厚越厚泄漏电流越低，图中的点划线表示单纯使用SiO2的特征曲线。根据此结果可以判断，在相同的EOT下进行比较时，等离子体氮化后进行热氮化的样品(图中用MMT氮化→热氮化的框包围的样品)比单纯的SiO2(图中的pure-Ox)降低半个数量级以上。另外，在相同的EOT下，上述的样品与未进行等离子体氮化处理的样品(图中用空白三角表示的热氮化)或进行热氮化后进行等离子体氮化处理的样品(图中用涂黑三角表示的热氮化→MMT氮化)相比，显示泄漏电流降低的倾向，耐SILC性高。
在本国际申请指定的指定国或选择的选定国的国内法律的许可范围内，直接引用包括说明书、权利要求书、附图及摘要的2004年11月5日提出的日本专利申请2004-321439号及2005年5月10日提出的日本专利申请2005-137308号公开的全部内容，并将其组合在本申请中。
虽给出并说明了多种典型的实施方案，但本发明并不仅限定于上述实施方案。所以，本发明的范围仅由下面的权利要求进行限定。产业上的可利用性如以上说明，本发明的优选方案能够制造耐SILC性得到提高、制造可靠性高的闪存装置。
因此，本发明特别优选用作闪存装置等半导体装置的制造方法。
权利要求
1.一种半导体装置的制造方法，所述制造方法具备形成闪存装置的隧道绝缘膜的工序，所述工序包括第1氮化工序，即通过等离子体氮化和热氮化中的任一种方法，对在半导体硅基底上形成的氧化硅膜进行氮化处理，形成第1氧氮化硅膜的工序，所述等离子体氮化是利用将第1气体等离子体放电后活化的气体进行的氮化处理，所述第1气体含有化学式中至少含有氮原子的第1化合物，所述热氮化是使用第2气体并利用热进行的氮化处理，所述第2气体含有化学式中至少含有氮原子的第2化合物；第2氮化工序，即通过所述等离子体氮化及所述热氮化中的另一种方法，对所述第1氧氮化硅膜进行氮化处理，形成第2氧氮化硅膜。
2.如权利要求1所述的半导体装置的制造方法，其中，在从所述第2氧氮化硅膜与所述基底的界面向表面至3nm的深度方向的范围内，及在从所述第2氧氮化硅膜的表面向其与基底的界面至3nm的深度方向的范围内，分别形成氮浓度峰。
3.如权利要求1所述的半导体装置的制造方法，其中，所述第2化合物为NO或N2O。
4.如权利要求1所述的半导体装置的制造方法，其中，通过所述等离子体氮化形成所述第1氧氮化硅膜后，通过所述热氮化形成所述第2氧氮化硅膜。
5.一种半导体装置的制造方法，所述制造方法具有氮化在半导体硅基底上形成的氧化硅膜、形成氧氮化硅膜的工序，其中，通过氮化所述氧化硅膜，在从所述氧氮化硅膜与所述半导体硅基底的界面向表面至3nm的深度方向的范围内，及在从所述氧氮化硅膜的表面向其与所述基底的界面至3nm的深度方向的范围内，分别形成氮浓度峰。
6.如权利要求1至5中任一项所述的半导体装置的制造方法，其中，所述氧化硅膜的膜厚为4～8nm。
7.如权利要求1至5中任一项所述的半导体装置的制造方法，其中，所述氧化硅膜通过热处理氧化而形成。
全文摘要
本发明涉及一种半导体装置的制造方法，在所述制造方法中，通过被等离子体活化的氮对在基底上形成的氧化硅膜进行等离子体氮化处理后，在含有具有氮原子的化合物的气体氛围中进行热氮化处理，在氧化硅膜表面附近及氧化硅膜与基底的界面附近分别形成具有氮浓度峰的氧氮化硅膜。
文档编号H01L29/792GK101023518SQ20058003184
公开日2007年8月22日 申请日期2005年10月31日 优先权日2004年11月5日
发明者寺崎正, 平野晃人, 中山雅则, 小川云龙 申请人:株式会社日立国际电气