专利名称：织构化发光二极管的制作方法
技术领域：
本发明涉及产生可见、红外或紫外光的织构化发光二极管(texturedlight emitting diodes(LEDs))。更具体地，本发明涉及具有增强的填充因子(fill factor)以便输出强光的高效率LED器件。
2.现有技术的说明化合物半导体领域最近的发展已产生用于可见光谱范围的新一代发光二极管和激光器，特别是蓝和绿波长范围的III-V氮化物基(nitrides-based)器件。氮化物半导体相比其它宽带隙半导体的主要优点在于其在光器件中的退化程度较低。最近几年，许多公司已进行了巨大的努力，来进入新的家用照明工业。通常的想法是用更可靠且紧凑的半导体光源——LED灯，代替传统白炽灯或荧光灯。旨在取代传统白炽灯或荧光灯的基于LED的白色照明设备可通过如下几种方法产生使用磷进行蓝光或UV LEDs的向下转换，或使用不同波长的LEDs(例如红光、绿光和蓝光LEDs)的组合。
关键的阻碍之一为LEDs的发光效率(lm/W)低，特别是在蓝和绿波长范围。当前基于AlInGaP的红光LEDs已实现了范围约60-80lm/W的发光效率，但蓝光和绿光LEDs仅达到了约20lm/W。当前的蓝光、绿光和白光LEDs是在蓝宝石或SiC衬底上生长的。GaN合金的高折射率和具有发射平行光的有源区的LED结构可导致80％的光捕获在GaN层内，仅20％的光通过蓝宝石衬底和顶部射出。这些问题也发生在生长于GaAs上的AlInGaP。
为了克服由全内反射引起的这种波导效应，大部分研究努力已集中在改变LED器件的形状和表面织构(texture)以破坏全内反射，以及因此增加光提取效率。倒转的截棱椎结构和发光有源层之上的粗糙表面已普遍使用在基于AlInGaP的红光LEDs中，以改善光提取效率。
本发明的织构化LED结构基于改善LEDs的光提取效率的新颖方法。传统LED器件的有源区为平面构造，因此填充因子，即有源发光面积与芯片尺寸之比，对于在蓝宝石衬底上生长的GaN来说通常小于1，对于在n型SiC衬底上生长的GaN或独立式n-GaN或者对于在GaAs上生长的AlInGaP来说至多等于1。在下面的例子中，LED结构构造成具有沟槽化或凸起织构化结构，以便增加表面有源发光面积的填充因子，并且破坏内反射，以及降低化合物半导体及其合金的吸收程度。因此，通过织构化LED可实现更高的光输出功率。
现有技术表面粗化——“Improved light-output and electrical performances ofInGaN-based light-emitting diode by micro-roughening of p-GaN surface”，C.Huh，KS Lee，EJ Kang和SJ Park，J.Appl，Physics，93(11)，9383-9385，2003。
改变表面发射角美国专利6,768,136，“Radiation emitting structuralelement”。
发明内容
本发明的目的在于提供一种使用III-V或II-VI族半导体的高效率的织构化发光二极管结构，其具有超过1的填充因子以便输出强光。
一种高填充因子的织构化发光二极管结构，包括第一织构化覆层和接触层，包括掺杂III-V或II-VI族化合物的半导体或这种半导体的合金，其通过横向外延过生长(ELOG)沉积到图案化(patterned)衬底上；
织构化未掺杂或掺杂的有源层，包括III-V或II-VI族半导体或这种半导体的合金，以及其中发生电子和空穴的辐射复合或者发生子能带间的跃迁；以及第二织构化覆层和接触层，包括掺杂III-V或II-VI族的半导体或这种半导体的合金。
根据本发明的另一方面，提供一种高填充因子的织构化发光二极管结构，包括织构化n覆层和接触层，包括n型III-V或II-VI族化合物的半导体或这种半导体的合金，其通过横向外延过生长(ELOG)沉积到图案化衬底上；织构化有源层，包括III-V或II-VI族半导体或这种半导体的合金，以及其中发生电子和空穴的辐射复合；以及织构化空穴发射层和p型接触层，包括p型III-V或II-VI族半导体或这种半导体的合金。
根据本发明的结构可包括导电或绝缘衬底；III-V或II-VI族化合物半导体或这种半导体的合金，其通过HVPE、MOCVD、MBE、LPE、升华、溅射或其它合适的沉积方法沉积到所述衬底上；以及所述衬底上的图案，其由掩模或无掩模方法产生，所述方法包括光刻法、使用电子束或聚焦离子束的直写、扫描隧道显微术、全息术、纳米压印术、阳极多孔氧化铝、湿法蚀刻或其它图案化方法或组合方法。
所述或每一个织构化覆层和接触层可以为单层、多层或超晶格的形式。
所述织构化空穴发射层和p型接触层可以为单层、多层或超晶格的形式。
所述织构化的有源层可以为掺杂或未掺杂的双异质结构、单量子势阱或多量子势阱形式。
所述织构化的n覆层和接触层可以为单层、多层或超晶格形式。
所述导电衬底可包括GaN、AlN、SiC、Si、GaAs、InP、ZnSe或其它金属氧化物材料。
所述绝缘衬底可包括蓝宝石、AlN、GaN、ZnO或其它金属氧化物材料。
本发明能够实现具有三维(3D)凸起织构化或沟槽化LED结构的LED设计。三角形、六边形、凸起、凹入或梯形的LED结构的阵列，由于因3D织构增加了有源发光面积，而使其填充因子增加到超过1。同时，所述织构化的表面破坏所述器件的内反射，并降低化合物半导体及其合金的吸收距离，从而显著改善光提取效率。
在附图中图1a和1b是示意图，其分别示出绝缘衬底和导电衬底上的现有技术LED结构的结构；图2为示意图，其示出绝缘衬底上的根据本发明的LED示例的结构；图3为示意图，其示出具有大于1的填充因子的三角形LED结构的截面；图4为一示图，其显示导电衬底上的根据本发明的LED示例的结构；图5为一示图，其显示六边形掩模，在沉积在GaN模板上的SiO2掩模中具有六边形窗口；图6显示六边形纳米孔掩模，在阳极多孔氧化铝掩模中具有六边形纳米孔窗口；图7为示意图，其显示使用横向外延过生长法在GaN模板和SiO2掩模的顶部生长的六边形GaN；图8为示意图，其显示绝缘衬底上的根据本发明的织构化LED结构示例的六角棱锥结构；和图9为示意图，其显示导电衬底上的根据本发明的织构化LED结构示例的六角棱锥结构。
优选实施方式图1(a)为传统平面LED结构的示意图，所述传统平面LED结构具有在绝缘衬底1上生长的n型化合物半导体层2，量子势阱或双异质结构的有源层3沉积在n型接触层2的顶部，以及p型接触层4沉积在有源层3的顶部上。P接触电极5构造在p型接触层4的顶部上，以及n接触电极6沉积在n接触层3上，通过干法或湿法蚀刻工艺蚀刻而成。图1(b)显示导电n型衬底1上的相似的平面LED结构，其中n接触电极6作为底部触点构造在n型衬底1上。
本发明的实施例使用图案化化合物半导体作为衬底，用于进行外延过生长，来形成织构化n型覆层和接触层、有源层以及p型覆层和接触层。通过金属有机化学气相沉积(MOCAD)、氢化物气相外延(HVPE)、分子束外延(MBE)、切克劳斯基法(Czochralski method)、升华、水热技术、溅射法，或与光刻法组合的其它合适的沉积技术，可制备图案化的化合物半导体。掩模或无掩模的光刻技术可用于图案化。用于图案化的化合物半导体衬底可以为同质外延或异质外延地生长在导电或绝缘衬底上的化合物半导体，其可以为任何Si、GaAs、InP、SiC、GaN、AlN、ZnSe和其它基于金属氧化物的材料。横向外延过生长可通过MOCVD、HVPE或其它合适的沉积技术来实现。外延生长的完整的LED结构的横截面可以为三角形、多边形、梯形、凸起或凹入的形状。使用下面的实施例可以描述这种基于III-V和III-VI化合物半导体的织构化高填充因子的LEDs。
实施例1图2显示III-V氮化物LED结构。沿生长在蓝宝石(Al2O3)衬底上的GaN的<11-00>或<112-0>方向的SiO2掩模可用于光刻构造2μm窗口和2μm掩模区7。2-3μm厚的GaN可通过氢化物气相外延(HVPE)或通过金属有机化学气相沉积(MOCAD)沉积而成。n覆层和接触层2通过横向外延过生长沉积而成，以及由掺杂硅(Si)的1-3μm厚的n-GaN制成，其掺杂级为5×1017-1019cm-3。三角形n接触层通过横向外延过生长技术而获得。有源层3在此层上外延生长，且由2.5-50nm厚的未掺杂或掺杂的单或多量子式势阱制成，其包括InxGa1-xN势阱，其中0.05＜x＜0.5，和InyGa1-yN势垒，其中0≤y≤0.05。∽0.5μm厚的空穴发射层4由p-GaN掺杂镁(Mg)而制成，其掺杂浓度为8×1016-1019cm-3。金属欧姆触点5沉积在p-GaN空穴发射层上。n型金属触点6沉积在n型接触层2上，并使用氯基活性气体通过干法蚀刻来蚀刻而成。
有源层3沿<11-00>或<112-0>方向的长度不改变，但图3(其中8表示三角形顶点的θ角)显示有源层3垂直于<11-00>或<112-0>方向的长度已增加到1/sin(θ/2)倍。一般地，三角形顶点的角度接近60°，因此有源层的面积可获得两倍增加。在所述面积的30％用于所述n型触点的情况下，仍所述有源区可获得填充因子1.4。
实施例2图4显示III-V氮化物LED结构，其类似于图2，除了衬底由导电材料，例如独立式n-GaN、4H-SiC或6H-SiC制成以外。n型金属触点6直接沉积在n型接触层2上。在n型触点没有损耗的情况下，有源层可获得填充因子2。
实施例3图5显示具有六边形窗口9的SiO2掩模区7。在六边形开口中横向外延过生长的III-IV氮化物层形成六角棱锥型3D LED结构。n型金属触点6沉积在蚀刻而成的n接触层与绝缘衬底上。在所述n型触点损耗30％的情况下，所述有源区可获得超过1.9的填充因子。
实施例4图6显示具有高度有序且密集排列的六边形开口的掩模，其由阳极多孔氧化铝制成。在GaN基器件的情况下，六边形开口的对角与(0001)GaN的<11-00>或<112-0>方向对齐。在GaAs基器件的情况下，六边形开口的对角在(001)n-GaAs的<110>方向的10°内对齐，并且对于GaAs上的AlInGaP基器件同样如此。在ZnSe基器件的情况下，六边形开口的对角在(111)n-GaAs的<112>方向的15°内对齐。在阳极化过程中，可通过阳极化电压精确地控制六边形开口的尺寸。此掩模可用于实施例3中六边形织构化LED结构的横向外延过生长和构造。
实施例5图7显示高度有序和密集排列的六角棱锥形GaN，其通过横向外延过生长在GaN、AlN、蓝宝石SiC或其它氮化物材料生长上。使用普通的光刻术或阳极多孔氧化铝可制成具有六边形开口的掩模。
实施例6图8显示高度有序且密集排列的六角棱锥形GaN LED结构，其类似于图2，具有绝缘衬底。
实施例7图9显示高度有序且密集排列的六角棱锥形GaN LED结构，其类似于图4，具有导电衬底。
实施例8类似于图4的具有高填充因子的织构化LED结构可由如下部分制成0.3μm到1μm厚的n型(AlxGa1-x)0.5In0.5P，其中0.5≤x≤1，掺杂级为5×1017-1019cm-3；＜1μm厚的(AlxGa1-x)1-yInyP/(Alx1Ga1-x1)1-y1Iny1P的多量子势阱有源层，其中0.5≤x≤1，0.4≤y≤0.6以及0≤x1≤0.4，0≤y1≤0.4；以及p型(AlxGa1-x)0.5In0.5P的空穴发射和接触层，其中0.5≤x≤1，以及掺杂级为5×1016到5×1018cm-3。用于图案化和横向外延过生长的衬底为n型(001)GaAs。
实施例9类似于图4的具有高填充因子的织构化LED结构可由如下部分制成0.3μm到1μm厚的n型ZnSe或ZnMgSSe，掺杂级为5×1017-1019cm-3；＜1μm厚的ZnCdSe/ZnSe的多量子势阱有源层；以及p型ZnSe、ZnMgSSe、ZnTe/ZnSe多量子势阱的空穴发射层和接触层。用于图案化和横向外延过生长的衬底为n型(111)GaAs或n型(100)ZnSe。
权利要求
1.一种高填充因子的织构化发光二极管结构，包括第一织构化覆层和接触层，包括掺杂III-V或II-VI族化合物的半导体或这种半导体的合金，其通过横侧向外延过生长(ELOG)沉积到图案化衬底上；织构化未掺杂或掺杂的有源层，包括III-V或II-VI族半导体或这种半导体的合金，以及其中发生电子和空穴的辐射复合或者发生子能带间的跃迁；以及第二织构化覆层和接触层，包括掺杂III-V或II-VI族的半导体或这种半导体的合金。
2.一种高填充因子的织构化发光二极管结构，包括织构化n覆层和接触层，包括n型III-V或II-VI族化合物的半导体或这种半导体的合金，其通过横向外延过生长(ELOG)沉积到图案化衬底上；织构化有源层，包括III-V或II-VI族半导体或这种半导体的合金，以及其中发生电子和空穴的辐射复合；以及织构化空穴发射层和p型接触层，包括p型III-V或II-VI族半导体或这种半导体的合金。
3.根据权利要求1或2所述的结构，包括导电或绝缘衬底；III-V或II-VI族化合物半导体或这种半导体的合金，其通过HVPE、MOCVD、MBE、LPE、升华、溅射或其它合适的沉积方法，沉积到所述衬底上；以及所述衬底上的图案，其由掩模或无掩模方法产生，所述方法包括光刻法、使用电子束或聚焦离子束的直写、扫描隧道显微术、全息术、纳米压印术、阳极多孔氧化铝、湿法蚀刻或其它图案化方法或组合方法。
4.根据权利要求1所述的结构，其中所述或每一个织构化覆层和接触层为单层、多层或超晶格的形式。
5.根据权利要求2所述的结构，其中所述织构化的空穴发射层和p型接触层为单层、多层或超晶格的形式。
6.根据任一前述权利要求所述的结构，其中所述织构化有源层为掺杂或未掺杂的双异质结构、单量子势阱或多量子势阱的形成。
7.根据权利要求2所述的结构，其中所述织构化n覆层和接触层为单层、多层或超晶格的形式。
8.根据任一前述权利要求所述的结构，其中所述衬底为导电的，以及包括GaN、AlN、SiC、Si、GaAs、InP、Znse或其它金属氧化物材料。
9.根据权利要求1到8中任一项所述的结构，其中所述衬底为绝缘的，以及包括蓝宝石、AlN、GaN、ZnO或其它金属氧化物材料。
全文摘要
一种高填充因子的织构化发光二极管结构包括第一织构化覆层和接触层(2)，包括掺杂III－V或II－VI族化合物半导体或这种半导体的合金，其通过横向外延过生长(ELOG)沉积到图案化衬底(1)上；织构化未掺杂或掺杂的有源层(3)，包括III－V或II－VI族半导体或这种半导体的合金，以及其中发生电子和空穴的辐射复合或发生子能带间的跃迁；以及第二织构化覆层和接触层(4)，包括掺杂III－V或II－VI族半导体或这种半导体的合金。
文档编号H01L33/24GK101036237SQ200580032685
公开日2007年9月12日 申请日期2005年9月27日 优先权日2004年9月28日
发明者王望南 申请人:王望南