专利名称：Cmos器件应力膜的形成方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种形成CMOS器件应力膜的 方法。
背景技术：
在半导体制造工业里，已知在掺杂区上形成应力膜可通过在底下含有掺 杂杂质的膜或是衬底上产生机械应力，来增加相关半导体元件的速度。这样 的应力增进了掺杂杂质的活动力。活动力增加的掺杂质或是电荷载流子可使 半导体元件，例如晶体管，有更高的运转速度，因此各种适当应用中使用应 力膜是有助益的。
在过去的十几年之间，利用缩减金属氧化物半导体场效应晶体管 (Metal-oxide-semiconductor Field-effect Transistors, MOSFET)尺寸的方式，借以 持续地改善集成电路的每一功能元件的操作速度、效能表现、电路的元件密 度以及成本，缩减的方法主要包括缩小栅极长度以及栅极氧化层的厚度。为 了进一步提升晶体管的效能，利用位于半导体衬底中一部份的应变通道区域 来制造MOSFET元件。对于互补金属氧化物半导体场效应晶体管(CMOS)而 言，以n型的MOSFET或是p型的MOSFET来说，使用应变通道区域可以提高载 流子的迁移率，以增加元件的效能。申请号为200510093507.7的中国专利申请 中公开了 一种具有区域化应力结构的金属氧化物半导体场效应晶体管，其在 沿着源极一漏极的方向上，于NMOSFET的n型通道中形成拉伸应变(Tensile Strain)的应力膜，可以增加电子的迁移率，而在沿着源极一漏极的方向上，于 PMOSFET的p型通道中形成压缩应变(Compressive Strain)的应力膜，可以增 加空穴的迁移率。图l为CMOS器件的应力膜位置示意图。如图l所示，在NMOS 晶体管116上形成拉伸应变(TensileStrain)的应力膜l 10，可以增加电子的迁移 率，而在PMOS晶体管117上形成压缩应变(Compressive Strain )的应力膜120, 可以增加空穴的迁移率。但是在应力膜110和120的接触部位118经常会出现凸 起现象，图2至图5为说明这种凸起形成过程的示意图。在形成应力膜的过 程中，先形成其中一层，例如先在NMOS晶体管116上形成拉伸应变(Tensile Strain)的应力膜110,然后在PMOS晶体管117和应力膜110上沉积另 一层应力
膜120，如图2所示；再于覆盖PMOS晶体管117的应力膜120上形成光刻胶图形 112,如图3所示；随后利用光刻胶图形112为掩膜刻蚀掉覆盖NMOS晶体管U6 上的应力膜，如图4所示；由于沉积应力膜120时，该应力膜也覆盖先前形成 的应力膜110，因此在移除光刻胶图形112后，会在应力膜110和120的接合部 位留下凸起113,影响后续工艺的进行。
发明内容
本发明提供了一种形成CMOS器件应力膜的方法，能够消除NMOS晶体 管和PMOS晶体管的应力膜接合部位的凸起。
本发明提供的一种形成CMOS器件应力膜的方法，所述CMOS器件包括 PMOS晶体管和NMOS晶体管，所述方法包括下列步骤
形成第一应力膜，所述第一应力膜覆盖所述NMOS晶体管和PMOS晶体 管；在所述PMOS晶体管和NMOS晶体管之间的第一应力膜表面形成介质层； 形成仅覆盖所述NMOS晶体管的第一掩膜图形；刻蚀所述PMOS晶体管上的 第一应力膜和介质层，并移除所述第一掩膜图形；沉积第二应力膜材料，所 述第二应力膜材料表面与所述第一应力膜表面齐平；形成第二掩膜图形；刻 蚀所述第二应力膜材料至与所述第一应力膜表面齐平；移除所述第二掩膜图 形和剩余的介质层。
所述第二掩膜图形覆盖所述NMOS晶体管上的第一应力膜和所述PMOS 晶体管上的第二应力膜材料表面。
所述第 一应力膜和所述第二应力膜材料表面的第二掩膜图形的宽度相 同。所述第一掩膜图形仅覆盖所述NMOS晶体管上的第一应力膜和介质层表 面。所述第一应力膜和第二应力膜的材料为氮化硅。所述介质层的材料为富 硅聚合物。所述第一应力膜为具有拉伸应力的应力膜，所述第二应力膜为具 有压缩应力的应力膜。
与本发明具有相同或相应技术特征的另一种形成CMOS器件应力膜的方 法，所述CMOS器件包括PMOS晶体管和NMOS晶体管，所述方法包括下 列步骤
形成第一应力膜，所述第一应力膜覆盖所述NMOS晶体管和PMOS晶体
管；在所述PMOS晶体管和NMOS晶体管之间的第一应力膜表面形成介质层； 形成仅覆盖所述PMOS晶体管的第一掩膜图形；刻蚀所述NMOS晶体管上的
第一应力膜和介质层，并移除所述第一掩膜图形；沉积第二应力膜材料，所 述第二应力膜材料表面与所述第一应力膜表面齐平；形成第二掩膜图形；刻 蚀所述第二应力膜材料至与所述第一应力膜齐平；移除所述第二掩膜图形和 剩余的介质层。
所述第二掩膜图形覆盖所述PMOS晶体管上的第 一应力膜和所述NMOS 晶体管上的第二应力膜材料表面。
所述第 一应力膜和所述第二应力膜材料表面的第二掩膜图形的宽度相 同。所述第一掩膜图形仅覆盖所述PMOS晶体管上的第一应力膜和介质层表 面。所述第一应力膜为具有压缩应力的应力膜，所述第二应力膜为具有拉伸 应力的应力膜。所述介质层的材料为富硅聚合物。所述第一应力膜和第二应 力膜的材料为氮化硅。
与现有4支术相比，本发明具有以下优点
本发明的CMOS器件应力膜形成方法采用了两次掩膜的工艺，即首先形 成覆盖NMOS晶体管和PMOS晶体管的第一应力膜；在所述PMOS晶体管和 NMOS晶体管之间的第一应力膜表面形成BARC层；然后形成仅覆盖所述 NMOS晶体管的第一掩膜图形；刻蚀所述PMOS晶体管上的第一应力膜和介 质层，并移除所述第一掩膜图形；接着沉积第二应力膜材料，所述第二应力 膜材料表面与所述第一应力膜表面齐平；随后形成第二掩膜图形；以第二掩 膜图形为掩膜刻蚀所述第二应力膜材料至与所述第一应力膜表面齐平；并移 除所述第二掩膜图形和剩余的介质层。采用本发明的两次掩膜刻蚀的方法在 NMOS晶体管116和PMOS晶体管表面形成的应力膜的接合部位消除了凸起 现象。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及 其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同 的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中， 为清楚明了，放大了层和区域的厚度。
图1为CMOS器件的应力膜位置示意图2至图5为说明现有CMOS器件应力膜接合部位凸起的形成过程的示
意图6至图15为根据本发明实施例的CMOS器件应力膜形成过程的剖面示 意图16为根据本发明实施例的应力膜形成方法流程图。 所述示意图只是实例，其在此不应过度限制本发明保护的范围。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式
做详细的说明。
本发明提供的应力膜的方法涉及CMOS中的PMOS晶体管和NMOS晶 体管。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本 发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在 不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实 施的限制。
图6至图15为才艮据本发明实施例的CMOS器件应力膜形成过程剖面示意 图。为了简便起见，图中未示出NMOS晶体管116和PMOS晶体管117的源 极和漏极、以及栅极氧化层、侧墙(offset spacer)和衬底中的STI隔离沟槽。 如图6所示，在半导体衬底100上形成的CMOS器件包括NMOS晶体管116 和PMOS晶体管117，衬底100可以是包括半导体元素的硅材料，例如单晶、 多晶或非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。在所述 NMOS晶体管116和PMOS晶体管117上沉积第一应力膜110,应力膜110 的厚度为200A 500A。沉积的方法可采用CVD工艺、物理气相淀积(PVD) 工艺或原子层沉积(ALD)工艺，在较佳实施例中，应力膜110的材料为氮 化硅，并在形成应力膜110后进行退火步骤，可4吏用各种退火方法，例如使 用卤素灯或钨灯，退火的温度为800~1000°C，退火后的应力膜110是一种沿 横向具有拉伸应力的应力膜。
然后，如图7所示，在所述NMOS晶体管116和PMOS晶体管117之间 的第一应力膜110表面形成介质层200;所述介质层200的材料为富硅聚合物， 优选为底部抗反射层(BARC)，利用旋涂(spin on)工艺形成。BARC优选 为布鲁尔科技有限公司商标为GF系列产品，厚度为1500A 2000A，优选为
1700人。
在CMOS器件表面涂布厚度为1500A 2500A的光刻胶，利用常规光刻工
艺例如曝光、显影、清洗等工艺图案化上述光刻胶层，形成光刻胶掩膜图形
210，该掩膜图形210仅覆盖所述NMOS晶体管116,而露出PMOS晶体管 117上的第一应力膜110和介质层200,如图8所示。
在接下来的工艺步骤中，如图9所示，以光刻胶掩膜图形210掩膜刻蚀 露出的PMOS晶体管117上的第一应力膜110和介质层200。可使用各种适 合的干法刻蚀法刻蚀上述第一应力膜110和介质层200,例如反应离子刻蚀或 等离子刻蚀。接下来，如图IO所示，采用湿法清洗或灰化工艺去除光刻胶掩 膜图形210,然后采用CVD工艺、物理气相淀积(PVD)工艺或原子层沉积 (ALD)工艺淀积第二应力膜材料230,该第二应力膜材料230为氮化硅。然 后进行退火处理，在各种实施例中，退火的温度在600 800。C之间，可使用各 种退火方法，例如使用卣素灯或鵠灯。退火后的第二应力膜材料230是一种 沿橫向具有压缩应力的膜层。随后，进行化学机械研磨(CMP),研磨上述 第二应力膜材料230,使所述第二应力膜材料230表面与所述第一应力膜110 表面齐平，如图11所示。
在接下来的工艺步骤中，在NMOS晶体管116和PMOS晶体管表面涂布 厚度为2500A 5000A的光刻胶，利用常规光刻工艺例如曝光、显影、清洗等 工艺图案化上述光刻胶层，形成光刻胶掩膜图形211。光刻胶掩膜图形211覆 盖NMOS晶体管116上的第一应力膜IIO和PMOS晶体管117上的第二应力 膜材料230表面，而且，第一应力膜110和第二应力膜材料230表面的光刻 胶掩膜图形2U的宽度相同，如图12所示。
然后，以光刻胶掩膜图形211为掩膜刻蚀第二应力膜材料，可采用干法 刻蚀，例如等离子刻蚀的方法，刻蚀至介质层200表面，如图13所示。在刻 蚀过程中，在反应室内，采用等离子体刻蚀工艺进行刻蚀。在刻蚀期间，刻 蚀的方向性可以通过控制等离子源的偏置功率和阴极(也就是衬底)偏压功 率来实现。在本实施例中，反应室内通入刻蚀剂气体流量50400sccm，衬底 温度控制在20。C和90。C之间，腔体压力为4-80mTorr，等离子源输出功率 50W-2000W。刻蚀剂采用混合气体，混合气体可以包括如SF6、 CHF3、 CF4、 氯气Cl2、氮气N2、氦气He和氧气02的混合气体，以及惰性气体(比如氢 气Ar、氖气Ne、氦气He等等)或其组合。这种刻蚀剂对于第二应力膜材氮 化硅料而言具有很高的刻蚀选择性。继续过刻蚀(over eteh)第二应力膜材料，直至与第一应力膜110表面齐平，在过刻蚀过程中介质层200被减薄。此时 便形成了第二应力膜120，如图14所示。最后采用湿法清洗或灰化工艺移除 掩膜图形211和剩余的介质层200，如图15所示。由图15可以看出，采用本 发明的两次掩膜刻蚀的方法，NMOS晶体管116和PMOS晶体管表面形成的 应力膜的接合部位消除了凸起现象。
图16为根据本发明实施例的应力膜形成方法流程图，如图16所示，作为 总结，在本发明方法的实施例中首先形成覆盖NMOS晶体管和PMOS晶体管的 第一氮化硅应力膜(S101);然后在PMOS晶体管和NMOS晶体管之间的第一 氮化硅应力膜表面形成BARC层(S102);形成仅覆盖NMOS晶体管的第一掩 膜图形(S103);刻蚀PMOS晶体管上的第一氮化硅应力膜和BARC层，并移 除第一掩膜图形(S104);沉积第二氮化硅应力膜材料，所述材料表面与所 述第一氮化硅应力膜表面齐平(S105);形成覆盖NMOS晶体管上的第一氮 化硅应力膜和PMOS晶体管上第二氮化硅应力膜材料表面的第二掩膜图形 (S106);刻蚀第二氮化硅应力膜材料至与第一氮化硅应力膜齐平(S107); 移除所述第二掩膜图形和剩余的BARC层(S108)。所述第二掩膜图形覆盖所 述NMOS晶体管上的第 一应力膜和所述PMOS晶体管的第二应力膜材料表面。 所述第 一应力膜和所述第二应力膜材料表面的第二掩膜图形的宽度相同。所 述第一掩膜图形仅覆盖所述NMOS晶体管上的第一应力膜和介质层表面。所述 第一应力膜和第二应力膜的材料为氮化硅。所述介质层的材料为富硅聚合物。
上述本发明的实施例中是先在NMOS晶体管和PMOS晶体管上形成具有 拉伸应力的第一应力膜，然后再形成具有压缩应力的第二应力膜。在本发明 的其它实施例中，也可以先在NMOS晶体管和PMOS晶体管上形成具有压缩应 力的第一应力膜。具体来说，在本发明的另一个实施例中，先形成第一应力 膜，所述第一应力膜覆盖所述NMOS晶体管和PMOS晶体管；然后在所述PMOS 晶体管和NMOS晶体管之间的第一应力膜表面形成介质层；随后形成仅覆盖所 述PMOS晶体管的第 一掩膜图形；接着刻蚀所述NMOS晶体管上的第 一应力膜 和介质层，并移除所述第一掩膜图形；随后沉积第二应力膜材料，所述第二 应力膜材料表面与所述第一应力膜表面齐平；然后形成第二掩膜图形；以第 二掩膜图形为掩膜刻蚀所述第二应力膜材料至与所述第一应力膜齐平；最后 移除所述第二掩膜图形和剩余的介质层。其中，所述第二掩膜图形覆盖所述
PMOS晶体管上的第 一应力膜和所述NMOS晶体管的第二应力膜材料表面。所 述第 一应力膜和所述第二应力膜材料表面的第二掩膜图形的宽度相同。所述 第 一掩膜图形仅覆盖所述PMOS晶体管上的第 一应力膜和介质层表面。所述第 一应力膜为具有压缩应力的应力膜，所述第二应力膜为具有拉伸应力的应力 膜。所述第一应力膜和第二应力膜的材料为氮化硅。所述介质层的材料为富 硅聚合物。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上 的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。 任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利 用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修 饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的
及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1、一种形成CMOS器件应力膜的方法，所述CMOS器件包括PMOS晶体管和NMOS晶体管，所述方法包括下列步骤形成第一应力膜，所述第一应力膜覆盖所述NMOS晶体管和PMOS晶体管；在所述PMOS晶体管和NMOS晶体管之间的第一应力膜表面形成介质层；形成仅覆盖所述NMOS晶体管的第一掩膜图形；刻蚀所述PMOS晶体管上的第一应力膜和介质层，并移除所述第一掩膜图形；沉积第二应力膜材料，所述第二应力膜材料表面与所述第一应力膜表面齐平；形成第二掩膜图形；刻蚀所述第二应力膜材料至与所述第一应力膜表面齐平；移除所述第二掩膜图形和剩余的介质层。
2、 如权利要求l所述的方法，其特征在于所述第二掩膜图形覆盖所述 NMOS晶体管上的第一应力膜和所述PMOS晶体管上的第二应力膜材料表面。
3、 如权利要求2所述的方法，其特征在于所述第一应力膜和所述第二 应力膜材料表面的第二掩膜图形的宽度相同。
4、 如权利要求l所述的方法，其特征在于所述第一掩膜图形仅覆盖所 述NMOS晶体管上的第一应力膜和介质层表面。
5、 如权利要求l所迷的方法，其特征在于所述第一应力膜和第二应力 膜的材料为氮化硅。
6、 如权利要求l所述的方法，其特征在于所述介质层的材料为富硅聚 合物。
7、 如权利要求5所述的方法，其特征在于所述第一应力膜为具有拉伸 应力的应力膜，所述第二应力膜为具有压缩应力的应力膜。
8、 一种形成CMOS器件应力膜的方法，所述CMOS器件包括PMOS晶 体管和NMOS晶体管，所述方法包括下列步骤形成第一应力膜，所述第一应力膜覆盖所述NMOS晶体管和PMOS晶体 管；在所述PMOS晶体管和NMOS晶体管之间的第一应力膜表面形成介质层；形成仅覆盖所述PMOS晶体管的第一掩膜图形；刻蚀所述NMOS晶体管上的第一应力膜和介质层，并移除所述第一掩膜 图形；沉积第二应力膜材料，所述第二应力膜材料表面与所述第 一应力膜表面齐平；形成第二掩膜图形；刻蚀所述第二应力膜材料至与所述第一应力膜齐平； 移除所述第二掩膜图形和剩余的介质层。
9、 如权利要求8所述的方法，其特征在于所述第二掩膜图形覆盖所述 PMOS晶体管上的第一应力膜和所述NMOS晶体管上的第二应力膜材料表 面。
10、 如权利要求9所述的方法，其特征在于所述第一应力膜和所述第 二应力膜材料表面的第二掩膜图形的宽度相同。
11、 如权利要求8所述的方法，其特征在于所述第一掩膜图形仅覆盖 所述PMOS晶体管上的第一应力膜和介质层表面。
12、 如^L利要求8所述的方法，其特征在于所述第一应力膜为具有压 缩应力的应力膜，所述第二应力膜为具有拉伸应力的应力膜。
13、 如权利要求8所述的方法，其特征在于所述介质层的材料为富硅 聚合物。
14、 如权利要求12所述的方法，其特征在于所述第一应力膜和第二应 力膜的材料为氮化硅。
全文摘要
本发明公开了一种形成CMOS器件应力膜的方法，所述CMOS器件包括PMOS晶体管和NMOS晶体管，所述方法包括下列步骤形成第一应力膜，所述第一应力膜覆盖所述NMOS晶体管和PMOS晶体管；在所述PMOS晶体管和NMOS晶体管之间的第一应力膜表面形成介质层；形成仅覆盖所述NMOS晶体管的第一掩膜图形；刻蚀所述PMOS晶体管上的第一应力膜和介质层，并移除所述第一掩膜图形；沉积第二应力膜材料，所述第二应力膜材料表面与所述第一应力膜表面齐平；形成第二掩膜图形；刻蚀所述第二应力膜材料至与所述第一应力膜表面齐平；移除所述第二掩膜图形和剩余的介质层。本发明的方法能够消除NMOS晶体管和PMOS晶体管的应力膜接合部位的凸起。
文档编号H01L21/70GK101192573SQ200610118829
公开日2008年6月4日 申请日期2006年11月28日 优先权日2006年11月28日
发明者吴汉明, 张海洋, 马擎天 申请人:中芯国际集成电路制造(上海)有限公司