专利名称：Cmos器件应力膜的形成方法和cmos器件的制作方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种形成CMOS器件应力膜的 方法和CMOS器件。
背景技术：
在半导体制造工业里，已知在掺杂区上形成应力膜可通过在底下含有掺 杂杂质的膜或是衬底上产生机械应力，来增加相关半导体元件的速度。这样 的应力增进了掺杂杂质的活动力。活动力增加的掺杂质或是电荷载流子可使 半导体元件，例如晶体管，有更高的运转速度，因此各种适当应用中使用应 力膜是有助益的。
在过去的十几年之间，利用缩减金属氧化物半导体场效应晶体管 (Metai-oxide-semiconductor Field-effect Transistors, MOSFET)尺寸的方式，借以 持续地改善集成电路的每一功能元件的操作速度、效能表现、电路的元件密 度以及成本，缩减的方法主要包括缩小栅极长度以及栅极氧化层的厚度。为 了进一步提升晶体管的效能，利用位于半导体衬底中 一部份的应变通道区域 来制造MOSFET元件。对于互补金属氧化物半导体场效应晶体管(CMOS)而 言，以n型的MOSFET或是p型的MOSFET来说，使用应变通道区域可以提高载 流子的迁移率，以增加元件的效能。申请号为200510093507.7的中国专利申请 中公开了 一种具有区域化应力结构的金属氧化物半导体场效应晶体管，该金 属氧化物半导体场效应晶体管在沿着源极一漏极的方向上，于NMOSFET的n 型通道中形成拉伸应变(TensileStrain)的应力膜，可以增加电子的迁移率，而 在沿着源极一漏极的方向上，于PMOSFET的p型通道中形成压缩应变 (Compressive Strain )的应力膜，可以增加空穴的迁移率。图l为CMOS器件 的应力膜位置示意图。如图l所示，在NMOS晶体管116上形成拉伸应变(Tensile Strain)的应力膜llO，可以增加电子的迁移率，而在PMOS晶体管1 H上形成压 缩应变(Compressive Strain )的应力膜120,可以增加空穴的迁移率。但是在 应力膜110和120的接触部位118经常会出现凸起现象，图2至图5为说明这种凸 起形成过程的示意图。在形成应力膜的过程中，先形成其中一层，例如先在 NMOS晶体管116上形成拉伸应变(Tensile Strain)的应力膜l 10,然后在PMOS 晶体管117和应力膜110上沉积另一层应力膜120，如图2所示；再于覆盖PMOS 晶体管117的应力膜120上形成光刻胶图形112,如图3所示；随后利用光刻胶 图形112为掩膜刻蚀掉覆盖NMOS晶体管116上的应力膜，如图4所示；由于沉 积应力膜120时，该应力膜也覆盖先前形成的应力膜IIO，因此在移除光刻胶 图形112后，会在应力膜110和120的接合部位留下凸起113,影响后续工艺的 进行。
发明内容
本发明提供了一种CMOS器件应力膜的形成方法和CMOS器件，能够消 除NMOS晶体管和PMOS晶体管应力膜接合部位的凸起。
本发明提供的一种形成CMOS器件应力膜的方法，所述CMOS器件包括 NMOS晶体管和PMOS晶体管，所述方法包括下列步骤
在所述NMOS晶体管和PMOS晶体管表面沉积第一应力膜；
在所述第一应力膜表面涂布光致抗蚀剂层；
图案化所述光致抗蚀剂层使所述光致抗蚀剂层覆盖所述NMOS晶体管表 面的第一应力膜并露出所述PMOS晶体管表面的第 一应力膜； 刻蚀所述PMOS晶体管表面的第一应力膜；
移除所述光致抗蚀剂层，在所述NMOS晶体管表面的第一应力膜和所述 PMOS晶体管上沉积第二应力膜；
在所述第二应力膜表面涂布光致抗蚀剂层；
图案化所述光致抗蚀剂层使所述光致抗蚀剂层覆盖所述PMOS晶体管表 面的第二应力膜并露出覆盖所述NMOS晶体管表面第一应力膜的第二应力 膜；
刻蚀覆盖所述NMOS晶体管表面第一应力膜的第二应力膜； 移除所述第二应力膜表面的光致抗蚀剂层。
刻蚀所述PMOS晶体管表面的第一应力膜的刻蚀气体包括氩气Ar、四氟 曱烷CF4、六氟乙烷C2F6和三氟甲烷CHF3。
所述氩气Ar的流量为50 sccm 400sccm;四氟曱烷CF4的流量为 10sccm 100sccm;六氟乙烷C2F6的流量为10sccm 400sccm;三氟曱烷CHF3 的；充量为10sccm 100sccm。
反应室内将所述气体电离为等离子体的射频功率源的输出功率为
50W 1000W;射频偏置功率源的输出功率为50W 250W。 所述反应室内的压力为50mTorr 200mTorr。 所述第 一应力膜和第二应力膜的材料为氮化硅。
所述第一应力膜为具有拉伸应力的应力膜，所述第二应力膜为具有压缩 应力的应力膜。
本发明提供的另一种形成CMOS器件应力膜的方法，所述CMOS器件包 括NMOS晶体管和PMOS晶体管，所述方法包括下列步骤 在所述NMOS晶体管和PMOS晶体管表面沉积第一应力膜； 在所述第一应力膜表面涂布光致抗蚀剂层；
图案化所述光致抗蚀剂层使所述光致抗蚀剂层覆盖所述PMOS晶体管表 面的第一应力膜并露出所述NMOS晶体管表面的第一应力膜； 刻蚀所述NMOS晶体管表面的第一应力膜；
移除所述光致抗蚀剂层，在所述PMOS晶体管表面的第一应力膜和所述 NMOS晶体管表面沉积第二应力膜；
在所述第二应力膜表面涂布光致抗蚀剂层；
图案化所述光致抗蚀剂层使所述光致抗蚀剂层覆盖所述NMOS晶体管表 面的第二应力膜并露出覆盖所述PMOS晶体管表面第一应力膜的第二应力 膜；
刻蚀覆盖所述PMOS晶体管表面第一应力膜的第二应力膜； 移除所述第二应力膜表面的光致抗蚀剂层。
刻蚀所述PMOS晶体管表面的第一应力膜的刻蚀气体包括氩气Ar、四氟 曱烷CF4、六氟乙烷C2F6和三氟曱烷CHF3。
所述氩气Ar的流量为50 sccm 400sccm;四氟曱烷CF4的流量为 10sccm 100sccm;六氟乙烷C2F6的流量为10sccm 400sccm;三氟曱烷CHF3 的流量为10sccm 100sccm。
反应室内将所述气体电离为等离子体的射频功率源的输出功率为 50W 1000W;射频偏置功率源的输出功率为50W 250W。
所述反应室内的压力为50mTorr 200mTorr。
所述第一应力膜和第二应力膜的材料为氮化硅。
所述第一应力膜为具有压缩应力的应力膜，所述第二应力膜为具有拉伸
应力的应力膜。
相应地，本发明提供的一种CMOS器件，所述CMOS器件包括NMOS 晶体管和PMOS晶体管，所述NMOS晶体管表面具有第一应力膜，所述PMOS 晶体管表面具有第二应力膜，其特征在于所述第一应力膜和所述第二应力 膜的接触面为斜面。
所迷斜面角度为25度~75度。
所述第一应力膜为具有拉伸应力的应力膜，所述第二应力膜为具有压缩 应力的应力膜。
与现有技术相比，本发明具有以下优点
本发明的CMOS器件应力膜的形成方法首先在NMOS晶体管和PMOS 晶体管的表面形成拉伸应力膜；然后刻蚀掉覆盖在所述PMOS晶体管表面的 拉伸应力膜，在刻蚀过程中采用刻蚀侧壁间隔物(offset spacer)的工艺条件 进行刻蚀，使刻蚀掉PMOS晶体管表面的拉伸应力膜后，保留的拉伸应力膜 的断面为斜面。然后在PMOS晶体管表面和NMOS晶体管的拉伸营膜表面沉 积压缩应力膜，随后刻蚀掉NMOS晶体管的拉伸营膜表面沉积的压缩应力膜。 由于第 一次刻蚀应力膜的断面为斜面，使后续沉积的应力膜不会在应力膜的 接合部位形成过高的凸起，在刻蚀后续沉积的应力膜后能够形成平坦的接合 表面，消除了 NMOS晶体管表面拉伸应力膜和PMOS晶体管表面压缩应力膜 的接合部位的凸起现象。此外，由于拉伸应力膜和压缩应力膜的接触面为斜 面，因此有利于消除接合部位因受热等原因产生的应力集中，有利于两层应 力膜接合部位的应力释放。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及 其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同 的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中， 为清楚明了，放大了层和区域的厚度。
图1为CMOS器件的应力膜位置示意图2至图5为说明现有CMOS器件应力膜接合部位凸起的形成过程的示 意图6至图13为根据本发明实施例的CMOS器件应力膜形成过程的剖面示
意图14为根据本发明实施例的CMOS器件结构示意图。 所述示意图只是实例，其在此不应过度限制本发明保护的范围。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式
做详细的说明。
本发明提供的应力膜的方法涉及CMOS中的PMOS晶体管和NMOS晶 体管。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本 发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在 不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实 施的限制。
图6至图13为根据本发明实施例的CMOS器件应力膜形成过程的剖面示 意图。如图6所示，在半导体村底100上形成的CMOS器件包括NMOS晶体 管116和PMOS晶体管117， NMOS晶体管116和PMOS晶体管117包括栅 极、栅极氧化层和4册4及两侧的侧壁间隔物(offset spacer),以及栅极两侧衬 底中的源区和漏区。在衬底中还包括起隔离作用的STI隔离沟槽。衬底100 可以是包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗
(SiGe ),也可以是绝缘体上硅(SOI)。在所述NMOS晶体管116和PMOS 晶体管117上沉积第一应力膜110,沉积的方法可采用化学气相淀积(CVD) 工艺、物理气相淀积(PVD)工艺或原子层沉积(ALD)工艺，在较佳实施 例中，应力膜110的材料为氮化硅，应力膜110的厚度为200A 500A。并在 形成所述应力膜后进行退火步骤，在各种实施例中，可使用各种退火方法， 例如使用卣素灯或鵠灯，退火的温度为800-1000°C,退火后的第一应力膜110 是一种沿橫向具有拉伸应力的膜层。图6中118所指的区域为NMOS晶体管 的应力膜和PMOS晶体管的应力膜的接合部位。
图7至图13为说明本发明方法的图6中区域118的局部放大图。如图7 所示，并结合图6，在第一应力膜110表面利用旋涂(spinon)工艺涂布光刻 胶，光刻胶的厚度为1500A 2000A,优选为1700A。并通过曝光、显影等光 刻工艺将光刻胶图案化，形成光刻胶图形114。光刻胶图形U4覆盖所述NMOS
晶体管116表面的第一应力膜110，并露出所述PMOS晶体管117表面的第
一应力膜110。
接下来如图8所示，以光刻胶图形114为掩膜，刻蚀PMOS晶体管117 表面的第一应力膜110。可使用各种适合的干法刻蚀法刻蚀上述第一应力膜 110，例如反应离子刻蚀或等离子刻蚀。在刻蚀过程中，在反应室内，采用等 离子体刻蚀工艺进行刻蚀。在刻独期间，刻蚀的方向性可以通过控制等离子 源的偏置功率和阴极(也就是衬底)偏压功率来实现。刻蚀PMOS晶体管表 面的第一应力膜110的刻蚀气体包括氩气Ar、四氟曱烷CF4、六氟乙烷C2F6 和三氟曱烷CHF3。在反应室内同时通入上述气体，其中氩气Ar起到稀释刻 蚀气体的作用，其流量为50sccm 400sccm;起刻蚀作用的气体中，四氟曱烷 CF4的流量为10sccm 100sccm;六氟乙烷C2F6的流量为10sccm 400sccm; 三氟曱烷CHF3的流量为10sccm 100sccm。反应室内将所述气体电离为等离 子体的射频功率源的输出功率为50W 1000W;射频偏置功率源的输出功率为 50W 250W。反应室内的压力设置为50mTorr 200mTorr,衬底温度控制在20 t:和9(TC之间。上述等离子刻蚀的过程是一种各向异性的刻蚀，刻蚀气体和 稀释气体的共同作用使刻蚀后的氮化硅应力膜110的断面200为斜面，且斜 面200的倾斜角度为25度到75度。接下来，如图9所示，采用湿法清洗或
氧气灰化工艺去除光刻胶掩膜图形114。
然后如图IO所示，利用CVD工艺、PVD工艺或ALD工艺，在所述NMOS 晶体管表面116第一应力膜IIO和所述PMOS晶体管117上沉积第二应力膜 120。该第二应力膜120的材料为氮化硅，厚度与第一应力膜UO的厚度相同。 然后进行退火处理，在各种实施例中，退火的温度在600 800。C之间，可使用 各种退火方法，例如使用卤素灯或钨灯。退火后的第二应力膜120是一种沿 横向具有压缩应力的膜层。
接下来如图ll所示，在第二应力膜120表面利用旋涂(spinon)工艺涂 布光刻胶，光刻胶的厚度为1500A 2000A,优选为1700A。并通过曝光、显 影等光刻工艺将光刻胶图案化，形成光刻胶图形115。光刻胶图形115覆盖 PMOS晶体管117表面的第二应力膜120并露出覆盖所迷NMOS晶体管116 表面第一应力膜110的第二应力膜120，。
然后，以光刻胶掩膜图形115为掩膜刻蚀覆盖第一应力膜110的第二应 力膜120，。可采用干法刻蚀，例如等离子刻蚀的方法，刻蚀至露出一应力膜
110表面。在刻蚀过程中，在反应室内，采用等离子体刻蚀工艺对上述各层进 行刻蚀。在刻蚀期间，刻蚀的方向性可以通过控制等离子源的偏置功率和阴 极(也就是衬底)偏压功率来实现。在本实施例中，反应室内通入刻蚀剂气
体流量50-400sccm，衬底温度控制在20。C和90。C之间，腔体压力为4-80mTorr， 等离子源输出功率50W-2000W。刻蚀剂采用混合气体，混合气体可以包括如 SF6、 CHF3、 CF4、氯气Cl2、氮气N2、氦气He和氧气02的混合气体，以 及惰性气体(比如氢气Ar、氖气Ne、氦气He等等)或其组合。这种刻蚀剂 对于第二应力膜材氮化硅料而言具有很高的刻蚀选择性。刻蚀第二应力膜 120，直至与第一应力膜IIO表面齐平，如图12所示。最后采用湿法清洗或灰 化工艺移除光刻胶图形115，如图13所示。在NMOS晶体管116表面形成的 拉伸应力膜IIO和PMOS晶体管117表面形成的压缩应力膜120的接合面200 为斜面，有利于消除接合部位因受热等原因产生的应力集中，有利于两层应 力膜接合部位的应力释放。
上述本发明的实施例中是先在NMOS晶体管和PMOS晶体管上形成具有 拉伸应力的第一应力膜，然后再形成具有压缩应力的第二应力膜。在本发明 的其它实施例中，也可以先在NMOS晶体管和PMOS晶体管上形成具有压缩 应力的第一应力膜。具体来说，在本发明的另一个实施例中，先在NMOS晶 体管和PMOS晶体管表面沉积第一应力膜；然后在所述第一应力膜表面涂布 光致抗蚀剂层；图案化所述光致抗蚀剂层^f吏所述光致抗蚀剂层覆盖所述PMOS 晶体管表面的第一应力膜并露出所述NMOS晶体管表面的第一应力膜；刻蚀 所述NMOS晶体管表面的第一应力膜；移除所述光致抗蚀剂层，在所述PMOS 晶体管表面的第一应力膜和所述NMOS晶体管表面沉积第二应力膜；在所述 第二应力膜表面涂布光致抗蚀剂层；图案化所述光致抗蚀剂层使所迷光致抗 蚀剂层覆盖所述NMOS晶体管表面的第二应力膜并露出覆盖所述PMOS晶体 管表面第一应力膜的第二应力膜；刻蚀覆盖所述PMOS晶体管表面第一应力 膜的第二应力膜；移除所述第二应力膜表面的光致抗蚀剂层。所述第一应力 膜为具有压缩应力的应力膜，所述第二应力膜为具有拉伸应力的应力膜。
刻蚀所述PMOS晶体管表面的第一应力膜的刻蚀气体包括氩气Ar、四氟 曱烷CF4、六氟乙烷C2F6和三氟曱烷CHF3。其中氩气Ar的流量为50 sccm 400sccm;四氟甲烷CF4的流量为10sccm 100sccm;六氟乙烷C2F6的流量
为10sccm 400sccm;三氟曱烷CHF3的流量为10sccm 100sccm。反应室内将 所述气体电离为等离子体的射频功率源的输出功率为50W 1000W;射频偏置 功率源的输出功率为50W 250W,反应室内的压力为50mTorr 200mTorr。所 迷第 一应力膜和第二应力膜的材料为氮化硅。
图14为根据本发明实施例的CMOS器件结构示意图，如图14所示，本 发明的CMOS器件包括NMOS晶体管116和PMOS晶体管117,NMOS晶体 管116表面具有第一应力膜110，PMOS晶体管117表面具有第二应力膜120, 第一应力膜110和第二应力膜120的接触面200为斜面，斜面的角度为25度 75度。第一应力膜110为具有拉伸应力的应力膜，第二应力膜120为具有压 缩应力的应力膜。在NMOS晶体管116表面形成的拉伸应力膜110和PMOS 晶体管117表面形成的压缩应力膜120的接合面200为斜面，有利于应力膜 4妾合部位的应力释放。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上 的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。 任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利 用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修 饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的
及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1、一种形成CMOS器件应力膜的方法，所述CMOS器件包括NMOS晶体管和PMOS晶体管，所述方法包括下列步骤在所述NMOS晶体管和PMOS晶体管表面沉积第一应力膜；在所述第一应力膜表面涂布光致抗蚀剂层；图案化所述光致抗蚀剂层使所述光致抗蚀剂层覆盖所述NMOS晶体管表面的第一应力膜并露出所述PMOS晶体管表面的第一应力膜；刻蚀所述PMOS晶体管表面的第一应力膜；移除所述光致抗蚀剂层，在所述NMOS晶体管表面的第一应力膜和所述PMOS晶体管上沉积第二应力膜；在所述第二应力膜表面涂布光致抗蚀剂层；图案化所述光致抗蚀剂层使所述光致抗蚀剂层覆盖所述PMOS晶体管表面的第二应力膜并露出覆盖所述NMOS晶体管表面第一应力膜的第二应力膜；刻蚀覆盖所述NMOS晶体管表面第一应力膜的第二应力膜；移除所述第二应力膜表面的光致抗蚀剂层。
2、 如权利要求l所述的方法，其特征在于刻蚀所述PMOS晶体管表面 的第一应力膜的刻蚀气体包括氩气Ar、四氟曱烷CF4、六氟乙烷C2F6和三 氟曱烷CHF3。
3、 如权利要求2所述的方法，其特征在于所述氩气Ar的流量为50 seem 400sccm;四氟曱烷CF4的流量为10sccm 100sccm;六氟乙烷C2F6的流量 为10sccm 400sccm;三氟曱烷CHF3的流量为10sccm 100sccm。
4、 如权利要求3所述的方法，其特征在于反应室内将所述气体电离为 等离子体的射频功率源的输出功率为50W 1000W;射频偏置功率源的输出功 率为50W 250W。
5、 如权利要求4所述的方法，其特征在于所述反应室内的压力为 50mTorr 200mTorr。
6、 如权利要求l所述的方法，其特征在于所述第一应力膜和第二应力 膜的材料为氮化硅。
7、 如权利要求6所述的方法，其特征在于所述第一应力膜为具有拉伸 应力的应力膜，所述第二应力膜为具有压缩应力的应力膜。
8、 一种形成CMOS器件应力膜的方法，所述CMOS器件包括NMOS晶 体管和PMOS晶体管，所述方法包括下列步骤在所述NMOS晶体管和PMOS晶体管表面沉积第一应力膜； 在所述第一应力膜表面涂布光致抗蚀剂层；图案化所述光致抗蚀剂层使所述光致抗蚀剂层覆盖所述PMOS晶体管表 面的第一应力膜并露出所述NMOS晶体管表面的第一应力膜； 刻蚀所述NMOS晶体管表面的第一应力膜；移除所述光致抗蚀剂层，在所述PMOS晶体管表面的第一应力膜和所述 NMOS晶体管表面沉积第二应力膜；在所述第二应力膜表面涂布光致抗蚀剂层；图案化所述光致抗蚀剂层使所述光致抗蚀剂层覆盖所述NMOS晶体管表 面的第二应力膜并露出覆盖所述PMOS晶体管表面第一应力膜的第二应力 膜；刻蚀覆盖所述PMOS晶体管表面第 一应力膜的第二应力膜； 移除所述第二应力膜表面的光致抗蚀剂层。
9、 如权利要求8所述的方法，其特征在于刻蚀所述PMOS晶体管表面 的第一应力膜的刻蚀气体包括氩气Ar、四氟甲烷CF4、六氟乙烷C2F6和三 氟曱烷CHF3。
10、 如权利要求9所述的方法，其特征在于所述氩气Ar的流量为50 sccm 400sccm;四氟曱烷CF4的流量为10sccm 100sccm;六氟乙烷C2F6的流量 为10sccm 400sccm;三氟曱烷CHF3的流量为10sccm 100sccm。
11、 如权利要求IO所述的方法，其特征在于反应室内将所述气体电离 为等离子体的射频功率源的输出功率为50W 1000W;射频偏置功率源的输出 功率为50W 250W。
12、 如权利要求11所述的方法，其特征在于所述反应室内的压力为 50mTorr 200mTorr。
13、 如权利要求8所述的方法，其特征在于所述第一应力膜和第二应 力膜的材料为氮化硅。
14、 如权利要求13所述的方法，其特征在于所述第一应力膜为具有压 缩应力的应力膜，所述第二应力膜为具有拉伸应力的应力膜。
15、 一种CMOS器件，所述CMOS器件包括NMOS晶体管和PMOS晶 体管，所述NMOS晶体管表面具有第一应力膜，所述PMOS晶体管表面具有 第二应力膜，其特征在于所述第一应力膜和所述第二应力膜的接触面为斜 面。
16、 如权利要求15所述的CMOS器件，其特征在于所述斜面角度为 25度 75度。
17、 如权利要求15所述的CMOS器件，其特征在于所述第一应力膜为 具有拉伸应力的应力膜，所述第二应力膜为具有压缩应力的应力膜。
全文摘要
本发明公开了一种CMOS器件应力膜的形成方法和CMOS器件，所述CMOS器件包括NMOS晶体管和PMOS晶体管，所述NMOS晶体管表面具有第一应力膜，所述PMOS晶体管表面具有第二应力膜，所述第一应力膜和所述第二应力膜的接触面为斜面。本发明的CMOS器件应力膜的形成方法能够消除NMOS晶体管和PMOS晶体管应力膜接合部位的凸起。
文档编号H01L21/70GK101192574SQ200610118840
公开日2008年6月4日 申请日期2006年11月28日 优先权日2006年11月28日
发明者吴汉明, 张海洋, 马擎天 申请人:中芯国际集成电路制造(上海)有限公司