杂质导入装置和杂质导入方法

专利名称：杂质导入装置和杂质导入方法
技术领域：
本发明涉及杂质导入装置和杂质导入方法，特别涉及用于通过使用等离 子体将离子注入到固体试样的表面上的等离子体掺杂装置和等离子体掺杂 方法。
背景技术：
在制造诸如晶体管的半导体的过程中，当形成PN结时为了导入P型杂 质或N型杂质，提出了称为等离子体掺杂的技术。这用于当将半导体衬底掺入杂质时，将半导体衬底暴露在包含电活性杂 质的等离子体中，以将杂质导入到具有等离子能量的半导体衬底的表面部分 内。然而，提到用于半导体需要的杂质时，需要进行净化或定量控制到杂质 的元素和分子水平，以明确地给出其诸如正电特性和负电特性的特性。在一些封闭或半封闭环境的情况下，更特别地，真空室或大气压力等离 子体，为了限制等离子体，在等离子体处理机构里实施等离子体掺杂。因此， 在衬底构成封闭或半封闭环境的物质中下，包含杂质的薄膜沉积在设置成与 等离子体接触的部分内。沉积物开始接触等离子体，并且因此通过等离子体 的能量再次喷溅，且在一些情况下混合进入等离子体，并且通过沉积和喷溅 的竟争过程的综合，等离子体和薄膜达到某种定态。如果对于等离子体内的 杂质，沉积物是均匀的，由沉积和再混合保持平衡。如果沉积物是不均匀的， 来自包含在等离子体内的杂质的不同种类的物质混合进入等离子体。因而， 包含在等离子体内的杂质的特性产生混乱。结果不可能精确地控制将掺入半 导体薄膜的杂质的特性和数量。因此，在半导体的制造中使用等离子体掺杂 方法具有困难，在半导体上该特性主要基于数量上的非常小的差别。为了避免混合，本发明人已经提出将真空室分类成每种类型的杂质以提 供专用室(专利文件l)。根据专利文件l,例如在图5中，右室用做P型掺 杂室50，并且左室用做N型掺杂室60。半导体衬底130用光刻胶进行P型 制图，且在室50内完成P型掺杂，相应地，半导体衬底130用光刻胶进行N型制图，且在室60内完成N型掺杂。因此，通过设置专用的等离子体室 用于每种期望的杂质，可能避免具有不同特性的杂质的混合。由此发现在半 导体制造中可利用等离子体掺杂。根据此发明，本发明人进一步发现穿过惰性气体特别是He等离子体， 单晶硅衬底的无定形性充当非常重要的部分(专利文件2)。更特别地，即使 在He离子掺杂中通过传统的射线离子掺杂，辐射出大量的He很长时间， 单晶硅衬底不能够无定形化。在2004年以前这是离子掺杂工业的常识。然 而，当使用等离子体时，相比过去的常识，在单位时间内以更低的能量辐射 出大量的He (几乎是离子掺杂的量的IOO倍)。因此，已经发现单晶硅仍是 无定形的。依照通过He无定形化的效果，随后地或同时地与无定形化一起导入杂 质，使得杂质的沿厚度方向的分布变得更好(非专利文件1 )。因而，有可能 产生特殊的与 一 致性的增强和杂质的量的控制相关的优点。显然杂质的简单混合并不能产生特殊效应，例如将B2H6加入到H中。 在早期阶段，当发明人为等离子体掺杂做实验时，用He将B2H6稀释到5% 并且因此如专利文件4中所述的使用。然而，不可能产生无定形化的优点。专利文件l:日本专利No. 2780419说明书专利文件2:日本专利申请No. 2003-041123专利文件3:日本专利申请No. 2004-360122专利文件4:日本专利No. 2022204说明书非专利文件1: Y.Sasaki等人.，"B2H6 Plasma Doping with Insitu He Pre-amorphyzation"， 2004 Symposia on VLSI Technology and Circuits 专利文件5: JP-A-2004-179592发明内容本发明要解决的技术问题除了用于执行等离子体掺杂的例如等离子体室的主要机构之外，在用于 传送半导体衬底的机构中，以及通过形成在半导体衬底上的光刻胶去除图案 的步骤中，已经发现混入了非常少量的物质，并且由于在专利文件1中描述 的专利申请提出申请的1990年无关紧要的非常少量的物质的混合，在半导 体衬底上存在混淆的问题，即产生了所谓的污染。本发明考虑实际的情形而做出，并且其目的是提供可防止污染且可以高 可控性地导入期望的杂质的杂质导入方法和杂质导入装置。解决问题的方法对于将导入到半导体衬底内的杂质，在即使不同种类的杂质彼此混合也 没有问题的情况下，它们可同时被处理。然而，有必要更好地消除其中当它 们彼此混合时半导体装置的制造受到不利影响的组合。除了反应室的下列区 别之外，也有必要区别与用于传送处理过的晶片的机构相关的步骤或后续步 骤(以光刻胶的去除为例)。更特别地，等离子体掺杂是一种通过接触等离 子体导入杂质的方法，不同于植入具有高能量的离子的离子植入。因此，已 经发现相当少的数量的污染就会严重影响半导体装置的制造。通过关注于 此，其中杂质彼此混合而具有不好的影响的组合可完全消除。相应地，等离子体掺杂步骤的取决于杂质的特征产生差别的组合如下1 在半导体衬底上的P型和N型区域内通过A室执行氦等离子体无 定形化(HePA)，并且同时使用光刻胶实施形成图案以在P型区域上通过B 室执行B2Hs掺杂。随后，N型区域用光刻胶形成图案且其因此打开，并且 通过C室执行PH3掺杂。2 通过使用光刻胶在半导体衬底上实施形成图案，以在P型区域上 通过A室执行HePA,并且随后执行B2H6掺杂。接下来，N型区域通过使 用光刻胶形成图案且其因此打开，以通过B室执行HePA,并且随后掺杂PH3。3 通过使用光刻胶在半导体衬底上实施形成图案，以通过用He将 B2H6等离子体稀释到具有HePA效应的稀释率，在P型区域上通过A室执 行硼掺杂。随后，通过使用光刻胶N型区域形成图案且其因此打开，以通过 B室通过用He将PH3稀释到具有HePA效应的稀释率的等离子体实施磷掺 杂。中，在等离子体或湿类型步骤中使用处理机构。因此，杂质粘到光刻胶或半 导体衬底，并且薄膜再次粘附到处理机构的内部。不可能避免物质的混合， 因此再次粘到其它处理机构。即使混合量非常少，然而，很有可能半导体衬 底的内部可能混乱了 ，以减少新半导体装置的产量。
相应地，意图区分处理机构杂质的每项特征，由此避免在去除光刻胶步 骤中的混合以增加半导体的产量。然而，专有地使用至少两种光刻胶去除机 构。特别地，在小规模工厂内，此设计导致成本的增加。因此，优选地基于 与产量的关系来决定使用。
此外，为了展现一系列功能，在另外的意义上，通过一个真空连接部分 连接和容纳在整体罩内是有效的，即半导体的表面可防止氧化并且可防止粘 上微粒。即使未采取此动作，本发明的内容也可被充分地使用。更特殊地， 通过使用在半导体制造厂中高度管理的晶片传送机构和它们的管理功能，由 于存在能够实现同样功能的装置组，结果是即使其间形成较大的距离，或者 由于工厂内配置的原因它们没有储藏在罩内，也可能展现一系列功能。极端 地，也在其中本发明中描述的某步骤将在工厂A执行，并且其它步骤将在工 厂B执行的此情况下，可设想其它轻微负面效应，比如来自周围环境的污染 或微粒的增加。然而，在工厂间建立维持洁净的高度地物理的分布系统的今 天,执行并不困难，不仅没有歪曲本发明的精神和主旨，而且可实现。
更特殊地，本发明提供了一种杂质导入装置和装置组，其在所有步骤或 部分步骤的处理中使用等离子体，以将多种杂质导入到固体试样中，其中在 使固体试样保持电、机械或 一些特定功能所需的期望的杂质即使在 一些组合 中在杂质导入步骤中的处理过程中杂质彼此相互混合也不破坏其功能并且 在其它的组合中破坏相互特定功能的情况下，以非优选的杂质没有彼此混合 的方式，包括下列机构中的至少一个，或打算将下列机构中的一个用于装置
组
1 与每种期望的杂质独立的杂质导入机构；
2 与每种期望的杂质独立的固体试样传送机构；
3 用于连接与每种期望的杂质独立的杂质导入机构和固体试样传送 机构的传送机构；
4 专门放置每种期望的杂质的并且用于去除树脂以防止与其它杂质 混合的机构；
5 用于连接与每种期望的杂质独立的多个杂质导入装置的试样传送 机构；以及
6 用于在与每种期望的杂质独立的杂质导入装置和用于去除树脂的 装置之间传送试样和试样组的机构。
期望的杂质包括要求导入以直接地或间接地使固体试样保持电、机械或 一些特定功能的杂质，并且可能是一种杂质或多种杂质。
本发明中，在先于装置的设计的半导体装置的制造中，通过独立的机构， 装置设计成执行需要等离子体步骤的提炼步骤、对于提炼步骤必需的杂质提 炼步骤、决定杂质是否影响后续步骤的步骤、提炼任何在决定步骤判定出具 有影响(的杂质)的步骤以及提炼步骤。
此外，本发明提供了一种杂质导入装置和装置组，其在所有步骤或部分 步骤的处理中使用等离子体，以将多种杂质导入到半导体衬底或半导体薄膜 中，其中，直接或间接使固体试样保持电、机械或一些特定功能所需的期望 的杂质在一些组合中在杂质导入步骤中的处理过程中如果杂质彼此相互混 合而破坏某些特定功能的情况下，以对应杂质没有彼此混合的方式，包括下
列机构中的至少 一 个，或打算将下列机构中的 一 个用于装置组
1 与每种期望的杂质独立的杂质导入机构；
2 与每种期望的杂质独立的固体试样传送机构；
3 用于连接与每种期望的杂质独立的杂质导入机构和固体试样传送 机构的传送机构；
4 专门放置每种期望的杂质的并且用于去除树脂以防止与其它杂质 混合的机构；
5 用于连接与每种期望的杂质独立的多个杂质导入装置的试样传送 机构；以及
6 用于在与每种期望的杂质独立的杂质导入装置和用于去除树脂的 装置之间传送试样和试样组的机构。
此外，本发明提供了一种杂质导入装置和装置组，其在所有步骤或部分 步骤的处理中使用等离子体，以将多种杂质导入到固体试样中，其中在使固 体试样保持电、机械或一些特定功能所需的期望的杂质即使在一些组合中在 杂质导入步骤中的处理过程中杂质彼此相互混合也不破坏其功能并且在其 它的组合中破坏相互特定功能的情况下，以非优选的杂质没有彼此混合的方 式，包括下列机构中的至少一个，或打算将下列机构中的一个用于装置组
1 能够同时导入即使它们彼此混合也不破坏功能的杂质的杂质导入 机构；
2 仅对于即使它们彼此混合也不破坏功能的杂质的组合是专有地独
立的固体试样传送机构；
3 仅专有地且独立地传送将导入即使它们彼此混合也不破坏功能的 杂质或导入杂质的固体试样的固体试样传送机构；
4 专门放置即使它们彼此混合也不破坏功能的杂质的每种组合并且 用于去除树脂以防止与非优选的杂质混合的机构；
5 用于连接专门放置即使它们彼此混合也不破坏功能的杂质的每种 组合的多个杂质导入装置的试样传送机构；以及
6 用于在专门放置即使它们彼此混合也不破坏功能的杂质的每种混 组合的杂质导入装置和用于去除树脂的装置之间传送试样和试样组的机构。
此外，本发明提供了一种杂质导入装置和装置组，其在所有步骤或部分 步骤的处理中使用等离子体，以将多种杂质导入到半导体衬底和半导体薄膜 中，其中直接或间接使固体试样保持电的特定功能所需的期望的杂质在一些 组合中在杂质导入步骤中的处理过程中如果杂质彼此相互混合而破坏某些 特定功能的情况下，以非优选杂质没有彼此混合的方式，包括下列机构中的 至少一个，或打算将下列机构中的一个用于装置组
1 能够同时导入即使它们彼此混合也不破坏功能的杂质的杂质导入 机构；
2 仅对于即使它们彼此混合也不破坏功能的杂质的组合是专有地独 立的固体试样传送机构；
3 仅专有地且独立地将导入即使它们彼此混合也不破坏功能的杂质 或导入杂质的固体试样的固体试样传送机构；
4 专门放置即使它们彼此混合也不破坏功能的杂质的每种组合的并 且用于去除树脂以防止与非优选的杂质混合的机构；
5 用于连接专门放置即使它们彼此混合也不破坏功能的杂质的每种 组合的多个杂质导入装置的试样传送机构；以及
6 用于在专门放置即使它们彼此混合也不破坏功能的杂质的每种组 合的杂质导入装置和用于去除树脂的装置之间传送试样和试样组的机构。
此外，在本发明中， 一些电的直接的特定功能具有正P型特性，并且其 它的具有负N型特性。
此外，在本发明中，电的间接的特定功能具有改变晶体的、多晶体的和 无定形的晶格以及原子和分子的耦合状态的功能。
此外，在本发明中，改变晶体的和多晶体的晶格以及原子和分子的耦合 状态的功能具有无定形化功能。
此外，本发明提供了 一种在所有步骤或部分步骤的处理中使用等离子 体，将多种杂质导入固体试样内的杂质导入方法，其中直接或间接使固体试 样保持电、机械或一些特定功能所需的期望的杂质在一些组合中在杂质导入 步骤中的处理过程中如果杂质彼此相互混合而破坏某些特定功能的情况下， 以对应杂质没有彼此混合的方式，包括使用下列机构的步骤中的至少 一个， 或打算将使用下列机构的步骤中的一个用于步骤的组合
1 通过使用与每种期望的杂质独立的杂质导入机构执行的杂质导入
步骤；
2 通过与每种期望的杂质独立的固体试样传送机构执行的传送步
骤；
3 通过用于连接与每种期望的杂质独立的杂质导入机构和固体试样 传送机构的传送机构执行的传送步骤；
4 通过专门放置每种期望的杂质的并且用于去除树脂以防止与杂质 混合的机构执行的树脂去除步骤；
5 通过用于连接与每种期望的杂质独立的多个杂质导入装置的试样 传送机构执行的传送步骤；以及
6 通过在与每种期望的杂质独立的杂质导入装置和用于去除树脂的 装置之间传送试样和试样组的机构执行的传送步骤。
在本发明中，杂质包括通过无定形化间接地且严重地影响电特性的物 质，例如He等离子体，除了一般用半导体代表的直接地电学上的活性物质 之外。
此外，在本发明中，以对应杂质没有彼此混合的方式，包括下列机构中 的至少一个或打算将下列机构中的一个用于装置组，以及杂质导入装置自 身。
本发明的效果
根据本发明，在半导体装置的制造中，将杂质导入半导体衬底的某步骤 中，保持正电和负电特性的物质可被防止混合，因此有利于半导体装置的精 密制造。更特殊地，显示了区分杂质的方法，并且考虑例如成本特性的情况，
解决方案可在制造工厂内实施。


图1是示出用于说明本发明第 一 实施例的装置的俯视图2是示出用于说明本发明的室的结构的装置的结构的截面图; 图3是示出用于说明本发明第二实施例的装置的俯视图； 图4是示出用于说明本发明第三实施例的装置的俯视图； 图5是示出用于说明背景技术的装置的结构的截面图。
标号说明
10负载锁
20分隔墙
30传送室
40HePA室
50P型掺杂室
60N型掺杂室
70P型灰化室
80N型灰化室
90臂
100臂
106臂
110臂
116臂
120底盘
122等离子体源
124等离子体
130半导体衬底
132衬底台
140阀门
具体实施例方式
在下文中将参考附图对根据本发明的实施例进行描述。本发明不限于随 后的实施例。
(第一实施例)
参考图l将对根据本发明的实施例进行描述。等离子体掺杂装置是在真 空状态下使用等离子体的例子。如果可能得到各种等离子体的最佳特征，在 真空状态下的等离子体不受限制。
此例子的特征在于实施He等离子体无定形化(HePA)并且然后执行杂 质掺杂。
本发明中，在具有下文中将描述的结构的装置中，设置有三个负载锁10, 并且五个等离子体室设置在传送室30内，该传送室具有根据用途可用分隔 墙20分开的结构。五个等离子体室分别由HePA室40、使用B2H6的P型掺 杂室50、使用PHs的N型掺杂室60、用于去除经受P型掺杂的半导体衬底 上的光刻胶的P型灰化室70以及用于去除经受N型掺杂的半导体衬底上的 光刻胶的N型灰化室80组成。为了在负载锁之间传送半导体衬底，设置了 传送室、等离子体室和机械臂。机械臂设计成可360度自由旋转。在此情况 下，三种类型的HePA臂90、 P型掺杂臂IOO和N型掺杂臂IIO配置成避免 相互混合。底盘120以如果需要半导体衬底可在HePA部和掺杂部之间转移 的方式设置。
参考图2将对五个等离子体室的基本结构进行描述。图2示出了根据例 子的HePA室的截面结构。等离子体源122设置在等离子体室40内。在附 图中没有显示气体导入机构，但是气体或杂质材料导入到室40内，以产生 等离子体124。将处理的半导体衬底130安装在衬底台132上。衬底130具 有通过使用臂90其可从传送室通过阀门140A移动到衬底台180的结构。
对于使用此装置制造半导体装置的方法将给出描述。至少一个半导体衬 底130设置在负载锁10A内。此时，首先执行HePA。因此，半导体衬底130 设置在负载锁10A内。
对于HePA技术，负载锁IOA进入恒定的真空状态，设置在负载锁10A 和传送室之间的阀门140A打开，并且半导体衬底130通过臂卯传送，并且 导入HePA室40且设置在其内。如非专利文件1所述，在0.9Pa的真空度时， HePA产生He等离子体持续七秒钟，因而导致半导体单晶衬底变得无定形。在此情况下，有两项技术。作为第一项技术，形成半导体装置的所有部 分比如晶体管，同时进入无定形状态。作为第二项技术，将掺杂成P型的部 分和将掺杂成N型的部分通过光刻胶隔离和形成图案，并且分开地进入无定 形状态。首先在第一情况下，通过HePA室40进入无定形状态下的半导体衬底 一旦穿过负载锁10A,就因此传送到装置的外面，且然后通过平版印刷步骤 由光刻胶形成图案，且随后为了实施P型掺杂传送到负载锁10B,负载锁10B 进入恒定的真空状态，并且设置在负载锁IOB和传送室之间的阀门打开，并 且半导体衬底130通过臂100传送，并导入到P型掺杂室50且设置在其内。 如非专利文件l所述，在0.9Pa的真空度时，通过P型掺杂B2H6等离子体产 生七秒钟，并且在半导体衬底上实施P型掺杂。经受P型掺杂的半导体衬底 130借助臂IOO传送到P型灰化室70。变质的和固化的抗蚀层通过P型掺杂 而去除。尽管所有的抗蚀层可去除，但为了避免半导体衬底的氧化，通过简 单地去除具有大约15nm厚度的变质的和固化的层，有可能充分地实现功能。 经受灰化的半导体衬底130借助臂IOO通过负载锁IOB传送到装置的外面。半导体衬底130经受随后的后处理和平版印刷步骤，并且N型掺杂区域 被形成图案，且半导体衬底130此后设置在负载锁10C内。负载锁10C进 入恒定的真空状态，并且设置在负载锁IOC和传送室之间的阀门140C打开， 并且半导体衬底130通过臂110传送，并导入到N型掺杂室60且设置在其 内。在此，通过N型掺杂，与PH3气体一起PH3等离子体产生十秒钟，并且 在半导体衬底上实施N型掺杂。经受N型掺杂的半导体衬底130借助臂110 传送到N型灰化室80。变质的和固化的抗蚀层通过N型掺杂而去除。尽管 所有的抗蚀层可去除，但为了避免半导体衬底的氧化，通过筒单地去除具有 大约20nm厚度的变质的和固化的层，有可能充分地实现功能。经受灰化的 半导体衬底130借助臂IIO通过负载锁IOC传送到装置的外面。下面描述第二种情况。至少一个其中P型掺杂区域通过平版印刷步骤由光刻胶形成图案的半 导体衬底130设置在负载锁10A内。此时，首先执行HePA。因此，半导体 衬底130设置在负载锁10A内。负载锁10A进入恒定的真空状态，设置在 负载锁10A和传送室之间的阀门140A打开，并且半导体衬底130通过臂90 传送，并导入HePA室40且设置在其内。如非专利文件l所述，在0.9Pa的 真空度时，He等离子体产生七秒钟，因而导致半导体单晶衬底变得无定形。 接着，对于P型掺杂，半导体衬底130通过臂90从HePA室40中取出，并且传送到底盘120A。接下来，放在底盘120A上的半导体衬底130通过臂IOO传送，并导入到P型掺杂室50且设置在其内。如非专利文件1所述，在0.9Pa的真空度时，通过P型掺杂，B2H6等离子体产生七秒钟，并且在半导体衬底上实施P型掺杂。经受P型掺杂的半导体衬底130借助臂IOO传送到P型灰化室70。 变质的和固化的抗蚀层通过P型掺杂而去除。尽管所有的抗蚀层可去除，但 为了避免半导体衬底的氧化，通过简单地去除具有大约15nm厚度的变质的 和固化的层，有可能充分地实现功能。经受灰化的半导体衬底130借助臂100 通过负载锁IOB传送到装置的外面。通过随后的后处理和平版印刷步骤，半导体衬底130的N型掺杂区域被 形成图案，并且半导体衬底130此后设置在负载锁10A内。负载锁10A进入恒定的真空状态，设置在负载锁IOA和传送室之间的 阀门140A打开，并且半导体衬底130通过臂90传送，并且导入HePA室 40且设置在其内。如非专利文件l所述，在0.9Pa的真空度时，通过HePA， He等离子体产生七秒钟，因此导致半导体单晶衬底变得无定形。接着，对于N型掺杂，半导体衬底130通过臂110从HePA室40中取 出，并且传送到底盘120B。半导体衬底130通过臂110传送，并导入到N型掺杂室60且设置在其 内。在此，与PH3气体一起PH3等离子体产生十秒钟，并且在半导体衬底上 实施N型掺杂。经受N型掺杂的半导体村底130借助臂110传送到N型灰 化室80。变质的和固化的抗蚀层通过N型掺杂而去除。尽管所有的抗蚀层 可去除，但为了避免半导体衬底的氧化，通过简单地去除具有大约20nm厚 度的变质的和固化的层，有可能充分地实现功能。经受灰化的半导体衬底130 借助臂HO通过负载锁IOC传送到装置的外面。在上述的方法中，用于半导体衬底130的必须的P型和N型掺杂以第一 方法或第二方法结束，并且半导体衬底130传送到随后的退火步骤。在退火 步骤，因为P型区域和N型区域已经以超精细的图案中彼此靠近，实际上不 可能分开执行此步骤。然而，为了保护在同样装置内的，以及在通过考虑表 面处理的传送方法传送的邻近装置内的，或完全不同的装置内的半导体的
面，在具有惰性气体或在普通温度下，可在真空下不会与半导体起反应的气 氛中实施传送和退火。(第二实施例) 参考图3将对根据本发明的第二实施例进行描述。在本发明中，将对其中HePA和掺杂在同样室中实施的例子进行描述。首先描述装置。负载锁10B和10C分别用于P型和N型。四个等离子体室设置在传送室30内。四个等离子体室由使用B2HJ々P 型掺杂室50、使用PH3的N型掺杂室60、用于去除经受P型掺杂的半导体 衬底上的光刻胶的P型灰化室70以及用于去除经受N型掺杂的半导体衬底 上的光刻胶的N型灰化室80组成。为了在负载锁之间传送半导体衬底，设 置了传送室、等离子体室和机械臂。机械臂设计成可360度自由旋转。在此 情况下，三种类型的P型掺杂臂IOO和N型掺杂臂IIO配置成避免相互混合。 底盘120以如果需要半导体衬底可在HePA部和掺杂部间转移的方式设置。对于使用此装置制造半导体装置的实施例将给出描述。有两种方法。根据第一种方法，首先在P型室和N型室中实施HePA, 随后执行P型或N型掺杂。根据第二种方法，用He稀释P型或N型掺杂物， 并且在同时展现HePA效应的情况下同时实施PA和掺杂。首先描述第一种方法。至少一个其中p型掺杂区域通过平版印刷步骤由光刻胶形成图案的半 导体衬底130设置在负载锁10B内。此时，使用P型掺杂室首先执行HePA。负载锁10B进入恒定的真空状态，设置在负载锁10B和传送室之间的 阀门140B打开，并且半导体衬底130通过臂IOO传送，并导入P型掺杂室 50且设置在其内。对于首先执行HePA,在0.9Pa的真空度时，He等离子体 产生七秒钟，因而导致半导体单晶衬底变得无定形，如非专利文件l所述。接下来，转换反应物气体用于P型掺杂。如非专利文件1所述，在0.9Pa 的真空度时，B2H6等离子体产生七秒钟，并且在半导体衬底上实施P型掺杂。 经受P型掺杂的半导体衬底130借助臂100传送到P型灰化室70。变质的 和固化的抗蚀层通过P型掺杂而去除。尽管所有的抗蚀层可去除，但为了避 免半导体衬底的氧化，通过简单地去除具有大约15nm厚度的变质的和固化 的层，有可能充分地实现功能。经受灰化的半导体衬底130借助臂100通过负载锁IOB传送到装置的外面。半导体衬底130的N型掺杂区域通过随后的后处理和平版印刷步骤而被 形成图案，并且半导体衬底130此后设置在负载锁10C内。首先，通过使用 N型掺杂室60，在N型形成图案区域上执行HePA。负载锁10C进入恒定的真空状态，并且设置在负载锁IOC和传送室之 间的阀门140C打开，并且半导体衬底130通过臂IIO传送，并导入到N型 掺杂室60且设置在其内。对于首先执行HePA,在0.9Pa的真空度时，He 等离子体产生七秒钟，因而导致半导体单晶衬底变得无定形，如非专利文件1所述。随后，—转换反应物气体用于N型掺杂。在此，通过N型掺杂，与PH3气体一起PH3等离子体产生十秒钟，并且 在半导体衬底上实施N型掺杂。经受N型掺杂的半导体衬底130借助臂110 传送到N型灰化室80。变质的和固化的抗蚀层通过N型掺杂而去除。尽管 所有的抗蚀层可去除，但为了避免半导体衬底的氧化，通过简单地去除具有 大约20nm厚度的变质的和固化的层，有可能充分地实现功能。经受灰化的 半导体衬底130借助臂IIO通过负载锁IOC传送到装置的外面。接下来，描述第二种方法。至少一个其中P型掺杂区域通过平版印刷步骤由光刻胶形成图案的半 导体衬底130设置在负载锁10B内。负载锁10B进入恒定的真空状态，设 置在负载锁10B和传送室30之间的阀门140B打开，并且半导体衬底130 通过臂100传送，并导入P型摻杂室50且设置在其内。在此，与主要用He稀释的B2H6气体一起，通过P型掺杂B2H6等离子体产生七秒钟，并且在半导体衬底上实施P型掺杂。经受P型掺杂的半导体衬底130借助臂100传送 到P型灰化室70。变质的和固化的抗蚀层通过P型掺杂而去除。尽管所有 的抗蚀层可去除，但为了避免半导体衬底的氧化，通过简单地去除具有大约 15nm厚度的变质的和固化的层，有可能充分地实现功能。经受灰化的半导 体衬底130借助臂IOO通过负载锁IOB传送到装置的外面。半导体衬底130的N型掺杂区域通过随后的后处理和平版印刷步骤而被 形成图案，并且半导体衬底130此后设置在负载锁10C内。负载锁10C进入恒定的真空状态，并且设置在负载锁10C和传送室之
间的阀门140C打开，并且半导体衬底130通过臂110传送，并导入到N型 掺杂室60且设置在其内。在此，与主要用He稀释的PH3气体一起，通过N 型掺杂，PH3等离子体产生十秒钟，并且在半导体衬底上实施N型掺杂。经 受N型掺杂的半导体衬底130借助臂110传送到N型灰化室80。变质的和 固化的抗蚀层通过N型掺杂而去除。尽管所有的抗蚀层可去除，但为了避免 半导体衬底的氧化，通过简单地去除具有大约20nm厚度的变质的和固化的 层，有可能充分地实现功能。经受灰化的半导体衬底130借助臂110通过负 载锁IOC传送到装置的外面。在上述的方法中，用于半导体衬底130的必须的P型和N型掺杂以第一 方法或第二方法结束，并且半导体衬底130传送到随后的退火步骤。在退火 步骤中，因为P型区域和N型区域在超精细的形成图案中已经彼此靠近，实 际上不可能分开执行此步骤。然而，为了保护同样装置内的，以及在通过考 虑表面处理的传送方法传送的邻近装置内的，或完全不同的装置内的半导体 的表面，在具有惰性气体或在普通温度下，可在真空下不会与半导体起反应 的气氛中实施传送和退火。(第三实施例)参考图4将对根据本发明的第三实施例进行描述。等离子体掺杂装置是 其中在真空状态下使用等离子体的例子。完全可得到各种等离子体的最佳特 征，并且在真空状态下的等离子体不受限制。本实施例的特征在于，用于实施He等离子体无定形化(HePA)，然后 进行杂质掺杂及去除光刻胶的装置组，有意地设置成有效地执行一系列步 骤。然而，根据半导体衬底的传送，通过使用在半导体制造厂高度管理的晶 片传送机构和它们的管理功能，由于存在能够实现同样功能的装置组，即使 其间形成较大的距离，或者由于工厂内配置的原因它们没有储藏在一个罩 内，也完全可能展现一系列功能。极端地，也在如下情况下，即其中本发明 中描述的某步骤将在工厂A执行，并且其它步骤将在工厂B执行，可想象 其它负面效应，比如来自周围环境的污染或微粒的增加。然而，在工厂间建 立维持洁净的高度地物理的分布系统的今天,执行并不困难，不仅没有歪曲本发明的精神和主旨，而且可实现。其中有意在附近集中设置装置的情况将再次描述。
下面对装置的结构进行描述。每个装置设置有负载锁10、传送室30以及等离子体室。其中五个装置一起提供的措施的功能由包括HePA室40的 装置42、包括使用B2H6的P型掺杂室50的装置52、包括使用PH3的N型 掺杂室60的装置62、包括用于去除经受P型掺杂的半导体衬底上的光刻胶 的P型灰化室70的装置72以及包括用于去除经受N型掺杂的半导体衬底上 的光刻胶的N型灰化室80的装置82组成。下面将对通过使用这些装置组执行等离子体掺杂的例子进行描述。下面描述四项纟支术。 (第一项技术)至少一个半导体衬底130设置在包括HePA室40的装置42的负载锁10A 内。此时，首先执行HePA。负载锁IOA进入恒定的真空状态，设置在负载 锁10A和传送室之间的阀门140A打开，并且半导体衬底130通过臂90传 送，并且导入HePA室40且设置在其内。如非专利文件l所述，在0.9Pa的 真空度时，通过HePA， He等离子体产生七秒钟，因而导致半导体单晶衬底 变得无定形。通过HePA室40进入无定形状态下的半导体衬底一次穿过负载锁10A, 就因此传送到装置的外面，然后通过平版印刷步骤由光刻胶形成图案，且随 后为了实施P型掺杂而传送到包括P型掺杂室50的装置52的负载锁10B, 负载锁10B进入恒定的真空状态，并且设置在负载锁10B和传送室之间的 阀门140B打开，并且半导体衬底130通过臂100传送，并导入到P型掺杂 室50且设置在其内。如非专利文件1所述，在0.9Pa的真空度时，通过P 型掺杂，B2H6等离子体产生七秒钟，并且在半导体衬底上实施P型掺杂。经受P型掺杂的半导体衬底130—次穿过负载锁10A,且传送到装置的 外面，传送到包括用于去除经受P型掺杂的半导体衬底上的光刻胶的P型灰 化室70的装置72的负载锁IOD，负载锁10D进入恒定的真空状态，并且设 置在负载锁10D和传送室之间的阀门140D打开，并且半导体衬底130通过 臂106传送，并设置在P型灰化室70内。变质的和固化的抗蚀层通过P型 掺杂而去除。尽管所有的抗蚀层可去除，但为了避免半导体衬底的氧化，通 过简单地去除具有大约15nm厚度的变质的和固化的层，有可能充分地实现 功能。经受灰化的半导体衬底130借助臂106通过负载锁IOD传送到装置的 外面。
半导体衬底130经受随后的后处理和平版印刷步骤，并且N型掺杂区域此后被形成图案，且半导体村底130此后设置在包括N型掺杂室60的装置 62的负载锁10C内。负载锁IOC进入恒定的真空状态，并且设置在负载锁 10C和传送室之间的阀门140C打开，并且半导体衬底130通过臂110传送， 并导入到N型掺杂室60且设置在其内。在此，通过N型掺杂，与PEb气体 一起PH3等离子体产生十秒钟，并且在半导体衬底上实施N型掺杂。经受N 型掺杂的半导体衬底130 —次穿过负载锁10C,并且通过臂110传送到装置 的外面，传送到包括用于去除经受N型掺杂的半导体衬底上的光刻胶的N 型灰化室80的装置82的负载锁IOE，并且通过臂116设置在N型灰化室80 内。变质的和固化的抗蚀层通过N型掺杂而去除。尽管所有的抗蚀层可去除， 但为了避免半导体衬底的氧化，通过简单地去除具有大约20nm厚度的变质 的和固化的层，有可能充分地实现功能。经受灰化的半导体衬底130借助臂 116通过负载锁IOE传送到装置的外面。 下面描述第二种情况。至少一个通过光刻胶经受P型形成图案的半导体衬底130设置在包括 HePA室40的装置42的负载锁10A内。此时，首先执行HePA。负载锁10A 进入恒定的真空状态，设置在负载锁IOA和传送室之间的阀门140A打开， 并且半导体衬底130通过臂90传送，并导入HePA室40且设置在其内。如 非专利文件1所述，在0.9Pa的真空度时，通过HePA, He等离子体产生七 秒钟，因而导致半导体单晶衬底变得无定形。通过HePA室40进入无定形状态下的半导体衬底 一 次穿过负载锁10A ， 并且因此传送到装置的外面，然后为了实施P型掺杂传送到包括P型掺杂室 50的装置52的负载锁IOB，负载锁10B进入恒定的真空状态，并且:&置在 负载锁10B和传送室之间的阀门140B打开，并且半导体衬底130通过臂100 传送，并导入到P型掺杂室50且设置在其内。如非专利文件1所述，在0.9Pa 的真空度时，通过P型掺杂B2H6等离子体产生七秒钟，并且在半导体衬底 上实施P型掺杂。经受P型掺杂的半导体衬底130 —次穿过负载锁IOA，且传送到装置的 外面，并且传送到包括用于去除经受P型掺杂的半导体衬底上的光刻胶的P 型灰化室70的装置72的负载锁10D,负载锁IOD进入恒定的真空状态，并 且设置在负载锁IOD和传送室之间的阀门140D打开，并且半导体衬底130 通过臂106传送，并设置在P型灰化室70内。变质的和固化的抗蚀层通过p型掺杂而去除。尽管所有的抗蚀层可去除，但为了避免半导体衬底的氧化，通过筒单地去除具有大约15nm厚度的变质的和固化的层，有可能充分地实 现功能。经受灰化的半导体衬底130借助臂106通过负载锁IOD传送到装置 的外面。半导体衬底130经受随后的后处理和平版印刷步骤，并且N型掺杂区域 此后被形成图案，且半导体衬底130此后设置在包括HePA型掺杂室40的 装置42的负载锁10A内。负载锁10A进入恒定的真空状态，并且设置在负 载锁10A和传送室之间的阀门140A打开，并且半导体衬底130通过臂90 传送，并导入HePA室40且设置在其内。在此，如非专利文件1所述，在 0.9Pa的真空度时，通过HePA, He等离子体产生七秒钟，以使得半导体单 晶衬底进入无定形状态。在此情况下，先前掺杂的P型杂质层整个覆盖有例 如光刻胶的形成图案材料。因此，具有不同特性的杂质可被防止在HePA室 内彼此混合。通过HePA室40进入无定形状态下的半导体衬底一次穿过负载锁10A, 并且因此传送到装置的外面，然后设置在包括N型掺杂室60的装置62的负 载锁10C内，负载锁IOC进入恒定的真空状态，并且设置在负载锁]OC和 传送室之间的阀门140C打开，并且半导体衬底130通过臂110传送，并导 入到N型掺杂室60且设置在其内。在此，通过N型掺杂，与PH3气体一起 PH3等离子体产生十秒钟，并且在半导体衬底上实施N型掺杂。经受N型掺 杂的半导体衬底130—次通过臂110穿过负载锁10C,并且传送到装置的外 面，且传送到包括用于去除经受N型掺杂的半导体衬底上的光刻胶的N型 灰化室80的装置82的负载锁10E,并且通过臂116设置在N型灰化室80 内。变质的和固化的抗蚀层通过N型掺杂而去除。尽管所有的抗蚀层可去除， 但为了避免半导体衬底的氧化，通过简单地去除具有大约20nm厚度的变质 的和固化的层，有可能充分地实现功能。经受灰化的半导体衬底130借助臂 116通过负载锁IOE传送到装置的外面。第三项技术是首先在P型室和N型室内实施HePA,随后执行P型或N 型掺杂的方法。至少一个其中P型掺杂区域通过平版印刷步骤由光刻胶形成图案的半 导体衬底130设置在负载锁10B内。此时，使用P型掺杂室50首先执行HePA。 负载锁10B进入恒定的真空状态，设置在负载锁10B和传送室之间的 阀门140B打开，并且半导体衬底130通过臂IOO传送，并导入P型掺杂室 50且设置在其内。对于首先执行的HePA,在0.9Pa的真空度时，He等离子 体产生七秒钟，因此导致半导体单晶衬底变得无定形，如非专利文件1所述。接下来，转换反应物气体用于P型掺杂。如非专利文件1所述，在0.9Pa 的真空度时，通过P型掺杂，B2H6等离子体产生十秒钟，并且在半导体村底 上实施P型掺杂。经受P型掺杂的半导体衬底130—次穿过负载锁IOA，并 且传送到装置的外面，且传送到包括用于去除经受P型掺杂的半导体衬底上 的光刻胶的P型灰化室70的装置72的负载锁IOD。变质的和固化的抗蚀层 通过P型掺杂而去除。尽管所有的抗蚀层可去除，但为了避免半导体衬底的 氧化，通过简单地去除具有大约15nm厚度的变质的和固化的层，有可能充 分地实现功能。经受灰化的半导体衬底130借助臂100通过负载锁1OD传送到装置的外面。半导体衬底130经受随后的后处理和平版印刷步骤，并且N型掺杂区域 被形成图案，并且半导体衬底130此后设置在负载锁10C内。首先，通过使 用N型掺杂室60，在经受N型形成图案的区域上也执行HePA。负载锁10C进入恒定的真空状态，并且设置在负载锁10C和传送室之 间的阀门140C打开，并且半导体衬底130通过臂IIO传送，并导入到N型 掺杂室60且设置在其内。对于首先执行的HePA,在0.9Pa的真空度时，He 等离子体产生七秒钟，因而导致半导体单晶衬底变得无定形，如非专利文件1所述。然后，转换反应物气体用于N型掺杂。在此，通过N型掺杂，与PH3—起PH3等离子体产生十秒钟，并且在半 导体衬底上实施N型掺杂。经受N型掺杂的半导体衬底130借助臂110 — 次穿过负载锁10C，并且由此传送到装置的外面。随后，半导体衬底130传送到包括用于去除经受N型掺杂的半导体衬底 上的光刻胶的N型灰化室80的装置82的负载锁IOE，并且通过臂116设置 在N型灰化室80内。在此，变质的和固化的抗蚀层通过N型掺杂而去除。 尽管所有的抗蚀层可去除，但为了避免半导体衬底的氧化，通过简单地去除 具有大约20nm厚度的变质的和固化的层，有可能充分地实现功能。经受灰
化的半导体衬底130借助臂IIO通过负载锁IOC传送到装置的外面。对于第四项技术，用He稀释P型或N型4参杂物，并且在同时展现HePA 效应的情况下同时实施PA和掺杂。负载锁IOB设置有至少一个其中P型摻杂区域通过平版印刷步骤由光刻 胶形成图案的半导体衬底130。负载锁10B进入恒定的真空状态，设置在负载锁IOB和传送室之间的 阀门140B打开，并且半导体衬底130通过臂IIO传送，并导入P型掺杂室 50且设置在其内。在此，与主要用He稀释的B2H6气体一起，通过P型掺 杂，B2H6等离子体产生七秒钟，并且在半导体衬底上实施P型掺杂。经受P 型掺杂的半导体衬底130—次通过负载锁10A,并且传送到装置的外面，并 且传送到包括用于去除经受P型掺杂的半导体衬底上的光刻胶的P型灰化室 70的装置72的负载锁10D,并且设置在P型灰化室70内。变质的和固化的 抗蚀层通过P型掺杂而去除。尽管所有的抗蚀层可去除，但为了避免半导体 衬底的氧化，通过简单地去除具有大约15nm厚度的变质的和固化的层，有 可能充分地实现功能。经受灰化的半导体衬底130借助臂100通过负载锁 IOD传送到装置的外面。半导体衬底130经受随后的后处理和平版印刷步骤，并且N型掺杂区域 被形成图案，并且半导体衬底130此后设置在负载锁10C内。在此，与主要用He稀释的PH3气体一起，通过N型掺杂，PH3等离子 体产生十秒钟，并且在半导体衬底上实施N型掺杂。经受N型掺杂的半导 体衬底130借助臂IIO—次穿过负载锁10C,从而传送到装置的外面。随后，半导体衬底130传送到包括用于去除经受N型掺杂的半导体衬底 上的光刻胶的N型灰化室80的装置82的负载锁IOE，并且通过臂116设置 在N型灰化室80内。在此，变质的和固化的抗蚀层通过N型掺杂而去除。 尽管所有的抗蚀层可去除，但为了避免半导体衬底的氧化，通过简单地去除 具有大约20nm厚度的变质的和固化的层，有可能充分地实现功能。经受灰 化的半导体衬底130借助臂IIO通过负载锁IOC传送到装置的外面。在上述的方法中，用于半导体衬底130的必须的P型和N型掺杂以第一 至第四方法结束，并且半导体衬底130传送到随后的退火步骤。因为在退火 步骤中，P型区域和N型区域在超精细的图案中已经彼此靠近，实际上不可 能分开执行此步骤。然而，为了保护在同样装置内的，以及在通过考虑表面
处理的传送方法传送的邻近装置内的，或完全整个不同的装置内的半导体的 表面，在具有惰性气体或在普通温度下，可在真空下不会与半导体起反应的 气氛中实施传送和退火。此外，如果使用在所有的实施例中作为例子使用的B2H6或PH3，当导入 硼或磷时，也导入了氢。在此情况下，如果在半导体装置内氢不实施非优选 的动作，结果是其也可能同时导入。虽然在实施例中没有给出描述，但BF3 气体在半导体工业中经常使用。同时，当导入硼时，也导入了氟。在此情况 下，如果在半导体装置内氟不实施非优选的动作，结果是其也可能同时导入。工业实用性在半导体装置的制造中，将杂质导入半导体衬底内，有可能防止保持正 电和负电特性的物质在某步骤混合，由此高精度地控制导入杂质的量。因此，本发明可实施用于制造例如VLSI的精密的半导体集成电路装置。
权利要求
1.一种通过使用等离子体将多种杂质导入固体试样中的杂质导入装置，所述装置包括下列机构中的至少一个，或打算将下列机构中的一个作为装置组1与每种期望的杂质独立的杂质导入机构；2与每种期望的杂质独立的固体试样传送机构；3用于连接与每种期望的杂质独立的所述杂质导入机构和所述固体试样传送机构的传送机构；4专门放置每种期望的杂质的并且用于去除树脂以防止杂质导入的机构；5用于连接与每种期望的杂质独立的多个杂质导入装置的试样传送机构；以及6用于在与每种期望的杂质独立的杂质导入装置和用于去除树脂的装置之间传送试样和试样组的机构。
2 与每种期望的杂质独立的固体试样传送机构；
3 用于连接与每种期望的杂质独立的所述杂质导入机构和所迷 固体试样传送机构的传送机构；
4 专门放置每种期望的杂质的并且用于去除树脂以防止杂质导 入的4几构；
5 用于连接与每种期望的杂质独立的多个杂质导入装置的试样 传送才几构；以及
6 用于在与每种期望的杂质独立的杂质导入装置和用于去除树 脂的装置之间传送试样和试样组的机构。2. 如权利要求1所述的杂质导入装置，其中所述试样是包括半导体衬 底或半导体薄膜的衬底，并且在所有步骤或部分步骤的处理中使用等离子 体，以将多种杂质导入到所述半导体衬底或所述半导体薄膜内。3. 通过使用等离子体用于将多种杂质导入固体试样中的杂质导入装置， 所述装置包括下列机构中的至少 一个，或打算将下列机构中的 一个作为装置 组，其中在使固体试样保持电、机械或一些特定功能所需的期望的杂质即使 在一些组合中在杂质导入步骤中的处理过程中杂质彼此相互混合也不破坏 其功能并且在其它的组合中破坏相互特定功能的情况下，以非优选的杂质没 有彼此混合的方式，所述装置包括下列机构中的至少一个，或打算将下列机 构中的一个用于装置组1 能够同时导入即使它们彼此混合也不破坏功能的杂质的杂质 导入纟几构；2 仅对于即使它们彼此混合也不破坏功能的杂质的组合是专有 地独立的固体试样传送机构；3 仅专有地且独立地传送到将要导入的即使它们彼此混合也不 破坏功能的杂质或导入杂质的固体试样的固体式样传送机构；4 专门放置即使它们彼此混合也不破坏功能的杂质的每种组合 的并且用于去除树脂以防止与非优选的杂质混合的机构；5 用于连接专门放置即使它们彼此混合也不破坏功能的杂质的 每种组合的多个杂质导入装置的试样传送机构；以及6 用于在专门放置即使它们彼此混合也不破坏功能的杂质的每 种组合的杂质导入装置和用于去除树脂的装置之间传送试样和试样组的 机构。4. 如权利要求3所述的杂质导入装置，其中所述固体试样是半导体衬 底或包括半导体薄膜的衬底，并且在所有步骤或部分步骤的处理中使用等离 子体，以将多种杂质导入到所述半导体衬底和所述半导体薄膜内。5. 如权利要求2或4所述的杂质导入装置，其中一些杂质表现出正P 型并且其它的表现出负N型，其作为电的直接的特定功能。6. 如权利要求2或4所述的杂质导入装置，其中所述杂质具有改变晶 体的、多晶体的和无定形的晶格以及原子和分子的耦合状态的功能，其作为 电的间接的特定功能。7. 如权利要求6所述的杂质导入装置，其中所述杂质具有无定形化功 能，作为改变晶体的和多晶体的晶格以及原子和分子的耦合状态的功能。8. —种通过使用根据权利要求1所述的杂质导入装置，在所有步骤或 部分步骤的处理中使用等离子体，将多种杂质导入固体试样内的杂质导入方 法，其中直接或间接使固体试样保持电、机械或一些特定功能所需的期望的 杂质在一些组合中在杂质导入步骤中的处理过程中如果杂质彼此相互混合 而破坏某些特定功能的情况下，以对应杂质没有彼此混合的方式，所述方法 包括使用下列机构的步骤中的至少一个，或打算将使用下列机构的步骤中的 一个用于步骤的组合1 通过使用与每种期望的杂质独立的杂质导入机构执行的杂质 导入步骤；2 通过与每种期望的杂质独立的固体试样传送机构执行的传送 步骤；3 通过用于连接与每种期望的杂质独立的所述杂质导入机构和所述固体试样传送机构的传送机构执行的传送步骤；4 通过专门放置每种期望的杂质的并且用于去除树脂以防止与 其它杂质混合的机构执行的树脂去除步骤；5 通过用于连接与每种期望的杂质独立的多个杂质导入装置的 试样传送机构执行的传送步骤；以及6 通过在与每种期望的杂质独立的杂质导入装置和用于去除树 脂的装置之间传送试样和试样组的机构执行的传送步骤。
全文摘要
本发明的目的是当将导入固体试样中的杂质彼此混合时，防止最初期望的功能未展现，并且高精度地执行等离子体掺杂。为了区别可以混合的杂质和不应混合的杂质，首先区别核心的杂质导入机构。为了避免非常少量的杂质混合物，专门使用用于传送将处理的半导体衬底的机构和用于去除将形成在半导体衬底上的树脂材料的机构。
文档编号H01L21/02GK101151707SQ20068001032
公开日2008年3月26日 申请日期2006年3月29日 优先权日2005年3月30日
发明者中山一郎, 伊藤裕之, 佐佐木雄一朗, 奥村智洋, 水野文二, 金成国 申请人:松下电器产业株式会社