专利名称：用于测量场效应晶体管的栅极隧穿泄漏参数的方法和结构的制作方法
技术领域：
本发明涉及半导体晶体管领域；更具体而言，其涉及一种绝缘体上硅 场效应晶体管以及一种用于测量场效应晶体管的栅极隧道泄漏参数的方法 和结构。
背景技术：
绝缘体上硅(SOI)技术采用覆盖支撑硅体晶片上的绝缘层的单晶硅
层。在硅层中制造场效应晶体管(FET) 。 SOI技术使某些性能优点例如 寄生结电容的减小成为可能，其在半导体工业中是有用的。
为精确建模SOI FET的行为，必须精确确定在沟道区域中从FET的 栅极到体的隧穿电流。因为体接触的SOIFET的结构利用了相对大的面积 的非沟道区域介质，其增加了从FET的栅极到非沟道区域的寄生泄漏电 流，所以该电流难以测量。寄生泄漏电流可超过沟道区域泄漏电流，4吏得 不可能精确建模。
因此，需要具有减小的非沟道栅极到体的泄漏的绝缘体上硅场效应晶 体管和用于测量绝缘体上硅场效应晶体管的隧道泄漏电流的结构和方法。
发明内容
本发明利用了在同一个栅极电极之下具有薄和厚的介质区域的SOI FET作为隧穿泄漏电流测量器件，其中在所述栅极电极之下设置所述厚介 质层邻近所述SOI FET体接触的上方。所述厚^h质层最小化了寄生隧穿泄 漏电流，否则所述隧穿泄漏电流将干扰从所述栅极电极在所述SOI FET的 所述沟道区域中的薄介质隧穿泄漏电流的测量。本发明的第一方面是一种结构，包括在半导体村底中形成的硅体； 在所述硅体的顶表面上的介质层；以及在所述介质层的顶表面上的导电层， 在所述导电层与所述硅体的所述顶表面之间的所述介质层的第一区域具有 第一厚度，以及在所述导电层与所述硅体的所述顶表面之间的所述介质层 的第二区域具有第二厚度，所述第二厚度与所述第一厚度不同。
本发明的第二方面是一种测量泄漏电流的方法，包括提供第一和第 二器件，其中每一个器件包括:在半导体衬底中形成的硅体；在所述硅体的
顶表面上的介质层，所述介质层的第一区域具有第一厚度和所述介质层的 第二区域具有第二厚度，所述第一厚度小于所述第二厚度；在所述介质层 的顶表面上的导电层；从所述半导体衬底的顶表面在所述硅体的所有侧面 上延伸到所述半导体衬底中的介质隔离；在所述半导体衬底中在所述硅体 之下的掩埋介质层，所述介质隔离接触所述掩埋介质层；所述导电层的第 一区域沿第一方向延伸以及所述导电层的第二区域沿第二方向延伸，所述 第二方向与所述第一方向垂直；以及所述导电层的所述第一区域被设置在
所述介质层的所述第一区域和所述介质层的所述第二区域的邻近的第一部 分之上，所述导电层的所述第二区域被设置在所述介质层的所述第二区域 的第二部分之上，所述介质层的所述第二区域的所述第二部分邻近所述介
质层的所述第二区域的所述第一部分；以及对于所述第一和第二器件中的 每一个进行在所述导电层与所述硅体之间的电流流动的测量。
在附加的权利要求中阐明了本发明的特性。然而，通过参考示例的实 施例的以下详细的说明并结合附图阅读时，将最好地理解本发明本身，其 中
图1A是根据本发明的第一和第二实施例的SOIFET的顶视图； 图1B是通过图1A的线1B-1B的截面图； 图1C是通过图1A的线1C-1C的截面图； 图1D是通过图1A的线1D-1D的截面图；图2是根据本发明的第一实施例的示例性隧穿栅极电流测量结构的顶 视图3是根据本发明的第二实施例的示例性隧穿栅极电流测量结构的顶 视图4A是根据本发明的第三和第四实施例的SOIFET的顶视图； 图4B是通过图4A的线4B-4B的截面图5是根据本发明的第三实施例的示例性隧穿栅极电流测量结构的顶 一见图；以及
图6是根据本发明的第四实施例的示例性隧穿栅极电流测量结构的顶 视图。
具体实施例方式
图1A是根据本发明的第一和笫二实施例的SOIFET的顶视图。在图 1A中，FET 100包括硅体105、具有第一区域115和垂直于第一区域115 的一体的第二区域120的"T"形导电层IIO、以及介质层(例如栅极介质 层)、薄介质区域125 (例如薄栅介质区域)和厚介质区域130 (例如厚栅 极介质区域)。通过短划线示出了厚介质区域130。薄和厚介质区域125 和130可以由单个一体的介质层形成、由两个分离但邻接的介质层形成或 者厚区域130包括在下伏的第一介质层之上的第二介质层而薄区域125仅 仅包括笫二介质层。在导电层110的第一区域115的相对的各侧上在体105 中形成第一和第二源极/漏极135和140。在体105中离开栅极110的第一 区域115邻近栅极110的第二区域120的侧面150形成体接触区域145。 沟槽隔离(TI) 155围绕体105。第一柱接触160接触栅极110并且第二 柱接触165接触体105的体接触区域145。
对于N沟道FET (NFET)器件，P-掺杂体105除了 N+掺杂的第一 和第二源极/漏极区域135和140以及P+掺杂的体接触区域145之外。对 于P沟道FET (PFET)器件，N-掺杂体105除了 P+掺杂的第一和第二源 极/漏极区域135和140以及N+掺杂的体接触区域145之外。导电层110的第一区域115具有宽度W和长度L。厚介质区域130在 导电层110的第一区域115之下从导电层110的第二区域120延伸了距离 D (例如具有宽度D)。
图1B是通过图1A的线1B-1B的截面图。在图1B中，沟槽隔离155 物理接触掩埋氧化物层(BOX) 170。 BOX170依次物理接触珪衬底175。 因而体105与硅衬底175或任何邻近的器件电隔离。在图1B中，在导电 层110之上形成层间(interlevel)介质层180以及柱第一和第二接触160 和165延伸通过层间介质层180。在笫一柱接触160与导电层110之间形 成可选的金属硅化物接触185同时在第二柱接触165与体接触区域145之 间形成可选的金属硅化物接触l卯。金属硅化物的实例包括硅化钛、硅化 钽、硅化鴒、硅化铂以及硅化钴。
薄介质区域125具有厚度Tl并且厚介质区域130具有厚度T2。在一 个实例中，Tl是在约0.8nm与约1.5nm之间。在一个实例中T2是在约 2nm与约3nm之间。薄介质区域125包括二氧化硅、氮化硅、高K材料、 金属氧化物、Ta205、 BaTi03、 Hf02、 Zr02、 A1203、金属石圭酸盐、HfSixOy、 HfSixOyNz及其组合。厚介质材料130也可包括二氧化硅、氮化硅、高K 材料、金属氧化物、Ta2Os、 BaTi03、 Hf02、 Zr02、 A1203、金属硅酸盐、 HfSixOy、 HfSixOyNz及其组合。薄和厚介质材料125和130包括相同或不 同的材料。高K介质材料具有大于IO的相对介电常数。
从导电层110到体105中存在三条隧穿电流泄漏路径。第一泄漏路径 (对应隧穿泄漏电流L )从导电层110的第一区域115通过薄介质区域125 到体105。第二泄漏路径(对应隧穿泄漏电流12)从导电层110的第一区 域115通过厚介质区域130到体105。第三泄漏路径(对应隧穿泄漏电流 I3)从导电层110的第二区域120通过厚介质区域130到体105和体接触 区域145。
图1C是通过图1A的线1C-1C的截面图。在图1C中，将第一和第二 源才及/漏极135和140分别对准到导电层110的第一区域115的相对的侧壁 195和200。清楚起见，图1C(或图1A、 1B或1D)中未例出间隔物，然而，本发明可应用于被制造为具有间隔物的器件。如本领域所公知，间隔 物是在栅极电极的侧壁上形成的薄层并且将源极/漏极对准到间隔物的暴 露的侧壁而不是栅极电极的侧壁。
图1D是通过图1A的线1D-1D的截面图。在图1D中，应该注意的是 厚介质区域130没有在导电层110的全部的第二区域120之下延伸。
回到图1A和1B，栅极隧穿泄漏电流密度J是介质层材料、介质层材 料和跨过介质层的电压(对于FET为VT)的函数。在下列讨论中参考图 1A和1B将是有益的。如图1B所示，FET 100的总的栅极到体的隧穿泄 漏电流IGB (此后的栅极隧穿泄漏)等于I卄l2+l3。薄介质区域125的隧穿 泄漏电流密度为Ji并且厚介质区域130的隧穿泄漏电流密度为J2。通常， 栅极隧穿泄漏电流I等于J乘以特定区域的介质的面积。因此，栅极隧穿 泄漏电流I！等于JrL ( W-D )。栅极隧穿泄漏电流12等于J2.L.D。栅极隧 穿泄漏电流13等于J2'A.B (在图1A中示出了 A) 。 SOI FET 100的总的 栅极隧穿泄漏由下式给出
IGB= JrL ( W-D ) +J2LD+J2AB (1)
当用作测量结构时，设计SOIFET100以便13保持恒定，同时选择关 系L' ( WD ) >L.D和T2>T1以便I户L。
图2是根据本发明的第一实施例的示例性隧穿栅极电流测量结构的顶 视图。在图2中，测试结构210包括第一SOI FET 215和第二S01 FET 220。 第一 SOI FET 215与图1A中的SOI FET 100相似，除了导电层110的第 一区域115具有对应图1A中的宽度W的宽度WA以外。第二 SOI FET 220 与第一 SOI FET 215相似，除了导电层110的第一区域115具有对应宽度 WA的宽度WB以外。在本发明的第一实施例中WA不可以等于WB，目 的是形成具有不同的薄介质面积而其它相同的两个SOI FET。
SOIFET215的总的栅极隧穿泄漏电流(参考图1A和IB如前面所讨 论的，假定通过导电层110的第二区域120的电流是可忽略的)可表示为 IGBA=I1A+I2A+I3A，其中Iia= JrL ( WAD) ， I2A=J2.LD以及I3^J2'AB以 给出Igba= JiL ( WA-D ) +J2LD+J2.A.B ( 2 )
以及SOI FET 220的总的栅极隧穿泄漏电流可表示为 Igbb=Iib+I2b+I3b，其中IiB=JrL (WB-D) , I2A=J2LD以及I3A=J2AB以 给出
Igbb= JrL ( WB國D ) +J2.L.D+J2.A.B ( 3 )
以及从IGBB中减去IGBA，重新排列得到 IGBA-IGBB= JrL (WA画WB ) (4 )
由于可以通过施加跨过柱接触160和165的电压然后测量流动通过柱 接触160和165的电流来测量lGBA和lGBB，并使用WA、 WB、 A、 B作为 已知值(设计值加制造偏差)，可以求解^。已知J1，可计算得到具有与 薄介质区域125相同的薄介质层的任何SOIFET的IlD然后同样可以计算
J2和l2。在相同电压下测量lGBA和lGBB。在一个实例中，在常规(单厚度
栅极介质)SOIFET的阈值电压(VT)下測量Igba和Igbb。
图3是根据本发明的第二实施例的示例性隧穿栅极电流测量结构的顶 视图。在图3中，测试结构225包括第一SOI FET 230和第二SO1 FET 235。 第一 SOI FET 230与图1A中的SOI FET 100相似，除了厚介质区域130 在导电层110的第一区域115之下从导电层110的第二区域120延伸了对 应图1A中的距离D的距离DA (例如在导电层110的第二区域120之下 的厚介质区域130的区域具有宽度DA)。第二SOIFET 235与第一S01 FET 230相似，除了厚介质区域130从导电层110的第二区域120在导电 层110的第一区域115之下延伸了对应距离DA的距离DB (例如在导电 层110的第二区域120之下的厚介质区域130的区域具有宽度DA )之夕卜。 在本发明的第二实施例中DA不可以等于DB,目的是形成具有不同的薄 介质面积而其它相同的两个SOI FET。
SOI FET 230的总的栅极隧穿泄漏电流可表示为IGBA=I1A+I2A+I3A， I1A= JrL ( W-DA) , I2A=J2L.DA以及I3A=J2AB以给出 Igba= Ji.L ( W國DA ) +J2.L.DA+J2AB ( 5 )
以及SOIFET 235的总的4册极隧穿泄漏电流可表示为lCBB=I1B+I2B，其中I1B= JrL (W-DB) ， I2B=J2.L.DB以及I3A=J2AB以给出 Igbb= JiL ( W國DB ) +J2.L.DB+J2.A.B ( 6 )
由于可以通过施加跨过柱接触160和165的电压测量然后测量流动通 过柱接触160和165的电流来测量IGBA和IGBB,并且使用L、 W、 DA 和DB、 A、 B为已知值(设计值加制造偏差)，并且公式(5)和(6)提 供了具有两个未知数的两个等式，可求解J1和J2。已知J1和J2，可计算 得到具有与薄介质区域125相同的薄介质层的任何SOI FET的L和I2。
图4A才艮据本发明的第三和第四实施例的SOIFET的顶视图。在图4A 中，SOIFET240与图1A中的SOIFET相似，有以下例外
SOI FET 240基本上关于通过并垂直于体105的中心轴245对称以及 导电层110A是"H"形的。导电层110A的第一区域115位于垂直于第一 区域115的一体的笫二和第三区域120之间。薄介质区域125位于(短划 线限定的)第一与第二厚介质层130之间。在体105中邻近栅极110A的 第一和第二区域120的侧面150形成第一和第二体接触区域145。第一柱 接触160接触栅极110并且第一和第二柱接触165接触体接触区域145。 导电层110A的第一区域115具有宽度W以及长度L。厚介质区域130从 导电层110A的第一和第二区域120在导电层110A的第一区域115下延伸 了距离D。
当用作测量结构时，设计SOI FET 240使13保持恒定，同时L. ( W-D ) >L.D和T2>T1以使I户l2。
图4B是通过图4A的线4B-4B的截面图。在图4B中，从导电层110A 到体105中存在五条隧穿电流泄漏路径。第一泄露路径(对应隧穿泄漏电 流I。从导电层110的第一区域115通过薄介质区域125到体105。第二 和第三泄漏路径(对应隧穿泄漏电流12)从导电层110的第一区域115通 过第一和笫二厚介质层130到体105。第四和第五泄漏路径(对应隧穿泄 漏电流13)从导电层110的第二和第三区域120通过分别的第一和第二厚 介质层130到分别的体105和体接触区域145。
图5是才艮据本发明的第三实施例的实例性隧穿栅极电流测量结构的顶视图。在图5中，测试结构250包括第一SOIFET 255和第二S01 FET 260。 第一SOIFET255与图4A的SOIFET240相似，除了导电层110的第一 区域115具有对应图4A中的宽度W的宽度WA之外。第二SOIFET260 与第一 SOI FET 255相似，除了导电层110A的第一区域115具有对应宽 度WA的宽度WB之外。在本发明的第三实施例中WA不可以等于WB， 目的是形成具有不同的薄介质面积而其它相同的两个SOIFET。
源自本发明的第一实施例的公式(1) IGBA-IGBB= Ji.L (WA-WB)可 应用于本发明的第三实施例。在本发明的第三实施例中通过消除边缘消除 了图2中栅极110之下的体105的边缘处引入的栅极隧穿泄漏电流的误差。
再一次，通过施加跨过柱接触160和165的电压然后测量流动通过柱 接触160和165的电流来测量Igba和IGBB，并且在一个实例中，在常规(单 厚度栅极介质)SOIFET的阈值电压(Vt)下測量Igba和Igbb。
图6是根据本发明的第四实施例的示例性隧穿栅极电流测量结构的顶 视图。在图6中，测试结构265包括笫一SOIFET 270和第二SOIFET 275。 笫一 SOIFET270与图4A中的SOIFET240相似，除了厚介质层130从 导电层110A的第二和第三区域120在导电层110A的第一区域115的每 一侧之下延伸了对应图4A中的距离D的距离DA之夕卜。第二SOIFET 275 与第一 SOI FET 270相似，除了厚介质区域130从导电层110A的第二和 第三区域120在导电层110A的第一区域115的每一侧之下延伸了对应距 离DA的距离DB。在本发明的第四实施例中DA不可以等于DB，目的是 形成具有不同的薄介质面积的而其它相同的两个SOI FET。
下列两个公式中的两个未知数Ji和J2可以以相似于前述/^式(5)和
(6)的方式得到
Igba= JiL ( W陽DA ) +2J2.L.DA+2.J2AB ( 7 )
Igbb= JiL ( W画DB ) +2.J2L.DB+2J2.AB ( 8 )
再一次，通过施加跨过柱接触160和165的电压然后测量流动通过柱 接触160和165的电流来测量IGBA和IGBB，并且在一个实例中，在常规(单 厚度栅极介质)SOIFET的阈值电压(VT)下測量Igba和Igbb。
18本发明的第四实施例通过消除边缘消除了图3的栅极110之下的体 105的边缘处引入的栅极隧穿泄漏电流的误差。
因此，本发明提供了 一种具有减小的非沟道栅极到体泄漏的绝缘体上 硅场效应晶体管和一种用于测量绝缘体上硅场效应晶体管的隧道泄漏电流 的结构和方法。
为了理解本发明，以上给出的本发明的实施例的说明。应该理解本发
明不局限于在其中说明的具体实施例，而是能使各种修改，重新组合和替 换对于本领域的技术人员变得显而易见而不背离本发明的范围。因此，旨
在下列权利要求覆盖落入本发明真正精神和范围内的所有这样的修改和改变。
权利要求
1. 一种结构包括硅体，形成在半导体衬底中；介质层，在所述硅体的顶表面上；以及导电层，在所述介质层的顶表面上，在所述导电层与所述硅体的所述顶表面之间的所述介质层的第一区域具有第一厚度以及在所述导电层与所述硅体的所述顶表面之间的所述介质层的第二区域具有第二厚度，所述第一厚度与所述第二厚度不同。
2. 根据权利要求l的结构，还包括在所述珪体的所有侧面上从所述半 导体衬底的顶表面延伸到所述半导体衬底中的介质隔离。
3. 根据权利要求2的结构，还包括在所述半导体衬底中在所述硅体之 下的掩埋介质层，所述介质隔离接触所述掩埋介质层。
4. 根据权利要求l的结构，其中所述导电层的第一区域沿第一方向延伸并且所述导电层的第二区域沿 第二方向延伸，所述第二方向垂直于所述第一方向；以及所述导电层的所述第一区域被设置在所述介质层的所述笫一区域和所 述介质层的所述第二区域的邻近的第一部分之上，所述导电层的所述第二 区域祐 没置在所述介质层的所述第二区域的第二部分之上，所述介质层的 所述第二区域的所述第二部分邻近所述介质层的所述第二区域的所述第一 部分。
5. 根据权利要求4的结构，其中 所述第 一厚度小于所述第二厚度；所述介质层的所述第二区域的所述第一部分的面积大于所述介质层的 所述笫二区域的所述第二部分的面积；以及所述介质层的所述第一区域的 面积大于所述介质层的所述笫二区域的所述第二部分的面积。
6. 根据权利要求4的结构，还包括体接触区域，在邻近所述导电层的所述第二区域的所述硅体的端中。
7. 根据权利要求4的结构，还包括在所述硅体中并沿所述第一方向在 所述导电层的所述第一区域的相对的侧上延伸的源极/漏极区域。
8. 根据权利要求4的结构，其中所述介质层包括具有所述第二厚度的第三区域，所述介质层的所述第 一区域祐i殳置在所述介质层的所述第二与第三区域之间；所述导电层包括第三区域，所述第三区域沿所述笫二方向延伸，所述 介质的所述第二区域被设置在所述导电层的所述第 一与第三区域之间；以 及所述导电层的所述笫 一 区域还被设置在所述介质层的所述第三区域的 第一部分之上，所述介质层的所述第三区域的所述第一部分邻近所述介质 层的所述笫 一区域，所述导电层的所述第三区域被设置在所述介质层的所 述第三区域的第二部分之上，所述介质层的所述第三区域的所述笫二部分 邻近所述介质层的所述第三区域的所述第一部分。
9. 根据权利要求8的结构，还包括第一体接触区域，在所述硅体的第一端中邻近所述导电层的所述第二 区&戈；以及第二体接触区域，在所述硅体的第二端中邻近所述导电层的所述第三 区域。
10. 根据权利要求8的结构，其中 所述第 一厚度小于所述第二厚度；所述介质层的所述第二区域的所述第一部分的面积大于所述介质层的 所述第二区域的所述笫二部分的面积；所述介质层的所述第一区域的面积 大于所述介质层的所述第二区域的所述第二部分的面积；所述介质层的所述第三区域的所述第一部分的面积大于所述介质层的 所述第三区域的所述笫二部分的面积；以及所述介质层的所述第一区域的 面积大于所述介质层的所述第三区域的所述第二部分的面积。
11. 根据权利要求8的结构，还包括在所述硅体中并沿所述第一方向 在所述导电层的所述第一区域的相对的侧上延伸的源极/漏极区域。
12. 根据权利要求l的结构，其中所述介质层的所述第一区域和所述 第二区域包括选自二氧化硅、氮化硅、金属氧化物、Ta2Os、 BaTi03、 Hf02、 Zr02、 A1203、金属硅酸盐、HfSixOy、 HfSixOyNz、具有大于10的相对介 电常数的高K介质材料以及其组合的材料。
13. 根据权利要求1的结构，其中所述第一厚度在约8nm与约1.5nm 之间以及所述第二厚度在约2nm与约3nm之间。
14. 根据权利要求l的结构，其中所述半导体衬底包括绝缘体上硅衬底。
15. —种测量泄漏电流的方法，包括以下步骤 提供第一和笫二器件，每个器件包括硅体，形成在半导体衬底中；介质层，在所述硅体的顶表面上，所述介质层的第一区域具有第 一厚度和所述介质层的第二区域具有第二厚度，所述第一厚度小于所述第 二厚度；导电层，在所述介质层的顶表面上；介质隔离，在所述硅体的所有側面上从所述半导体衬底的顶表面 延伸到所述半导体村底中；掩埋介质层，在所述半导体衬底中在所述硅体之下，所述介质隔 离接触所述掩埋介质层；所述导电层的第一区域沿第一方向延伸以及所述导电层的第二区 域沿第二方向延伸，所述第二方向垂直于所述第一方向；以及所述导电层的所述第 一 区域被设置在所述介质层的所述第 一 区域 和所述介质层的所述第二区域的邻近的第一部分之上，所述导电层的所述 笫二区域被设置在所述介质层的所述第二区域的第二部分之上，所述介质 层的所述第二区域的所述第二部分邻近所述介质层的所述第二区域的所述 第一部分；以及对于所述第 一和第二器件中的每一个进行在所述导电层与所述硅体之 间的电流流动的测量。
16. 根据权利要求15的方法，其中对于所述第一和所述第二器件 所述介质层的所述第二区域的所述第一部分的面积大于所述介质层的所述第二区域的所述第二部分的面积；以及所述介质层的所述第一区域的 面积大于所述介质层的所述第二区域的所述第二部分的面积。
17. 根据权利要求15的方法，其中所述第一器件的所述介质层的所述第二区域的所述第一部分的面积与 所述第二器件的所述介质层的所述第二区域的所述第一部分的面积不同； 以及所述第一器件的所述导电层的所述第一区域的面积约等于所述第二器 件的所述导电层的所述第一区域的面积。
18. 根据权利要求17的方法，还包括 由所述电流流动测量并使用7>式J尸(Igba画Igbb ) /L ( WA画WB ) 确定所述第一和第二器件中的每一个的所述介质层的所述第一区域的隧穿 泄漏电流密度Jp其中Igba是在所述第一器件的所述导电层与所述硅体之间测量的电流的 量，Igbb是在所述第二器件的所述导电层与所述硅体之间测量的电流的量， L是所述第一或所述第二器件的所述导电层的所述第一区域的长度，WA 是所述笫一器件的所述导电层的所述笫一区域的宽度，WB是所述笫二器 件的所述导电层的所述第一区域的宽度。
19. 根据权利要求18的方法，还包括 由所述电流流动测量使用7>式H.L ( WA-D )确定所述笫 一器件的所述介质层的所述第 一 区域的隧穿泄漏电流I1A，甘士 r 4 6jf楚—突/fetAA 64;士'入洽aa 6fr,、士'楚一 n iJs aa ^o士'梦 一血厶^ * 7VI " " '' I W I I" 〃1 "1^ /| H j 〃1 Jit^'--Jii ""K^H'J 〃1 Jti^J p 叩刃w、J见度。
20. 根据权利要求15的方法，其中所述第一器件的所述介质层的所述第二区域的所述第一部分的面积约等于所述第二器件的所述介质层的所述第二区域的所述第一部分的面积； 以及所述第一器件的所述导电层的所述第一区域的面积与所述第二器件的 所述导电层的所述第一区域的面积不同。
21. 根据权利要求20的方法，还包括 由所述电流流动测量使用 〃>式<formula>formula see original document page 6</formula>以及<formula>formula see original document page 6</formula> 确定所述第一和第二器件中的每一个的所述介质层的所述第一区域的隧穿 泄漏电流密度J"其中Igba是在所述第一器件的所述导电层与所述硅体之间测量的电流的 量，Igbb是在所述第二器件的所述导电层与所述硅体之间测量的电流的量， L是所述第一和所述第二器件中的每一个的所述导电层的所述第一区域的 长度，W是所述第一和第二器件的所述导电层的所述第一区域中的每一个 的宽度，DA是所述第一器件的所述介质层的所述第二区域的所述第一部 分的宽度，DB是所述第二器件的所述介质层的所述第二区域的所述第一部分的宽度，以及J2是所述第一和所述第二器件的所述介质层的所述第二区域中的每一个的隧穿泄漏电流密度。
22. 根据权利要求21的方法，还包括 从所述电流流动测量使用公式<formula>formula see original document page 6</formula> 确定所述笫一器件的所述介质层的所述第一区域的隧穿泄漏电流I^。
23. 根据权利要求15的方法，其中对于所述第一和所述第二器件 所述介质层包括具有所迷第二厚度的第三区域，所述介质层的所述第一区域被设置在所述介质层的所述第二与第三区域之间；所述导电层包括第三区域，所述第三区域沿所述第二方向延伸，所述 介质的所述第一区域被设置在所述导电层的所述第一与第三区域之间；以 及所述导电层的所述第一区域还被设置在所述介质层的所述第三区域的 第 一部分之上，所述介质层的所述第三区域的所述第 一部分邻近所述介质 层的所述第 一 区域，所述导电层的所述第三区域祐j殳置在所述介质层的所 述第三区域的第二部分之上，所述介质层的所述第三区域的所述第二部分 邻近所述介质层的所述第三区域的所述第一部分。
24. 才艮据权利要求23的方法，其中对于所述第一和所述第二器件 所述介质层的所述笫二区域的所述笫一部分的面积大于所述介质层的所述第二区域的所述第二部分的面积；所述介质层的所述第一区域的面积 大于所述介质层的所述第二区域的所述第二部分的面积；所述介质层的所述第三区域的所述第一部分的面积大于所述介质层的 所述第三区域的所述第二部分的面积；以及所述介质层的所述第一区域的面积大于所述介质层的所述第三区域的 所述第二部分的面积。
25. 根据权利要求23的方法，其中所述第 一器件的所述介质层的所述第二和第三区域的所述第 一部分的 面积约等于所述第二器件的所述介质层的所述第二和第三区域的所述第一 部分的面积；以及所述第一器件的所述导电层的所述第一区域的面积约等于所述第二器 件的所述导电层的所述第一区域的面积。
26. 根据权利要求25的方法，还包括 从所述电流流动测量使用公式Ji= ( Igba謂Igbb )/L ( WA-WB ) 确定所述第一和第二器件中的每一个所述介质层的所述第一区域的隧穿泄 漏电流密度Jp其中Igba是在所述第一器件的所述导电层与所述硅体之间测量的电流的 量，Igbb是在所述笫二器件的所述导电层和所述硅体之间测量的电流的量， L是所述第一和所述第二器件中的每一个的所述导电层的所述第一区域的 长度，WA是所述第一器件的所述导电层的所述第一区域的宽度，WB是所述第二器件的所述导电层的所述第一区域的宽度。
27. 根据权利要求26的方法，还包括 从所述电流流动测量使用公式KL ( WA-D ) 确定所述第一器件的所述介质层的所述第一 区域的隧穿泄漏电流I1A, 其中D为所述第一器件的所述介质层的所述第二和第三区域的所述第一部 分的宽度。
28. 根据权利要求18的方法，其中所述介质层的所述第二和第三区域的所述第一部分的面积在所述两个 或多个器件中的任何一个之中是约相等的但在所述两个或多个器件中的每 一个器件中是不同的；以及所述导电层的所述第一区域的面积是不同的。
29. 才艮据权利要求28的方法，还包括 从所述电流流动测量4吏用公式Igba=Ji.L (W-DA) +J2.LDA+J2.A'B 以及Igbb=Ji.L (W-DB) +J2.L.DB+J2.AB 确定所述第 一和第二器件中的每一个的所述介质层的所述第 一 区域的隧穿 泄漏电流密度J15其中Ic;ba是在所述第一器件的所述导电层与所述硅体之间测量的电流的量，igbb是在所述第二器件的所述导电层与所述硅体之间测量的电流的量，L是所述第一和所述笫二器件中的每一个的所述导电层的所述第一区域的 长度，W是所述第一和第二器件的所述导电层的所述第一区域中的每一个 的宽度，DA是所述第一器件的所述介质层的所述笫二区域的所述第一部 分的宽度，DB是所述笫二器件的所述介质层的所述第二区域的所述第一部分的宽度，以及j2是所述第一和所述第二器件的所述介质层的所述第二区域中的每一个的隧穿泄漏电流密度。
30. 根据权利要求29的方法，还包括 由所述电流流动测量使用公式I^JrL (W-DA)确定所述第 一器件的所述介质层的所述第 一 区域的隧穿泄漏电流I1A。
31. —种测量泄漏电流的方法，包括以下步骤提供第一器件包括第一硅体，形成在半导体衬底中；第一介质层，在所述第一硅体的顶表面上；以及 第一导电层，在所述第一介质层的顶表面上，在所述第一导电层 与所述第 一硅体的所述顶表面之间的所述第 一介质层的第 一 区域具有第一 厚度和第一面积以及在所述第一导电层与所述第一硅体的所述顶表面之间 的所述第一介质层的第二区域具有第二厚度和第二面积，所述第一厚度与 所述第二厚度不同。提供第二器件包括第二硅体，形成在半导体衬底中；第二介质层，在所述第二硅体的顶表面上；以及 第二导电层，在所述第二介质层的顶表面上，在所述第二导电层 与所述第二硅体的所述顶表面之间的所述第二介质层的笫二区域具有第一 厚度和第三面积以及在所述第二导电层与所述第二珪体的所述顶表面之间 的所述介质层的第二区域具有第二厚度和第四面积，所述第二厚度大于所 述第一厚度；在所述第 一导电层和所述笫 一硅体之间施加电压并测量其间的第 一 电 流流动；在所述第二导电层和所述第二硅体之间施加电压并测量其间的第二电 流流动；基于所述第一和第二电流测量和所述第一、第二、第三以及第四面积， 确定第一介质层的所述第一区域、第一介质层的所述第二区域、第一介质 层的所述第二区域、第二介质层的所述第二区域及其组合的泄漏电流密度。
32. 根据权利要求31的方法，其中所述第一面积约等于所述第三面积 以及所述第二面积与所述第四面积是不同的。
33.根据权利要求31的方法，其中所述第一面积与所述第三面积是不 同的以及所述第二面积约等于所述第四面积。
全文摘要
一种用于测量泄漏电流的结构(100)和方法。所述结构包括在半导体衬底(175)中形成的体(105)；在所述硅体(105)的顶表面上的介质层(125/130)；以及在所述介质层(125/130)的顶表面上的导电层(110)，所述介质层(125/130)的第一区域具有第一厚度(T1)以及在所述导电层(110)与所述体(105)的所述顶表面之间的所述介质层(125/130)的第二区域具有第二厚度(T2)，所述第二厚度(T2)与所述第一厚度(T1)不同。所述方法包括，提供具有不同的第一介质区域(125/130)的面积和相同的第二介质区域(125/130)的面积或具有相同的第一介质区域(125/130)的面积和不同的第二介质区域(125/130)的面积的两个上述结构(100)，对于每一个结构(100)测量在所述导电层(110)与所述体(105)之间的电流并基于所述两个器件的所述电流测量和介质层(125/130)面积计算栅极隧穿泄漏电流。
文档编号H01L29/76GK101427378SQ200680015718
公开日2009年5月6日 申请日期2006年5月9日 优先权日2005年5月9日
发明者E·J·诺瓦克, 罗明姬 申请人:国际商业机器公司