形成具有高反型层迁移性的碳化硅mosfets的方法

专利名称：形成具有高反型层迁移性的碳化硅mosfets的方法
形成具有高反型层迁移性的碳化硅MOSFETS的方法相关申请本申请要求获得在2005年9月16日提交的美国临时专利申请 60/717,953的优先权，该申请的公开内容通过参考在其全文中的说明在 jt匕^皮引入。政府利益声明本发明至少部分地是在美国空军(合同号FA8650 - 04 -2 -2410)和 ARL/MTO (合同号W911NF- 04 -2 - 0022 )的支持下完成。政府在本 发明中具有某些权利。发明领域本发明涉及制造电源装置的方法和获得的装置等等，特别地涉及碳 化硅电源装置和制造碳化硅电源装置的方法。 背景电源半导体装置被广泛地用于传送大电流和支持高电压。现代电源 装置通常从单晶硅半导体材料被制成。 一种广泛地使用的电源装置是电 源金属氧化物半导体场效应晶体管(MOSFET)。在电源MOSFET中，控 制信号被传递给栅电极，该栅电极与半导体表面通过插入的绝缘体被隔 开，该绝缘体可以是，但不限于二氧化硅。电流传导通过多数载流子的 迁移而发生，而不存在少数载流子的注入，该少数载流子的注入被用于 双极晶体管运行中。电源MOSFETs可以提供极好的安全工作区域，和 可以;故并行输入晶胞结构。对于本领域技术人员是熟知的，电源MOSFETs可以包括横向结构 或垂直结构。在横向结构中，漏极、栅和源极端子都在基片的相同的表 面上。相反，在垂直结构中，源和漏极在基片的相反的表面上。一种广泛的运用的珪电源MOSFET是双扩散MOSFET (DMOSFET)，该双扩散MOSFET通过使用双重扩散方法进行制备。在 这些装置中，p-基极区域和n+源区域通过在掩模中的共同开口进行扩 散。该p-基极区域比该n+电源更深入地被压入。在p-基极和n+源区域之间的横向扩散的差异形成表面沟道区域。在电源装置方面的最新开发努力还包括研究碳化硅(SiC)装置用于 电源装置的用途。碳化硅(SlC)具有电学性质和物理性质的组合，这种性 质组合使得它对于用于高温、高压、高频和高功率的电子装置是有吸引力的。这些性质包括3.0eV的带隙、4MV/cm的电场击穿、4.9 W/cm-K 的导热性、和2.0x 10、m/s的电子漂移速度。因此，这些性质可以使得碳化硅电源装置在较高的温度下以较高的 功率水平和/或具有比常规的硅基电源装置更低的特定通导电阻运行。碳 化硅装置优于硅装置优越性的理论分析在Bhatnagar等人在题目为 "Comparison of 6H-SiC， 3C-SiC and Si for Power Devices", IEEE Transactions on Electron Devices, Vol. 40, 1993, pp. 645-655的发表中可 以找到。用碳化珪制造的电源MOSFET在题目为"Power MOSFET in Silicon Carbide"且转让给该本发明的受让人的美国专利5,506,421 to P3lm0ur。4H-SiC电源DMOSFETs具有提供显著的优于常规的高压硅电源开 关的优点的可能。然而，热生长用于这些装置的可接受的栅氧化层可能 是困难的。大量努力已经集中于降低在SiC/Si02界面的界面阱密度(DIT) 以便增加装置的沟道迁移率OcH)。在1175。C的一氧化氮(NO)退火已经 增加了 iiicH从个位数到约30 cm2/Vs。参看，例如G.Y. Chung,等人，IEEE Electron Dev. Let.22, l76 (2001)。研究员已经证明在包含金属杂质的环境 中通过氧化得到更高的沟道迁移率(约150cm2/Vs)。参看，例如美国专 利6,559,068。然而上述的方法可能导致显著的氧化物污染，可能提供不 受控制的氧化速度(t。pl500A),和/或可能与高温处理步骤(如，可用 于欧姆接触退火)不相容。概述根据本发明的 一些实施方案，在碳化硅上形成氧化层的方法包括在 碳化硅层上热生长氧化层，和在包含NO环境中在大于1175。C的温度时 退火该氧化层。退火该氧化层可以在包含NO的环境中在约1200°C-约160(TC的 温度时退火该氧化层。在特别的实施方案中，退火该氧化层可以在包含 NO环境中在约130(TC的温度时退火该氧化层。而且，该氧化层可以被 退火约2小时。该方法可以进一 步包括将氧化层置于碳化硅管中的碳化硅层上，和 退火该氧化层可以包括退火在该碳化硅管中的氧化层。该碳化硅管可以 包括在上面具有碳化硅涂层的碳化硅管。在碳化硅管上的碳化硅涂层可 以包括通过化学气相沉积在该碳化硅管上沉积的碳化硅涂层。热生长该氧化物可以包括在存在金属杂质时热生长该氧化物。特别 地，热生长该氧化物可以包括在含有金属杂质的氧化铝存在时热生长该氧化物。热生长该氧化层可以包括热生长该氧化层至约500 - 900A的厚 度。热生长该氧化层可以包括在干燥02中和在约1200。C温度下在碳化 硅层上热生长初步氧化层，和在湿02中和在约950。C温度下再氧化该初 步氧化层。向可以,皮定义为与(0001)平面约8。的方向。形成根据本发明的 一些实施方案的碳化硅MOS结构的方法，该方 法包括在碳化硅层上热生长氧化层，和在包含NO环境中在大于1175°C 的温度下退火该氧化层和在该氧化层上形成栅电极。该方法可以进一步包括在该氧化层上形成栅接触，该栅接触包括多 晶硅和/或金属。该碳化硅层可以包括p-型碳化硅的区域，和该方法可以进一步包括 在p-型碳化硅区域中形成n-型区域。热生长该氧化层可以包括在p-型碳 化硅区域上和至少部分地在n-型区域上热生长该氧化层。该p-型碳化硅区域可以包括p-型外延层，和该n-型区域可以包括 n-型源区域。该方法进一步包括在p-型外延层中形成n型漏区域，该p-型外延层与n型源区域被隔开，且它限定了该源区域和该漏区域之间的 沟道区域。热生长该氧化层可以包括在沟道区域上热生长该氧化层。该方法可以进一步包括在n型源区域和n型漏区域上形成欧姆接 触，和在至少约500°C的温度下退火在n型源区域和n型漏区域上的欧 姆接触。在欧姆接触退火后，该沟道区域在室温下可以具有至少约40 cm2/Vs的沟道迁移率。该p-型石友化硅区域可以包括注入的p-型阱区域，和该n型区域可以 包括n型源区域。该方法可以进一步包括形成与n型JFET区域邻近的 注入的p-型阱区域，该n型JFET区域乂人该结构的表面伸展到位于该p-型阱区域之下的漂移区域，和热生长氧化层可以包括在沟道区域上热生长该氧化层，该沟道区域在源区域和JFET区域之间的p-型阱区域中延伸。该方法可以进一步包括在n型源区域和n型漏区域上形成欧姆接 触，和在至少约50(TC的温度下退火在n型源区域上的欧姆接触。在欧 姆接触退火后，该沟道区域在室温下可以具有至少约35 cm2/Vs的沟道 迁移率。附图简述附图被包括以提供对本发明的进一步理解和被结合为本申请的组 成部分，该附图举例说明了本发明的某些实施方案。在附图中

图1是根据本发明的一些实施方案的横向电源MOSFET的横截面图。图2是根据本发明的一些实施方案的垂直电源MOSFET的横截面图。图3A是对于根据传统方法制成的MOSFET装置，电容的测量和理 论值对电压的曲线；图3B-3C是对于根据本发明的一些实施方案制成的MOSFET装置， 电容的测量值和理论值对电压的曲线。图4是对于根据本发明的一些实施方案制成的MOSFET装置以及 根据 一 些传统方法制成的MOSFET装置，界面状态密度的曲线(D汀)对从 导带的能级的曲线；图5是对于根据本发明的一些实施方案制成的MOSFET装置以及 根据一些传统方法制成的MOSFET装置，沟道迁移率对在室温下测量的 栅压的曲线图6是对于根据本发明的一些实施方案制成的横向MOSFET装置， 沟道迁移率对在不同温度下测量的4册压曲线图7是对于根据本发明的 一 些实施方案制成的注入的沟道MO SFET 装置以及根据一些传统方法制成的MOSFET装置，沟道迁移率对在室温 下测量的4册压曲线；和图8是包括根据本发明的一些实施方案形成氧化物的MOS结构的 SIMS分析的曲线图。本发明实施方案的详细说明在下文中通过参考在其中显示本发明的最优选实施方案的附图将更充分地描述本发明。然而，本发明可以以许多不同的形式进行表达，但不应该被认为被限制在本文中陈述的实施方案；而是，提供这些实施 方案以便这些公开内容是彻底的和完全的，和将完全地将本发明的范围 传达给本领域的技术人员。在这些附图中，为了明晰，层和区域的厚度 被夸大。全文中相同编号表示相同的元件。如本文中使用，术语"和/或"包括一个或多个相关列举项的任何和全 部的组合。应当被理解的是，尽管该术语第一、第二、第三，等等，可 能在本文中被使用以描述不同的元件、组分、区域、材料、层和/或部分， 这些元件、组分、区域、层和/或部分不应该被限于这些术语。这些术语 仅仅被用来使一种元件、组分、区域、层、材料或部分区域别于另一种 元件、组分、区域、层、材料或部分。因此，下面讨论的第一元件、组 分、区域、层、材料或部分可以被称为第二元件、组分、区域、层、材 料或部分而不偏离本发明的教导。在本文中使用的术语仅仅是为了描述特别的实施方案和并不旨在 限制本发明。如本文中使用的，单数形成"一个"、"一种"和"该''被认为也 包括复数形式，除非上下文另外清楚地表示。应该进一步理解，当术语 "包括"、"包含"、"含有"和/或''包含有"在本说明书中使用时，表示存在所 说明的特点、整体、步骤、操作、元件、和/或组分，但不排存在和添加 有一种或多种其它特点、整体、步骤、操作、元件、组分和/或它们的组。在本文中通过参考横截面图说明描迷了本发明的实施方案，该横截 面图为本发明的被理想化的实施方案(和过渡结构)的示意图。在附图中 的层和区域的厚度可能被夸大以为了明晰。另外，附图的形状的偏离， 作为例如制造工艺的结果和/或容许偏差将是预期的。因此，本发明的实 施方案将不会被认为是被限制于在本文中举例说明的区域的特定形状， 但将包含形状的偏差，该偏差来自于，例如制造。例如， 一皮举例说明为 矩形的注入区域一般地将具有圓形或弯曲的特点和/或在它的边缘的注 入浓度的梯度，而不是从被注入到未注入区域的离散变化。同样地，由 注入形成的隐埋区域可能导致一些在隐埋区域和表面之间的区域中的 注入，通过该表面进行注入。因此，在附图举例说明的区域本质上是示 意性的且他们的形状并不是被旨在举例说明装置的区域的真实的形状 和不是被旨在来限制本发明的范围。将被理解的是，当元件如层/区域或基片被认为是"在另一元件上"或延伸"到另 一元件的上面"，它可以直接地在上面或直接地延伸到另一 个元件的上面或还可能存在插入元件。相反地，当元件被认为是"直接 地在另一元件上"或延伸"直接地到另一元件上面"，则没有插入元件存 在。还将被理解的是，当元件被认为是与另一元件''连接"或"结合"，它 可以与另一个元件直接地连接或结合或可能存在插入元件。相反地，当 元件被认为是与另一元件"直接地连接"或"直接地结合"，则没有插入元 件存在。除非另外规定，在本文中使用的所有术语(包含技术的和科学的术语) 具有与本发明所属领域的技术人员通常理解的相同的意思。将进一步被 理解，术语(如在通常使用的词典定义的术语)应该被解释为具有与它 们在本说明书的上下文中和相关领域的意思 一致，且将不会被解释为理 想化的或极度形式的意义，除非在本文中明白地定义为这样。本发明的实施方案提供通过使用热成长的金属加强氧化(MEO)和/ 或高温(〉1175 。C)NO退火制备的DMOSFET装置。两种处理可以降低 D汀接近导带(Ec)，这可以使得在注入的和/或外延的沟道装置上有较高 的反型层迁移性。而且，根据本发明的一些实施方案的MEO和/或NO 处理可以显示出受控氧化速率((tox ~ 600-900 A)和/或温度稳定性，这可 以使得它们适于4H-SiC电源MOSFET的制造。参考图1，举例说明根据本发明的实施方案的横向的MOSFET。如在图1说明，n-沟道横向的MOSFET 10包含在基片12上生长的 p-型外延层14,它可以是引导4HPSiC结晶的8。离轴。其它多种类型的 和/或偏轴角的碳化硅也可以被用于基片12。在一些实施方案中，外延 层14可以具有约5微米或以上的厚度和通过使用例如MOCVD方法形 成，和可以用浓度为约5xl015-lxl016cnf、々p-型杂质(如硼和/或铝) 进行掺杂。有时候外延层14可以具有小于5微米的厚度。在特定的实 施方案中，外延层14可以具有约5微米的厚度和可以具有约5xl015 cm-3 的掺杂剂浓度。在一些实施方案中，外延层14的沟道区域可以通过离 子注入进行掺杂且可以具有约1 x 1016 cm—3 - 1 x 1019 cm—3的掺杂剂浓度。氮和/或磷离子可以净皮注入到外延层14中以形成n+源/漏区域16, 这样该n+电源/漏区域具有约lxl019cm—3或更大的掺杂剂浓度。然而， 如果该源/漏区域16的掺杂剂浓度小于lxl02Q，热退火可以被要求在其 上形成欧姆接触。在特别实施方案中，该n+源/漏区域16以约1 x 102G cm-3的掺杂剂浓度用磷进行掺杂。在存在硅超压时该注入物可以被活化，例如用1650。C的氩退火。0.5微米厚的沉积氧化层可能作为场氧化物(未 显示)。控制氧化物(即栅氧化层)在外延层14上之间且延伸到电源/ 漏区域16的上面。该控制氧化层18的厚度可以取决于装置的期望的工 作参数。例如，以3 MV/厘米的最大电场为基础选择氧化物厚度可以是 合适的，该控制氧化层18可以具有约500 A的厚度，它对应于15V的 最大触发电压。该控制氧化层18可以被生长，例如，使用多级氧化方法，该多级 氧化方法包含在干燥02中的氧化步骤然后在湿02中再氧化(ReOx)，如， 例如在美国专利5,972,801所述，它的空开内容以全文在此被引入作为参考。例如，控制氧化层18可以通过干燥-湿式氧化法进行生长，该方法 包含整体氧化物在干燥02中生长然后在湿〇2中退火整块氧化物。如本 文中使用的，氧化物在湿02中退火是指氧化物在包含02和蒸发&0的 环境中的退火。在惰性气氛中的附加的退火可以在干燥氧化物生长和湿 氧化物退火之间进行。干燥〇2氧化物的生长可以在例如在石英管中在 高达约1200。C的温度下在干燥02中进行至少约2.5小时。进行干燥氧 化物的生长以生长该整块氧化层达到期望厚度。该干燥生长的温度可能 影响氧化物生长速率。例如，较高的处理温度可能产生较高的氧化物生 长速率。最高的生长温度可能依赖于所使用的系统。在一些实施方案中，该干燥02氧化物生长可以在约1200。C的温度 下在干燥02进行约2.5小时。获得的氧化层可以在高达约120(TC的温 度下在惰性气氛中进行退火。特别地，获得的氧化层可以在约1175。C的 温度下在Ar中进行退火约1小时。湿02氧化物退火(ReOx)可以在约 950。C或更低的温度下进行至少约1小时的时间。湿02退火的温度可以 被限制以阻止在SiC/Si02界面进一步热氧化生长，这可能引入附加的界 面状态。特别地，湿02退火可以在湿02在约950。C温度下进行约3小 时。获得的控制氧化层18可以具有约500 A的厚度。栅接触20在控制氧化物18上形成。该栅接触20可以包含，例如 硼-掺杂多晶硅和/或蒸发铝。硼-掺杂多晶硅可以用来帮助调整装置的阈 电压达到期望水平。用其它杂质掺杂的多晶硅，包含n型杂质，也可以 被用作为栅接触20。在一些实施方案中，该处理的热平衡可能是关心的问题。在上述情况下，使用蒸发铝可以帮助降低热平衡。镍源/漏极接触22、 24可以在源/漏区域16上形成。特别地，在n+电源/漏区域16上形 成的镍接触22、 24可以显示电阻行为而没有任何热压结。参考图2，举例说明了根据本发明的一些实施方案的垂直电源 MOSFET30。垂直的碳化硅MOSFETs通常在晶胞中被复制。便于说明， 将描述单个晶胞垂直MOSFET。如在图2中所示，根据本发明的实施方案的MOSFET可以包含n+ 单晶碳化硅基片32。在基片的第一表面上提供了 n-碳化硅漂移层34。 该漂流层34的掺杂和厚度可以通过考虑装置的所期望的阻断电压进行 测定。例如，对于高压装置，该漂流层34可以具有约5-约100微米的 厚度和约8xl015- lxlO"cm^的掺杂浓度。第一和第二注入的p-型阱36 可以具有约lxlO"cn^的掺杂剂浓度。在特别的实施方案中，该p-阱 36可以具有约lxio"cn^的掺杂剂浓度。p+碳化硅的注入的接触区域 38也可以在p-阱36进行提供。该注入接触区域38可以，例如通过注入 受体离子(硼和/或铝)被形成，以产生具有约lxl0^cm^的掺杂密度 的区域38。特别地，由于较低的铝在SiC中更小的扩散性，注入的铝可 以更适于接触区域38。在与接触区域38邻近的p-型阱36中第一和第二 n+源区域40。注 入源区域40可以，例如通过注入供体离子以产生具有约lxlO"cm^或 更高的掺杂密度的区域40。n型碳化珪JFET区域41与n+源区域40邻接。JFET区域41与源 40通过在p-型阱中的沟道区域43被隔开。延伸到n-层34的JFET区域 41可以具有与漂移层34相似的掺杂剂浓度。然而，在一些实施方案中， 该JFET区域41可以用n型杂质被注入以具有比漂移层34更高的掺杂 剂浓度。例如，该JFET区域41可以用供体离子被注入以具有约lx1016 -1 x 1017 cm-3的掺杂密度。选择的实际的掺杂剂浓度可以取决于该装置 的所期望的操作特性。合适的绝缘材料的控制氧化物42,如Si〇2,从JFET区域41和沟 道区域43的上面延伸到n+源区域40。该控制氧化物42可以具有约500 -约800A的厚度。特别地，该控制氧化物42可以具有约500A的厚度。栅接触46在与沟道区域43相对面的控制氧化物42上被提供。源 接触44在n+源区域40上形成。源接触44还在p+接触区域38上形成以缩短n+源区域到p阱区域。p阱区域36可以被相对高地掺杂以减少 和/或防止开始由源区域40、阱区域36和漂移层34形成附加的NPN型 晶体管。例如，p阱区域36可以具有约lxl0"cn^-约lxio"cm^或 更大的掺杂剂浓度。漏极接触48在p-型阱36对立面的基片32的表面 上进行提供。漏极接触4 8可以通过例如使用镍而形成。在一些实施方案中，热生长图1的装置10的控制氧化物18和/或热 生长图2的装置30的控制氧化物42可以在一氧化氮(NO)中在约H75。C 以上的温度下进行退火。在一些实施方案中，控制氧化物18、 42可以 在NO中在约1175。C以上且在氧化物开始物理上分解的温度(该温度可 以是例如约1500°C - 160(TC或以上的温度)以下进行退火。在一些实施 方案中，控制氧化物18、 42可以在NO中在约1200°C -约150(TC的温 度下进行退火。特别地，控制氧化物18、 42可以在NO中在约130(TC 温度下进行退火。该退火时间可以取决于所选择的退火温度。例如，对 于130(TC退火，退火时间可以是约2小时。在一些实施方案中，金属的杂质可以通过在氧化铝存在时氧化装置 10、 30的沟道区域被加入到该控制氧化膜18、 42中，如在，例如2005 年9月16日提交的共同转让的题目为"MethodsofFabricatingOxide Layers on Silicon Carbide Layers Utilizing Atomic Oxygen"的美国专利申 请11/229,476中所描述，它的公开内容在此以全文被引入作为参考。特 别地，氧化铝可以通过在氧化室中邻近氧化中的晶片安装氧化铝圆片进 行提供。在一些实施方案中，在退火系统中存在的唯一的氧化铝可以是 氧化铝圆片。通过限制该系统中的氧化铝为氧化铝圆片，控制和/或限制 氧化速度可以是可能的。特别地，MEO氧化可以通过将99.8%纯氧化铝圆片放置在正^皮氧化 的SiC基片旁边而进行。完成上述的一种方法为在退火管中与晶片平行 的和邻近安装氧化铝圆片。与氧化铝圆片接近的SiC基片的区域可以显 示增强的氧化作用。垂直的MOSFET结构还可以通过使用如在美国专利6，653,659所描 述的外延的p-型层而形成，其公开内容在此以全文被引入作为参考。试验结果下面试验结果仅仅作为实施例被提供和不应该被认为是限制本发 明。在8。离轴(0001)引导的4HP基片上生长的5微米、5xio"cm—3的p-型外延层上制备了 n型沟道横向的MOSFETs作为测试结构。磷被注 入以形成源/漏区域和大的铝剂量(1 x 1018 cm-3箱形断面)被注入以模拟对 于装置的一半(即注入沟道装置)的DMOSFETp-阱区域。注入物通过在 1650。C下在Ar中用Si超压进行活化约5分钟-约1小时。可以在注入 物被活化之后进行牺牲氧化作用以便改善外延层的表面。而且，场氧化 物可以生长和被图案化以暴露装置的激活区域。场氧化物的生长还可以 包括在装置的激活区域的牺牲加热氧化。然后0.5微米厚的氧化层被沉积和被图案化为场氧化物。在一些晶 片中(在本文中被称为ReOx晶片)，500A厚的控制氧化物在12O0°C 下在干燥O2中生长然后是950。C湿再氧化(ReOx)。 一些晶片(MEO晶 片)，在有金属杂质存在时被热氧化以形成具有约600A-约900 A的厚度 U的控制氧化物。在一些晶片中(在本文中被称为NO晶片)，控制氧化 物通过使用如上所述的再氧化方法进行生长和随后在NO中在1300。C下 在碳化硅管中进行原位退火，该碳化硅管用高质量的通过化学气相沉积 进行沉积的碳化硅进行涂布。为了形成MEO晶片，多个将被氧化的SiC晶片被置于在SiC桨上 的SiC船中。99.8%纯氧化铝圓片被垂直安装在每个船之间，与在船中 的圆片平行。包含船、SiC和氧化铝圆片的桨在N2和02流中被插入具 有800。C负荷温度的SiC退火管中。在退火管的内部温度被逐步提升到 1000°C ,且该SiC晶片被氧化约6.5小时。然后，SiC晶片在N2中在1000°C 进行退火约5.5小时，然后退火管被冷却两小时。硼掺杂多晶硅被沉积以形成用于ReOx和NO晶片的栅电极，而蒸 发的铝被用于MEO晶片以减少或使热平衡减少到最少。镍接接触在源/ 漏区域上通过蒸发和上升而形成。在MEO晶片中，接触在大约500。C 被退火以制造接触电阻。梅奥晶片的退火被限制在50(TC以保护该铝栅。 对于NO晶片，接触可以在较高的温度下退火(例如约825°C)。伴随n 型晶片同样被氧化和金属化以产生NMOS电容器用于对比目的。横向的 MOSFETs用400|am x 400|iim的沟道尺寸被形成以制得占优势的沟道电 阻便于场效应迁移率的提取和电容-电压(C- V)的测量。装置的场效应迁移率的测量还伴随着接地(grounding)晶片的源接 触和后侧和对漏极接触施加50 mV的固定电压。栅压^皮扫描以获得Ids-Vti曲线。然后迁移率值由提取数据进行计算。图3A - 3C分别显示了 ReOx、 NO和MEO晶片测量的NMOS C-V 对理论上的C-V绘制的曲线。理想C-V被公式化以便考虑金属-半导体 的工作函数差异(①Ms)和有效的固定电荷密度(Qf)。 ReOx和MEO样品分 别具有-1.6xl0"cm2和-6.5x101 cm2的负的QF，它们可以表明带阴电荷 的中间带状态的高密度，该状态在测量扫描期间没有改变占有率。另一 方面，NO样品具有8.3xlOn cm々的正的QF。如在图3A中说明，由于 Ec附近的界面阱，ReOx样品还显示出显著的从平带到积累的伸展。NO 样品(图3B)显示出明显的改进和仅仅轻微的伸展，而MEO样品C-V曲 线(图3C)事实上与理论曲线是一致的。图4是MEO、 NO和ReOx MOSFET装置的界面状态密度(DIT )对 从导带的能级的曲线。在图4中显示的室温AC电导率测定，同时对于 NO和MEO晶片，在可测量的能量范围内(高达低于Ec的0.2 eV)显示 出同等低的界面状态密度(Dn)。如杲NO阱分布比导带边缘附近的MEO 分布增加更快，这些在C-V曲线和电导结果之间的明显矛盾是可以协调 一致。在MEO方法中观察到了增加的氧化速度。然而，这些效果可以一皮 控制以产生可接受的600 - 900 A厚的栅氧化层厚度。据相信，MEO的 氧化速度可以通过限制/控制晶片向氧化铝的暴露而被控制/减少。例如， 如上所述，在氧化作用期间存在氧化铝被限制于被设置在氧化中的SiC 晶片的附近的氧化铝圓片。图5是对于外延的沟道(即横向的)MEO、 NO和ReOx MOSFET装 置，沟道迁移率对在室温下测定的栅压的曲线。MEO和NO MOSFETs 都显示出分别具有69和49 cm2/Vs的峰值|neH的改善接通特性。对于 MEO的峰值沟道迁移率大致是在H.Olafsson, Ph.D. Dissertation, Chalmers University (2004)中的报告值的50%。然而，如在图6说明的， 它是对于^f黄向的MEO MOSFET装置的沟道迁移率对在不同的温度下测 量的栅压的曲线，对于MEO装置在150。C的测量温度下低场迁移率增 加到160cmVVs,与由Olafsson在热循环后观察到的不可逆的33%的迁 移率降低相反。在室温下(在图6中描述的高温测量后)MEOMOSFET 的重复测量显示了与原来室温曲线相似的形状，但偏移了一些电压值， 可能由于迁移离子的运动原因。对于NO晶片的峰值沟道迁移率p必表示比由上面Chung的报告值有67%的增加。如图7所示，该注/v沟道MOSFETs的接通特性仅仅稍 微地被削弱，对于MEO和NO，分别具有可观的48和34 cm2/Vs的峰 值沟道迁移率pcH，除了 1 x 10"cm-3铝注入物。Olafsson还报告了 MEO氧化物对快速的热退火(RTA)的敏感性。 为了形成好的电源MOSFETs，利用RTA热压结该欧姆接触以获得低电 阻、电稳定性和/或结构完整性是期望的。在MEO晶片情况下，尽管特 定的机理没有完全被理解，注意到高质量MOS界面经受住了高温RTA 和在MOSFET特性中很小变化是令人鼓舞的。由于MEO MOSFET的改善的性能，进行了对MEO氧化物的研究。 SIMS分析显示出穿过氧化物仅仅10]8 cnf3的均匀分布的氮浓度。这些 值接近对氮的SIMS才全测极限和是小于有效氮钝化4H-SiC MOS界面一 般需要的中央的10"cn^的浓度的数量级。因此，明显地是氮化作用不 可能是在MEO晶片中迁移率增强的来源。在图8显示的SIMS分析结 果证实如美国专利6,559,068所述的高浓度金属杂质的存在(Fe和Cr)。 值得注意的是，铁不是仅仅以高浓度存在，若非高离子浓度自始至终延 伸到Si02/ SiC界面。根据本发明的实施方案，通过使用NO和基于MEO的方法已经获 得了改善的4H-SiCMOS界面。已知，NO退火较高的温度下提供较好 的结果。然而，由于石英熔炉管的温度限制，上述的处理已经被限于 U75。C。在本发明的一些实施方案中，在使用化学气相沉积法(CVD)用 SiC涂布后的SiC管中加热氧化和NO退火可以克服常规处理技术的限 制以提供例如130CTC以上的处理温度，这可以提供比1175。C时NO退火 根本的改进，和在一些情况下，在低于Ec的0.2 eV时，Du减少500/0, 反型沟道迁移率增加67%到49 cm2/Vs。根据本发明的一些实施方案， MEO处理可以导致更好的性能，具有在室温下69 cm2/Vs的峰值沟道迁 移率增加到在1500。C时160cm2/Vs。在具有1 x 1018 cm-3 4吕-注入沟道的 MEO MOSFETs中，迁移率保持相当的48 cm2/Vs。然而，在MEO处理 的一些变化中，除去不需要的来自栅氧化层的污染物是所希望的，该污 染物可以提供在Si02-SiC界面的迁移载体，它可以影响阈电压。根据本发明的实施方案形成的具有lxl0"cm-s的掺杂的沟道的注入 沟道MOSFET装置(包含在NO中在1300。C下退火)显示出35 cm2/Vs的 沟道迁移率。由于注入损伤，注入沟道装置的沟道迁移率预计低于外延的沟道装置的沟道迁移率。在附图和说明书中，已经公开了本发明的典型的实施方案和，尽管 使用了专业术语，它们仅仅以一般和描述的意义进行使用且不是为了限 制的目的，本发明的保护范围在下面的权利要求中提出。
权利要求
1.一种在碳化硅上形成氧化层的方法，包括在碳化硅层上热生长氧化层；和在大于1175℃温度下，包含NO的环境中退火该氧化层。
2. 权利要求1的方法，其中退火氧化层包括在含有NO的环境中在约 120CTC -约1600。C的温度下退火该氧化层。
3. 权利要求1的方法，其中退火氧化层包括在包含NO的环境中在1300 。C的温度时退火该氧化层。
4. 权利要求3的方法，其中退火氧化层包括退火该氧化层约2小时。
5. 权利要求1的方法，进一步包括将氧化层放置在碳化硅管中的碳化硅层上；其中退火该氧化层包括退火在碳化硅管中的氧化层。
6. 权利要求5的方法，其中碳化硅管包含在其上具有碳化硅涂层的碳化 硅管。
7. 权利要求6的方法，其中在碳化硅管上的碳化硅涂层包含通过化学气 相沉积作用沉积在碳化硅管上的碳化硅涂层。
8. 权利要求1的方法，其中热生长该氧化物包括在金属杂质存在时热生 长该氧化物。
9. 权利要求8的方法，其中热生长该氧化物包括在包含金属杂质的氧化 铝存在时热生长该氧化物。
10. 权利要求1的方法，其中热生长该氧化层包括热生长该氧化层至约 500 - 900A的厚度。
11. 权利要求1的方法，其中碳化硅层包含具有离轴取向的4Hp-型碳化 硅外延层，该方向可以被定义为与(0001)平面约8。的方向。
12. 权利要求1的方法，其中热生长该氧化物包括在干燥〇2中和在约1200。C温度下在碳化硅层上热生长初步氧化层； 和在湿02中和在约95(TC温度下再氧化该初步氧化层。
13. —种形成碳化硅MOS结构的方法，包括 在碳化硅层上热生长氣化层；在含有NO的环境中在大于1175。C的温度下退火该氧化层；和 在该氧化层上形成栅电极。
14. 权利要求13的方法，其中退火氧化层包括在含有NO的环境中在约 1200°C -约1600。C的温度下退火该氧化层.
15. 权利要求13的方法，其中退火氧化层包括在包含NO的环境中在约 130(TC的温度时退火该氧化层。
16. 权利要求15的方法，其中退火氧化层包括退该火氧化层约2小时。
17. 权利要求13的方法，进一步包括将氧化层放置在碳化硅管中的碳化硅层上； 其中退火该氧化层包括退火在碳化硅管中的氧化层。
18. 权利要求17的方法，其中碳化硅管包含在其上具有碳化硅涂层的碳 化硅管。
19. 权利要求18的方法，其中在碳化硅管上的碳化硅涂层包含通过化学 气相沉积作用沉积在碳化硅管上的碳化硅涂层.
20. 权利要求13的方法，其中热生长该氧化物包括在金属杂质存在时热 生长该氧化物。
21. 权利要求20的方法，其中热生长该氧化物包括在包含金属杂质的氧 化铝存在时热生长该氧化物。
22. 权利要求13的方法，其中热生长该氧化层包括热生长该氧化层至约 500 - 900A的厚度。
23. 权利要求13的方法，其中碳化硅层包含具有离轴取向的4H p-型碳 化硅外延层，该方向可以纟皮定义为与(0001)平面约8。的方向。
24. 权利要求13的方法，其中热生长该氧化物包括在干燥02中和在约1200。C温度下在碳化硅层上热生长初步氧化层；和在湿02中和在约950。C温度下再氧化该初步氧化层。
25. 权利要求13的方法，进一步包括 在氧化层上形成栅接触接触，该栅接触包含包括多晶硅和/或金属.
26. 权利要求25的方法，其中该碳化硅层包含p-型碳化硅区域，该方法 进一步包括在p-型碳化硅区域中形成n-型区域；其中热生长该氧化层包括在p-型碳化硅区域上和至少部分地在n-型 区域上热生长该氧化层。
27. 权利要求26的方法，其中该p-型碳化硅区域包含p-型外延层；其中该n-型区域包含包括n-型源区域；其中该方法进一步包括在p-型外延层中形成n型漏区域，该p-型 外延层与n型源区域被隔开，限定了该源区域和该漏区域之间的沟道 区域；和其中热生长该氧化层可以包括在沟道区域上热生长该氧化层。
28. 权利要求27的方法，进一步包括在n型源区域和n型漏区域上形成欧姆接触，和 在至少约500°C的温度下退火n型源区域和n型漏区域上的欧姆 接触；其中在欧姆接触退火后，该沟道区域在室温下具有至少约40 cm2/Vs的沟道迁移率。
29. 权利要求26的方法，其中p-型碳化硅区域包括注入的p-型阱区域； 其中该方法进一步包括形成与n型JFET区域邻近的注入的p-型阱区域，该n型JFET区域从该结构的表面伸展到位于该p-型阱阱区域之下 的漂移区域；和其中热生长氧化层包括在沟道区域上热生长该氧化层，该沟道区域 在源区域和JFET区域之间的p-型阱区域中延伸。
30. 权利要求27的方法，进一步包括 在n型源区域上形成欧姆接触；和在至少约50(TC的温度下退火在n型源区域上的欧姆接触； 其中在欧姆接触退火后，该沟道区域在室温下可以具有至少约35 cmVVs的沟道迁移率。
全文摘要
在碳化硅上形成氧化层的方法，该方法包括在碳化硅层上热生长氧化层，和在大于1175℃温度下，最优选1300℃，包含NO的环境中退火该氧化层。该氧化层可以在碳化硅管中在NO中被退火，该碳化硅管可以用碳化硅进行涂布。为了形成氧化层，初步氧化层可以在干燥O₂中在碳化硅层上进行热生长，并且该初步氧化层可以在湿O₂中被再氧化。
文档编号H01L21/28GK101283439SQ200680034131
公开日2008年10月8日 申请日期2006年9月12日 优先权日2005年9月16日
发明者B·哈尔, M·达斯, S·克里什纳斯瓦米 申请人:克里公司