专利名称：制作微型连接器的方法
技术领域：
本发明涉及一种制作微型连接器的方法，尤指一种制作具有高密度薄型 且正反面导通的微型连接器的方法。
背景技术：
就目前电子产品的发展趋势而言，电子产品的多功能化与微型化已成为 主要的方向，且其多功能的表现往往需要整合数个芯片的运作方可达成，然 而各芯片之间的连接若透过印刷电路板的电路布局加以达成，势必造成电子产品的体积增加。为了改善此问题，单一系统芯片(systemonchip，SOC)的整 合因而逐渐盛行。但由于系统芯片工艺技术复杂、成品率不高且价格太高， 因此目前许多含有集成电路与微机电产品的半导体元件，均朝向系统封装 (system in package, SIP)的封装方式进行，以降低生产成本及提高产品成品率。系统封装主要的概念是利用微型连接器为媒介，将多个欲整合应用并互 相连接的芯片装设在其上，并将上述芯片与微型连接器一并封装成一系统封 装结构，而各芯片之间则利用连接器内部所设置的导线层加以电性连接，因 此，微型连接器在系统封装上占了相当重要的角色。随着产品朝向轻、薄、 短、小发展，缩小系统封装的体积势在必行，因此改善孩i型连接器的尺寸与 各芯片的连接方式已成为一重要的课题。已知硅微型连接器只有单面具有电 连接点，在堆叠上有其限制，虽然已知印刷电路板具有正反两面导通的特性， 但又由于印刷电路板的体积过大，因此为了缩小封装体积，制作具有高密度 薄型、三维堆叠、工艺简化且大量生产的微型连接器，成为业界极力努力的 方向。发明内容本发明的目的之一在于提供一种制作高密度薄型且正反面导通的微型 连接器的方法。根据本发明，提供一种制作微型连接器的方法。根据本发明的方法，首 先提供晶片，该晶片包含有第一表面与第二表面。接着在该晶片的该第一表 面形成第一介电层，然后图案化该第一介电层，该第一介电层包含有多个第 一开口，并且各该第一开口暴露出该第一表面。随后在这些第一开口暴露出 的该第一表面蚀刻出多个孔。再在各该孔内形成内部导电层以填满各该孔， 以及在该第一介电层上形成第一表面导电层。接着图案化该第一表面导电 层，以暴露出该第一介电层，并且在该第一表面导电层与该第一介电层上形 成第一绝缘图层。然后进行薄化工艺，将该晶片的该第二表面薄化，以暴露 出各该孔中的该内部导电层。随后在该晶片的该第二表面形成第二介电层， 然后图案化该第二介电层，该第二介电层包含有多个第二开口对应在该第二 表面的这些孔。再在该第二介电层上形成第二表面导电层，并且填满各该第 二开口。然后图案化该第二表面导电层。最后在该第二表面导电层与该第二 介电层上形成第二绝缘图层。本发明的制作微型连接器的方法系透过深蚀刻、无电电镀与薄化工艺， 在晶片上制作出具有穿孔的正反面导通的导电层，并且通过薄化工艺薄化至 所需的厚度，以提供体积小且高密度的封装，更具有简化、连贯且可大量生 产的优点。
图1至图17为本发明的优选实施例制作微型连接器的方法示意图。 图18至图19为本发明另一优选实施例制作微型连接器的方法示意图。附图标记说明10晶片12第一介电层14第一表面16第二表面18掩模图案20第一开口22孑匕24表面保护层26金属层28内部导电层30第一表面导电层32第一绝缘图层34粘着层36承栽晶片38第二介电层40第二表面导电层42第二绝缘图层 44 微型连接器具体实施方式
请参考图1至图17,图1至图17为本发明一优选实施例制作微型连接 器的方法示意图。如图1所示，首先提供晶片10,例如硅晶片，且晶片10 包含有第一表面14与第二表面16,然后在晶片的第一表面14上形成第一介 电层12。在本实施例中，第一介电层12为热沉积方式形成的氧化层，其作 用在提供绝缘效果，以避免漏电流问题，第一介电层12的形成方式与材料 并不限，例如可为氧化硅、氮化硅或氮氧化硅等绝缘材料所构成。如图2所示，接着在第一介电层12上形成掩模图案18。掩模图案18 可为光致抗蚀剂图案，利用半导体光刻工艺将所需要的图形表现在晶片10 上。如图3所示，然后图案化第一介电层12,利用掩模图案18作为掩模， 蚀刻第一介电层12未被掩模保护的区域。第一介电层12包含有对应掩模图 案18的多个第一开口 20，并且各第一开口 20暴露出第一表面14。如图4 所示，接着在第一开口 20暴露出的第一表面14,蚀刻出多个孔22。本实施 例的孔22为垂直側壁，但可依据元件的需求制作具有不同形状侧壁的孔22， 例如圓弧侧壁或倾斜側壁等，如图5与图6所示，并且依据不同形状的孔 22可利用不同的蚀刻方式，例如垂直側壁的孔22可利用千式蚀刻中的深 反应离子蚀刻工艺，圆弧侧壁的孔可利用使用氟化氢为蚀刻液的湿式蚀刻， 倾斜侧壁的孔则可利用4吏用氬氧化钾或氯氧化四曱基铵或乙二胺邻苯二酚 为蚀刻液的湿式蚀刻工艺。孔22深度则可依元件需求来做调整。如图7所示，接下来对晶片IO的第二表面16进行表面保护。晶片10 表面的保护可在第二表面16上形成表面保护层24，例如形成光致抗蚀剂 层或粘着热分离胶带或紫外线胶带在第二表面16上，其目的是为了轻易地 将接下来电镀在第二表面16上的金属移除，因此并不限在使用上述的材料， 而亦可为其它材料例如腊或聚酰亚胺(polyimide)等。如图8所示，对整片晶片IO进行表面活化工艺，然后进行无电电镀工 艺，在各孔内形成内部导电层28以填满各孔，并在掩才莫图案18与晶片10 的第二表面16上形成金属层26。由于进行无电电镀工艺之前，需先对欲电 镀的部分进行表面活化处理。本实施例将整片晶片IO表面活化后，置入无电电镀金属的溶液中进行无电电镀。表面活化工艺可采用干式的等离子体轰 击，以提升欲电镀表面的活化能，或是利用置放在氯化钯溶液将钯离子附着 在欲电镀表面。另外，无电电镀工艺中电镀的金属可为金、铜或其它金属材料。如图9所示，移除第二表面16的表面保护层24与电镀在其上的金属层 26，并且进行剥离工艺，移除掩模图案18与电镀在掩模图案18上的金属层 26，暴露出孔内的内部导电层28与第一介电层12。如图IO所示，之后进行 金属镀膜工艺，在第一表面14上电镀第一表面导电层30。第一表面导电层 30的材料以与无电电镀工艺所电镀的内部导电层28的金属种类相同为优选 的作法。本实施例的金属镀膜工艺可为蒸镀工艺、溅镀工艺或其它镀膜工艺。如图11所示，接着图案化第一表面导电层30,使第一表面导电层30 形成所需的导电图案。如图12所示，然后在第一表面导电层30与第一介电 层12上形成第一绝缘图层32。第一绝缘图层32的图案才艮据欲连接芯片的需 求而决定，所暴露出的第一表面导电层30可作为微型连接器的电连接点用 来连"^外部芯片(图未示)。如图13所示，接着利用粘着层34将承载晶片36(handlewafer)粘贴在第 一绝缘图层32上。如图14所示，进行薄化工艺，将晶片IO的第二表面16 薄化，使各孔22内的内部导电层28被暴露出。由于承载晶片36的功用在 于确保晶片10薄至小于200微米仍可进行制造，因此若抛光后的厚度大在 200微米时，则不需在第一绝缘图层32上粘贴粘着层34与承载晶片36。薄 化工艺可利用抛光以及化学机械抛光工艺，将晶片10的厚度依照需求抛光 至所需的厚度。如图15所示，接着翻转晶片10，在晶片IO的第二表面16上形成第二 介电层38，然后图案化第二介电层38。第二介电层38包含有多个第二开口 对应在第二表面16的孔22。如图16所示，再在第二介电层38上形成第二 表面导电层40，并且填满各第二开口，然后图案化第二表面导电层40,使 第二表面导电层40形成所需的导电图案。第二表面导电层40通过第二开口 得以与内部导电层28电性连接。如图17所示，最后在第二表面导电层40 与第二介电层38上形成第二绝缘图层42,然后进行切割以及移除粘着层34 与承载晶片36，即为所需的微型连接器44。第二绝缘图层42暴露出的第二 表面导电层40作为微型连接器44的电连接点，用来连接外部芯片(图未示)。第二表面导电层40与第一表面导电层30通过与内部导电层28连接而能够 互相电性连接，本发明的微型连接器44具有正反面电性导通的特性，可将 微型连接器44上面与下面的芯片垂直堆叠并且电性连接在一起。请参考图18至图19，并同时参考图1至图7与图10至图17。图18至 图19为本发明另一优选实施例制作微型连接器的方法示意图。为了简化说 明，与上述相同的制作步骤，将不在本实施例中详述，并且相同的元件将使 用相同的名称与符号。本实施例的方法与上述实施例的方法相异之处从对第 二表面16进行表面保护之后至图案化第一表面导电层30之前。如图18所 示，本实施例在对第二表面16进行表面保护之后，先移除掩模图案18,然 后依然对整片晶片IO进行表面活化工艺。如图19所示，之后进行无电电镀 工艺，在第一介电层12上形成第一表面导电层30，在各孔22内填满内部导 电层28，以及在第二表面16形成一金属层26。最后，如图IO所示，移除 第二表面16的表面保护层24与电镀在第二表面上的金属层26后，在各孔 22内即形成内部导电层28以及在第一介电层12上即形成第一表面导电层 30。接着如同上述实施例图案化第一表面导电层30,并且之后皆与上述实施 例相同。综而言之，本发明制作微型连接器的方法，透过深蚀刻、无电电镀与薄 化工艺，在晶片上制作出具有穿孔的正反面导通的导电层，使得不同的芯片 可通过本发明的微型连接器进行三维堆叠的电性连接方式。另外，本发明通 过薄化工艺可将微型连接器薄化至所需的厚度，以提供体积小且高密度的封 装，并且本发明在硅晶片上利用半导体工艺制作出微型连接器具有简化、连 贯且可大量生产的优点。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1. 一种制作微型连接器的方法，包含有提供晶片，该晶片包含有第一表面与第二表面；在该晶片的该第一表面形成第一介电层，然后图案化该第一介电层，该第一介电层包含有多个第一开口，并且各该第一开口暴露出该第一表面；在这些第一开口暴露出的该第一表面蚀刻出多个孔；在各该孔内形成内部导电层填满各该孔，并且在该第一介电层上形成第一表面导电层；图案化该第一表面导电层，以暴露出该第一介电层；在该第一表面导电层与该第一介电层上形成第一绝缘图层；进行薄化工艺，将该晶片的该第二表面薄化，以暴露出各该孔内的该内部导电层；在该晶片的该第二表面形成第二介电层，然后图案化该第二介电层，该第二介电层包含有多个第二开口对应在该第二表面的这些孔；在该第二介电层上形成第二表面导电层填满各该第二开口，然后图案化该第二表面导电层；以及在该第二表面导电层与该第二介电层上形成第二绝缘图层。
2. 如权利要求1所述的方法，其中该第一表面导电层与该内部导电层以 及该第二表面导电层电性连接。
3. 如权利要求1所述的方法，其中该图案化的第一介电层表面还包含有 一掩模图案，且在各该孔内形成填满各该孔的该内部导电层，并且在该第一 介电层上形成该第一表面导电层的步骤包含有在各该孔内形成该内部导电层，并同时在该掩模图案的表面形成导电层；进行剥离工艺，去除该掩模图案并一并移除位于该掩模图案表面的该导 电层；以及在该第一介电层上形成该第一表面导电层。
4. 如权利要求3所述的方法，其中该内部导电层利用无电电镀方式制作。
5. 如权利要求3所述的方法，其中该第一表面导电层利用蒸镀或溅镀方式制作。
6. 如权利要求1所述的方法，其中该内部导电层与该第一表面导电层利 用同一无电电镀方式制作。
7. 如权利要求1所述的方法，还包含有在形成该内部导电层在各该孔内 之前，先对该晶片进行表面活化工艺。
8. 如权利要求7所述的方法，还包含有在该表面活化工艺之前，先将该 晶片的该第二表面进行表面保护工艺。
9. 如权利要求8所述的方法，其中该表面保护工艺在该第二表面上形成 光致抗蚀剂层。
10. 如权利要求8所述的方法，其中该表面保护工艺在该第二表面上粘 着热分离胶带或紫外线胶带。
11. 如权利要求1所述的方法，还包含有在该薄化工艺之前，利用粘着 层将承栽晶片粘贴在该第一表面上。
12. 如权利要求11所述的方法，其中该粘着层包含有热释放胶带或紫外 线胶带。
13. 如权利要求1所述的方法，其中各该孔具有垂直的側壁。
全文摘要
本发明公开了一种制作微型连接器的方法，其包括提供晶片，在晶片的第一表面蚀刻出多个孔，并且形成填满各孔的内部导电层，以及在第一表面上形成第一表面导电层。接着在第一表面导电层上形成第一绝缘图层。之后进行薄化工艺，将晶片的第二表面薄化，暴露出各孔内的内部导电层。最后在第二表面形成第二表面导电层，且该第二表面导电层通过该内部导电层与该第一表面导电层电性连接。
文档编号H01L21/48GK101261940SQ20071008543
公开日2008年9月10日 申请日期2007年3月5日 优先权日2007年3月5日
发明者邱铭彦 申请人:探微科技股份有限公司