专利名称：全自对准条型栅功率垂直双扩散场效应晶体管的制作方法
技术领域：
本发明涉及半导体器件及集成电路制造工艺技术领域，尤其涉及一种制作全自对准条型栅功率垂直双扩散场效应晶体管(Vertical Double-diffUsionMOSFET， DMOS)的方法。
背景技术：
功率DMOS晶体管已广泛应用于各种电子设备中。功率DMOS晶体 管具有开关速度快、输入阻抗高、驱动功耗小、频率特性好、跨导高度线 性等特点，而且具有负温度系数，没有双极功率管的二次击穿问题，安全 工作区大。因此，不论是开关应用，还是线性应用，DMOS晶体管都是理 想的功率器件。传统的功率DMOS晶体管制作工艺中，以多晶硅边界为对准点，通 过P-阱以及N+源自对准注入，实现整个芯片内的统一沟道长度。但是为 了形成良好的金属与P-阱及N+源接触，通常还另需两块光刻掩膜版(P-阱接触注入掩模版、N+源注入掩模版)，共需要7 9块掩模版，不利于芯 片面积的减小，工艺过程复杂，芯片成本高；同时以多晶硅作为栅极互连， 串联电阻大，限制工作频率的提高。发明内容(一) 要解决的技术问题有鉴于此，本发明的主要目的在于提供一种制作全自对准条型栅功率 垂直双扩散场效应晶体管的方法，以简化制作工艺，降低制作成本，提高 功率DMOS晶体管的工作频率。(二) 技术方案为达到上述目的，本发明提供了一种制作全自对准条型栅功率垂直双
扩散场效应晶体管的方法，该方法包括A、 在衬底上生长外延，然后进行场区氧化，形成场氧化层；B、 刻蚀有源区的场氧化层，进行栅氧化，淀积多晶硅，对淀积的多晶硅进行掺杂；C、 对掺杂后的多晶硅进行光刻、刻蚀，硼注入，高温推进形成P-阱区；D、 对多晶硅进行砷注入形成浅源区，然后淀积并反刻形成侧墙；E、 对多晶硅进行硼注入，并淀积钴膜，形成钴的硅化物，利用钴的 硅化物形成P-阱接触；F、 进行硼磷硅玻璃淀积，光刻与刻蚀引线孔；G、 金属溅射并进行光刻与刻蚀。上述方案中，所述步骤A包括在n+型Si衬底上，进行n-型Si外延 层生长，随后进行场区氧化，在n-型Si外延层上形成场氧化层。上述方案中，所述步骤B包括利用场氧刻蚀掩模版在场氧化层上进 行有源区定义，定义出有源区后，刻蚀掉有源区的场氧化层，然后进行栅 氧化，并淀积多晶硅，随后对多晶硅进行一次100(TC的高温磷扩散，形成 小于10Q/sq的低电阻率n+型多晶硅。上述方案中，所述步骤C包括利用多晶硅刻蚀掩模版，刻蚀掺杂后 的多晶硅，然后对刻蚀后的多晶硅进行硼注入并进行1100。C的高温推进， 形成P-阱区。上述方案中，步骤D中所述对多晶硅进行砷注入，是以多晶硅为掩模， 对整个硅片进行砷注入；步骤D中所述淀积并反刻形成侧墙，是淀积一层正硅酸乙酯TEOS， 并对淀积的TEOS进行反刻形成侧墙。上述方案中，所述步骤E包括对多晶硅进行90keV的大能量与2X 10"n/ci^的大剂量硼注入，大能量使注入的硼离子能透过N+源区，主要 分布于N+源下，大剂量使P-阱区形成高浓度的P+区，有利于形成欧姆接 触；然后淀积钴膜，67(TC快速退火5秒，使钴与硅反应形成钴的硅化物， 刻去侧墙上未反应的钴，然后80(TC快速退火10秒，使硅化物转为16 18y Q.cm的低阻态；然后利用钴的硅化物穿透浅源结结构的源区与下面
的P-阱形成接触。上述方案中，所述步骤F包括进行硼磷硅玻璃淀积，并进行95(TC 的高温回流，利用接触孔刻蚀掩模版进行引线孔光刻并刻蚀出引线孔。上述方案中，所述步骤G包括溅射金属层，利用金属刻蚀掩模版对 金属层进行光刻与腐蚀，形成全自对准的条型栅功率垂直双扩散场效应晶 体管。(三)有益效果 从上述技术方案可以看出，本发明具有以下有益效果1、 本发明提供的这种制作全自对准条型栅功率垂直双扩散场效应晶体管的方法，采用条型栅结构设计，条型栅DMOS是一种新型平面结构 的DMOS，它的多晶硅栅呈条状分布。条形栅结构可以在单位有源区面积 内集成更大的沟道宽度，同时其源区接触孔面积增大，栅面积降低，具有 导通电阻小、开关速度高及工作稳定性好等特点。2、 本发明提供的这种制作全自对准条型栅功率垂直双扩散场效应晶 体管的方法，光刻掩模版少，共需4块光刻掩模版，其中包括场氧刻蚀掩 模版、多晶硅刻蚀掩模版、接触孔刻蚀掩模版、金属刻蚀掩模版，大大简 化了制作工艺，降低了制作成本。3、 本发明提供的这种制作全自对准条型栅功率垂直双扩散场效应晶 体管的方法，采用N+浅源结，以便后面的硅化物可以穿透N+源区与下面 的P-阱接触。4、 本发明提供的这种制作全自对准条型栅功率垂直双扩散场效应晶 体管的方法，采用侧墙工艺，在多晶硅刻蚀后，淀积一层正硅酸乙酯(TEOS)并反刻形成侧墙，以便于进行下面的P-阱接触注入。5、 本发明提供的这种制作全自对准条型栅功率垂直双扩散场效应晶 体管的方法，P-阱接触注入采用大能量与大剂量硼注入，大能量目的使硼 透过N+源区，主要集中在P-阱区内，大剂量的目的一方面可以使后面的 硅化物与P-阱形成良好的欧姆接触，另一方面可以减小P-阱区PN结反向 耗尽宽度，提高器件反向耐压。此步省去了传统DMOS工艺中的P-阱接 触注入掩模版，以侧墙为掩模，形成P-阱区的接触注入。
6、本发明提供的这种制作全自对准条型栅功率垂直双扩散场效应晶体管的方法，采用钴的硅化物。淀积钴膜，670°C快速退火5秒，使钴与 硅反应生成硅化物。刻去侧墙上未反应的钴，然后80(TC快速退火10秒， 使硅化物转为低阻态。因为N+源区为浅源结结构，N+源区的钴硅化物穿 透源区与下面的P-阱接触。另外，钴的采用同时使多晶硅栅形成低电阻率 的硅化物形态，降低了器件栅极的串联电阻，有利于提高器件的开关速度 与工作频率。
图1为本发明提供的制作全自对准条型栅功率DMOS晶体管的方法 流程图；图2为依照本发明实施例制作全自对准条型栅功率DMOS晶体管版 图的示意图；图3为依照本发明实施例制作全自对准条型栅功率DMOS晶体管工艺流程图；其中，图3-1为依照本发明实施例进行外延层生长及场区氧化的示意图； 图3-2为依照本发明实施例定义有源区刻蚀场氧化层栅氧化与淀积多晶硅的示意图；图3-3为依照本发明实施例刻蚀多晶硅及剩余场氧化层的示意图； 图3-4为依照本发明实施例刻进行硼注入形成P-阱区的示意图； 图3-5为依照本发明实施例对硅片进行砷注入形成浅结N+源区的示 意图；图3-6为依照本发明实施例淀积正硅酸乙酯(TEOS)并反刻形成侧墙 的示意图；图3-7为依照本发明实施例对多晶硅进行大能量与大剂量的硼注入的 示意图；图3-8为依照本发明实施例淀积钴膜形成硅化物的示意图； 图3-9为依照本发明实施例硼磷硅玻璃淀积并光刻与刻蚀引线孔的示 意图；图3-10为依照本发明实施例金属溅射并进行光刻与刻蚀的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。如图1所示，图1为本发明提供的制作全自对准条型栅功率DMOS晶体管的方法流程图，该方法包括以下步骤步骤101:在衬底上生长外延，然后进行场区氧化，形成场氧化层； 步骤102:刻蚀有源区的场氧化层，进行栅氧化，淀积多晶硅，对淀积的多晶硅进行掺杂；步骤103:对掺杂后的多晶硅进行光刻、刻蚀，硼注入，高温推进形成P-阱区；步骤104:对多晶硅进行砷注入形成浅源区，然后淀积并反刻形成侧+血工回；步骤105:对多晶硅进行硼注入，并淀积钴膜，形成钴的硅化物，利 用钴的硅化物形成P-阱接触；步骤106:进行硼磷硅玻璃淀积，光刻与刻蚀引线孔； 步骤107:金属溅射并进行光刻与刻蚀。基于图1所示的制作全自对准条型栅功率DMOS晶体管的方法流程 图，以下结合具体的实施例对本发明制作全自对准条型栅功率DMOS晶 体管的方法进一步详细说明。本发明提供的这种制作全自对准条型栅功率DMOS晶体管的方法， 工艺简单，光刻掩模版少，实现了P-阱注入、N+源注入、P-阱接触注入的 全自对准。在本实施例中，采用条型栅结构，版图样式如图2所示，图2 为依照本发明实施例制作全自对准条型栅功率DMOS晶体管版图的示意 图。以下结合附图3，对全自对准条型栅功率DMOS晶体管的制备方法进 一步说明如图3-l所示，在n+型Si衬底上，进行n-型Si外延层生长，随后进 行场区氧化，在n-型Si外延层上形成场氧化层。如图3-2所示，利用第一块掩模版(场氧刻蚀掩模版)在场氧化层上
进行有源区定义，定义出有源区后，刻蚀掉有源区的场氧化层，然后进行 栅氧化，并淀积多晶硅，随后对多晶硅进行一次100(TC高温的磷扩散，形成小于10Q/sq的低电阻率n+型多晶硅。如图3-3所示，利用第二块掩模版(多晶硅刻蚀掩模版)，刻蚀掺杂后 的多晶硅及剩余的场氧化层。如图3-4所示，对刻蚀后的多晶硅进行硼注入并进行110(TC的高温推 进，形成P-阱区。如图3-5所示，对硅片进行砷注入。此步进行砷注入，而不是传统 DMOS工艺中的磷注入，目的是形成浅结N+源区，同时此步还去除了传 统DMOS工艺中的N+源掩模版，仅以多晶硅为掩模，对整个硅片进行注 入。如图3-6所示，淀积一层正硅酸乙酯(TEOS)并反刻形成侧墙，以便 于进行下面的P-阱接触注入。如图3-7所示，对多晶硅进行卯keV的大能量与2X 1015n/cm2的大剂 量硼注入，大能量使注入的硼离子能透过N+源区，主要分布于N+源下， 大剂量使P-阱区形成高浓度的P+区，有利于形成良好欧姆接触。如图3-8所示，淀积钴膜，67(TC快速退火5秒，使钴与硅反应生成硅 化物。刻去侧墙上未反应的钴，然后800。C快速退火10秒，使硅化物转为 16 18u Q.cm的低阻态。因为N+源区为浅源结结构，N+源区的钴硅化 物穿透源区与下面的P-阱接触。如图3-9所示，硼磷硅玻璃淀积并进行95(TC的高温回流，利用第三 块掩模版(接触孔刻蚀掩模版)进行引线孔光刻并刻蚀出引线孔。如图3-10所示，最后溅射金属层，并利用第四块掩模版(金属刻蚀掩 模版)对金属层进行光刻与腐蚀。上述实施例中，采用条型栅结构设计，条型栅DMOS是一种新型平 面栅结构的DMOS，它的多晶硅栅呈条状分布。P-阱、P-阱接触注入、N+ 源注入均采用自对准工艺，无需增加光刻掩模版，仅需4块掩模版，工艺 简单，芯片加工成本降低。同时硅化物工艺的采用可以有效降低栅串联电 阻，提高功率DMOS晶体管的工作频率。省去了传统DMOS工艺中的N+ 源掩模版，仅以多晶硅为掩模；进行砷注入，而不是传统DMOS工艺中
的磷注入，目的是形成浅结N+源区。省去了传统DMOS工艺中的P+阱接触注入模版，以侧墙为掩模。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 己，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1、一种制作全自对准条型栅功率垂直双扩散场效应晶体管的方法，其特征在于，该方法包括A、在衬底上生长外延，然后进行场区氧化，形成场氧化层；B、刻蚀有源区的场氧化层，进行栅氧化，淀积多晶硅，对淀积的多晶硅进行掺杂；C、对掺杂后的多晶硅进行光刻、刻蚀，硼注入，高温推进形成P-阱区；D、对多晶硅进行砷注入形成浅源区，然后淀积并反刻形成侧墙；E、对多晶硅进行硼注入，并淀积钴膜，形成钴的硅化物，利用钴的硅化物形成P-阱接触；F、进行硼磷硅玻璃淀积，光刻与刻蚀引线孔；G、金属溅射并进行光刻与刻蚀。
2、 根据权利要求1所述的制作全自对准条型栅功率垂直双扩散场效 应晶体管的方法，其特征在于，所述步骤A包括在n+型Si衬底上，进行n-型Si外延层生长，随后进行场区氧化，在 n-型Si外延层上形成场氧化层。
3、 根据权利要求1所述的制作全自对准条型栅功率垂直双扩散场效 应晶体管的方法，其特征在于，所述步骤B包括利用场氧刻蚀掩模版在场氧化层上进行有源区定义，定义出有源区 后，刻蚀掉有源区的场氧化层，然后进行栅氧化，并淀积多晶硅，随后对 多晶硅进行一次100(TC的高温磷扩散，形成小于10Q/sq的低电阻率n+ 型多晶硅。
4、 根据权利要求1所述的制作全自对准条型栅功率垂直双扩散场效 应晶体管的方法，其特征在于，所述步骤C包括利用多晶硅刻蚀掩模版，刻蚀掺杂后的多晶硅，然后对刻蚀后的多晶 硅进行硼注入并进行110(TC的高温推进，形成P-阱区。
5、 根据权利要求1所述的制作全自对准条型栅功率垂直双扩散场效 应晶体管的方法，其特征在于，步骤D中所述对多晶硅进行砷注入，是以多晶硅为掩模，对整个硅片进行砷注入；步骤D中所述淀积并反刻形成侧墙，是淀积一层正硅酸乙酯TEOS， 并对淀积的TEOS进行反刻形成侧墙。
6、 根据权利要求1所述的制作全自对准条型栅功率垂直双扩散场效 应晶体管的方法，其特征在于，所述步骤E包括对多晶硅进行90keV的大能量与2X 1015n/cm2的大剂量硼注入，大能 量使注入的硼离子能透过N+源区，主要分布于N+源下，大剂量使P-阱区形成高浓度的P+区，有利于形成欧姆接触；然后淀积钴膜，67(TC快速退火5秒，使钴与硅反应形成钴的硅化物， 刻去侧墙上未反应的钴，然后80(TC快速退火10秒，使硅化物转为16 18 u Q.cm的低阻态；然后利用钴的硅化物穿透浅源结结构的源区与下面的P-阱形成接触。
7、 根据权利要求1所述的制作全自对准条型栅功率垂直双扩散场效 应晶体管的方法，其特征在于，所述步骤F包括进行硼磷硅玻璃淀积，并进行95(TC的高温回流，利用接触孔刻蚀掩 模版进行引线孔光刻并刻蚀出引线孔。
8、 根据权利要求1所述的制作全自对准条型栅功率垂直双扩散场效 应晶体管的方法，其特征在于，所述步骤G包括溅射金属层，利用金属刻蚀掩模版对金属层进行光刻与腐蚀，形成全 自对准的条型栅功率垂直双扩散场效应晶体管。
全文摘要
本发明涉及半导体器件及集成电路制造工艺技术领域，公开了一种制作全自对准条型栅功率DMOS晶体管的方法，包括A.在衬底上生长外延，然后进行场区氧化，形成场氧化层；B.刻蚀有源区的场氧化层，进行栅氧化，淀积多晶硅，对淀积的多晶硅进行掺杂；C.对掺杂后的多晶硅进行光刻、刻蚀，硼注入，高温推进形成P-阱区；D.对多晶硅进行砷注入形成浅源区，然后淀积并反刻形成侧墙；E.对多晶硅进行硼注入，并淀积钴膜，形成钴的硅化物，利用钴的硅化物形成P-阱接触；F.进行硼磷硅玻璃淀积，光刻与刻蚀引线孔；G.金属溅射并进行光刻与刻蚀。利用本发明，简化了制作工艺，降低了制作成本，提高了功率DMOS晶体管的工作频率。
文档编号H01L21/336GK101399227SQ200710122480
公开日2009年4月1日 申请日期2007年9月26日 优先权日2007年9月26日
发明者王立新 申请人:中国科学院微电子研究所