专利名称：V型沟道结构闪存的制作方法
技术领域：
本发明涉及一种存储器，尤其涉及一种V型沟道结构闪存。
背景技术：
闪存是现在发展最快、最有市场潜力的存储器芯片产品。它在通信领域、消
费领域、计算机领域得到普遍应用。闪存的结构很多，有传统的堆栈结构(stack gate structure ),分离栅结构(split gate structure)等等。随着技术的发展，更高密 度、更低成本的闪存技术不断涌现出来。
传统堆栈浮栅结构闪存如图1所示，其中控制栅1和堆栈浮栅2的中间为绝 缘氧化物，堆栈浮栅2和衬底100之间为隧道氧化物，控制栅l的两侧为侧壁浮 栅3。传统的堆栈浮栅结构的闪存在0.09um以下的制造工艺下，堆栈浮栅线宽也 必须加工的々艮小， 一旦堆栈浮栅的线宽达到O.lum以下，由于短沟道效应的存在， 源极和漏极很容易导通(punchthrough),因此为了避免出现导通的现象，需要将 源极和漏极的结深控制非常精准，加工难度很大。同时因为结深随电压的增加其 耗尽层4也随之增大，源极和漏极的工作电压也受到常常会受到限制。
发明内容
本发明提供了一种V型结构闪存，解决了在短沟道效应的情况下，源极和 漏极容易出现导通的技术问题。
一种V型沟道结构闪存，包括衬底、形成与衬底上的栅极氧化物、形成于 栅极氧化物上的控制栅，以及形成于控制栅两侧的侧壁浮栅，在所述栅极氧化
物下端的衬底上形成v形沟道槽，存储电荷的沟道浮栅位于所述的v形沟道槽内。
其中V形沟道槽的深度为其周边电路所用绝》彖沟道深度的20%至90%， V 形沟道槽的深度范围从1000A到8000A之间。
其中沟道槽设有侧壁，该侧壁为晶体管沟道。
其中在实现存储单元写入时，栅极电压Vg的范围是6V至20V,源极电压 Vs的范围是0至19V，漏极电压Vd的范围是3V至20V。
其中在实现存储单元写入时，栅极电压Vg^2V,源极电压VsiV，漏极电 压VcN3V。
其中在实现存储单元清零时，Vg的范围是0至-20V, Vd的范围是1至20V，
Vs的范围是O至19V。
其中在实现存储单元清零时，Vg二10V, Vd=5V， Vs=OV。 其中在实现存储单元读入时，Vg的范围是2至lOV,Vd的范围是1至IOV，
Vs的范围是0至9V。
其中在实现存储单元读入时，Vg=3V， Vd=2V, Vs=OV。 本发明由于采用了 V型沟道槽来作为晶体管沟道，并将存储电荷的浮栅埋
在沟道槽内，使之与现有技术相比，可通过调节道槽的深度来控制短沟道效应
导致的导通.
图1为传统的堆栈浮栅结构闪存； 图2为V型结构闪存； 图3为V型结构闪存存储单元写入； 图4为V型结构闪存存储单元清零； 图5为V型既然构闪存存储单元读入。
具体实施例方式
下面结合一个具体实施例对本发明V型结构闪存做一个详细的介绍，V型 结构闪存如图2所示，在衬底上形成V形沟道槽203 (其中沟道槽的深度是可 以调节的，其深度为其周边电路所用绝缘沟道深度的20%至90%, V形沟道槽 的深度范围从1000A到8000A之间)，沟道浮栅202位于V形沟道槽203内， 沟道槽的侧壁201作为晶体管沟道；沟道槽的底部与衬底的上表面重合，并在 所述的衬底的表面上形成一层栅氧化物7,在栅氧化物上形成一层控制栅l;在
栅氧化物7的两侧分别形成一个独立的存储空间作为侧壁浮栅。
本V型结构闪存，可以实现存储单元写入、存储单元清零和存储单元读入 等功能。
一存储单元写入
如图3所示，在Vg= 12V, Vs=0V,Vd=3 V的条件下，沟道内有电子从源端流 到漏端，在这个过程中，部分电子由于在强电场的作用下，击穿沟道槽的侧壁， 通过热电子注入方式注入到沟道浮栅中，从而实现存储单元写入。
其中在实现存储单元写入时，其栅极电压Vg的范围是6V至20V,源极电 压Vs的范围是O至19V，漏极电压Vd的范围是3V至20V。
二存储单元清零
如图4所示，在Vg=-1 OV, Vd=5V, Vs=OV的条件下，存储在沟道浮栅的电 子在强电场的作用下，通过F-N隧道穿通的方式被激发到沟道中，并通过漏极 端流走。由于沟道是V型设计的，因此浮栅的尖端形状可以加强F-N隧道穿通 能力，更好的实现存储单元清零的功能。
其中在实现存储单元清零时，Vg的范围是0至-20V， Vd的范围是1至20V, Vs的范围是O至19V。
三存4诸单元读入
如图5所示，在Vg=3V, Vd=2V，Vs=0V的条件下，沟道内有电流从源端沿着 沟道槽侧壁流到漏端，当沟道浮栅有无电荷存储会影响沟道电流大小，当沟道 浮栅内有电荷时，沟道内电流很小，反之当沟道浮栅内无电荷时，沟道内电流 很大，设定沟道内小电流状态为"O",设定沟道内大电流状态为"l",这样侧壁浮 栅有无电荷存储的状态可以作为区分存储"0 "或"1 "信息状态，实现信息存储的 功能。
其中在实现存储单元读入时，Vg的范围是2至lOV,Vd的范围是l至10V, Vs的范围是O至9V。
由于本结构采用V型沟道槽结构，沟道槽的深度是可以调节的，当横向尺 寸缩小(短沟道效应)，可以增加沟道槽深度，即可避免由于短沟道效应而导致 的导通。当然，沟道槽深度不能太深，否则晶体管由于侧壁沟道太长，无法导 通。
本发明采用通用的CMOS工艺，结构简单，可以应用到90nm及其以下的制 造工艺中去。
权利要求
1、一种V型沟道结构闪存，包括衬底、形成与衬底上的栅极氧化物、形成于栅极氧化物上的控制栅，以及形成于控制栅两侧的侧壁浮栅，其特征在于，在所述栅极氧化物下端的衬底上形成V形沟道槽，存储电荷的沟道浮栅位于所述的V形沟道槽内。
2、 如权利要求1所述的一种V型沟道结构闪存，其特征在于，所述的V形沟 道槽的深度为其周边电路所用绝缘沟道深度的20%至90%。
3、 如权利要求1所述的一种V型沟道结构闪存，其特征在于，所述的V形沟 道槽的深度范围乂人1000A到8000A之间。
4、 如权利要求1所述的一种V型沟道结构闪存，其特征在于，所述的沟道槽设 有侧壁，该侧壁为晶体管沟道。
5、 如权利要求1所述的一种V型沟道结构闪存的储单元写入方法，其特征在于， 在实现存储单元写入时，栅极电压Vg的范围是6V至20V,源极电压Vs的范 围是0至19V，漏极电压Vd的范围是3V至20V。
6、 如权利要求1所述的一种V型沟道结构闪存的储单元写入方法，其特征在于， 在实现存储单元写入时，栅极电压Vg=12V,源极电压Vs=OV，漏极电压Vd=3V。
7、 如权利要求1所述的一种V型沟道结构闪存的存储单元清零方法，其特征在 于，在实现存储单元清零时，Vg的范围是0至-20V, Vd的范围是1至20V, Vs的范围是O至19V。
8、 如权利要求1所述的一种V型沟道结构闪存的存储单元清零方法，其特征在 于，在实现存储单元清零时，Vg=-10V， Vd=5V， Vs=OV。
9、 如权利要求1所述的一种V型沟道结构闪存的存储单元读入方法，其特征在 于，在实现存储单元读入时，Vg的范围是2至10V, Vd的范围是1至10V, Vs的范围是0至9V。
10、 如权利要求1所述的一种V型沟道结构闪存的存储单元读入方法，其特征 在于，在实现存储单元读入时，Vg=3V， Vd=2V， Vs=OV。
全文摘要
一种V型沟道结构闪存，包括衬底、形成于衬底上的栅极氧化物、形成于栅极氧化物上的控制栅，以及形成于控制栅两侧的侧壁浮栅，在所述栅极氧化物下端的衬底上形成V形沟道槽，存储电荷的沟道浮栅位于所述的V形沟道槽内。本V型结构闪存可通过调节沟道槽深度来控制短沟道效应导致的导通。
文档编号H01L27/115GK101179078SQ20071017074
公开日2008年5月14日 申请日期2007年11月21日 优先权日2007年11月21日
发明者博 张 申请人:上海宏力半导体制造有限公司