一种半导体器件中的沟道结构的制作方法
【技术领域】
[0001]本发明属于半导体制造技术领域，涉及一种半导体器件中的沟道结构。
【背景技术】
[0002]目前，随着物联网技术的不断发展，物联网的应用和终端越来越多，物联网的应用和终端提供的信息也越来越丰富。随着物联网的发展，物联网的特性对制造技术提出更高的要求，随着半导体芯片集成度的不断增加，在芯片上往往需要同时集成高性能器件和低功耗器件，以提高芯片的性能。
[0003]在半导体器件尺寸不断缩小的同时，MOS晶体管的沟道长度也在不断的缩短，当MOS晶体管的沟道长度变得非常短时，短沟道效应会使半导体芯片性能劣化，甚至无法正常工作。如图1所示，图1为现有半导体器件中沟道结构的示意图，图中I为现有有效沟道长度。
[0004]为解决随沟道长度的缩小而漏电流增大的问题，本领域技术人员亟需提供一种半导体器件中的沟道结构，通过改变沟道结构，从而可以降低漏电流，实现低功耗。
【发明内容】
[0005]本发明所要解决的技术问题是提供一种半导体器件中的沟道结构，通过改变沟道结构，从而可以降低漏电流，实现低功耗。
[0006]为了解决上述技术问题，本发明提供了一种半导体器件中的沟道结构，包括半导体衬底，所述半导体衬底中形成有预设深度的凹陷型沟道，所述凹陷型沟道的上方设置有栅极结构。
[0007]优选的，所述凹陷型沟道的深度范围为5nm?200nm。
[0008]优选的，所述凹陷型沟道中具有绝缘薄膜层。
[0009]优选的，所述绝缘薄膜层为Si02、HfO2, HfS1, HfS1N, S1N或Al2O3其中的一种。
[0010]优选的，所述凹陷型沟道内填充有掺杂的多晶硅材料。
[0011]优选的，所述沟道的两侧具有源极和漏极。
[0012]优选的，所述凹陷型沟道的深度大于所述源极和漏极的掺杂深度。
[0013]优选的，所述半导体衬底为单晶硅、多晶硅或者绝缘体上的硅。
[0014]与现有的方案相比，本发明提供了一种半导体器件中的沟道结构，通过增加沟道的深度，达到降低漏电的目的，实现低功耗。
【附图说明】
[0015]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1是现有半导体器件中的沟道结构的示意图；
[0017]图2是本发明中半导体器件中的沟道结构的示意图。
[0018]附图标记为:
[0019]1、凹陷型沟道；2、半导体衬底；3、栅极结构；4、绝缘薄膜层；5、源极；6、漏极。
【具体实施方式】
[0020]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0021]上述及其它技术特征和有益效果，将结合实施例及附图2对本发明的半导体器件中的沟道结构进行详细说明。图2是本发明中半导体器件中的沟道结构的示意图。
[0022]如图2所示，本发明提供了一种半导体器件中的沟道结构，包括半导体衬底2，半导体衬底2中形成有预设深度的凹陷型沟道1，凹陷型沟道I的上方设置有栅极结构3。
[0023]具体的，本发明通过改变沟道的结构，达到降低漏电目的，与现有技术相比，沟道的深度有了明显增加，本实施例中的凹陷型沟道I的深度范围优选为5nm?200nm，凹陷型沟道I的深度优选大于位于两侧源极5和漏极6的掺杂深度。
[0024]本实施例中的凹陷型沟道I中具有绝缘薄膜层4，绝缘薄膜层4的材质为Si02、HfO2, HfS1, HfS1N, S1N或Al2O3其中的一种，凹陷型沟道I内填充有掺杂的多晶硅材料或其他材料。
[0025]此外，半导体衬底2优选为单晶硅、多晶硅或者绝缘体上的硅。
[0026]综上所述，本发明提供了一种半导体器件中的沟道结构，通过增加沟道的深度，达到降低漏电的目的，实现低功耗。
[0027]上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
【主权项】
1.一种半导体器件中的沟道结构，其特征在于，包括半导体衬底，所述半导体衬底中形成有预设深度的凹陷型沟道，所述凹陷型沟道的上方设置有栅极结构。2.根据权利要求1所述的半导体器件中的沟道结构，其特征在于，所述凹陷型沟道的深度范围为5nm?200nm。3.根据权利要求1所述的半导体器件中的沟道结构，其特征在于，所述凹陷型沟道中具有绝缘薄膜层。4.根据权利要求1所述的半导体器件中的沟道结构，其特征在于，所述绝缘薄膜层为Si02、Hf02、HfS1、HfS1N、S1N 或 Al2O3其中的一种。5.根据权利要求1所述的半导体器件中的沟道结构，其特征在于，所述凹陷型沟道内填充有掺杂的多晶硅材料。6.根据权利要求1所述的半导体器件中的沟道结构，其特征在于，所述沟道的两侧具有源极和漏极。7.根据权利要求6所述的半导体器件中的沟道结构，其特征在于，所述凹陷型沟道的深度大于所述源极和漏极的掺杂深度。8.根据权利要求1所述的半导体器件中的沟道结构，其特征在于，所述半导体衬底为单晶硅、多晶硅或者绝缘体上的硅。
【专利摘要】本发明属于半导体制造领域，公开了一种半导体器件中的沟道结构，包括半导体衬底，在半导体衬底中增加预设深度的凹陷型沟道，同时，凹陷型沟道的上方设置有栅极结构。本发明通过增加沟道的深度，达到降低漏电的目的，实现低功耗。
【IPC分类】H01L29/10
【公开号】CN105206662
【申请号】CN201510546242
【发明人】蔡恩静, 高金德
【申请人】上海华力微电子有限公司
【公开日】2015年12月30日
【申请日】2015年8月31日