装置及其制造方法

专利名称：装置及其制造方法
技术领域：
具有使用包含有机化合物的层的元件(诸如晶体管、存储器元件
和太阳电池)的半导体器件预期有多方面的应用。并且，已经利用柔
性塑料膜代替诸如玻璃衬底或硅片的非柔性衬底开发出了小型轻便 的半导体器件。
由于塑料膜具有低的耐热性，所以必须降低工艺中的最高温度。 因此，通过使用金属掩模的蒸发方法或溅射方法在塑料膜上形成半导 体元件，来制造半导体器件。
由于塑料膜具有低的耐热性，所以形成在塑料衬底上的晶体管无 法具有与当前形成在玻璃衬底上的晶体管一样良好的电学特性。
因此，提出这样一种技术，即通过光刻步骤形成在玻璃衬底上的微小元件被从衬底分离并附接到诸如塑料膜的另一基底材料(参考文
献2:日本公开专利申请No. 2003-174153)
发明内容

另外，本发明一方面是具有存储器元件的柔性存储器件和半导体 器件，该存储器元件包括在一对电极(第一电极层和第二电极层)之 间的包含有机化合物的层，并且使用包含锡的合金层形成所述电极层 中的至少一个。
注意，包括存储器元件的元件层可以被设在柔性村底上。
此外，优选使用包含锡的合金层形成第一电极层或第二电极层。 另外，第一电极层或第二电极层优选为包含大于或等于lat.。/。的锡的 合金层。另外，第一电极层或第二电极层更优选为包含1 at.%到10at.% (含端点)的锡的合金层，更优选为包含1 at.。/o到7 at.% (含 端点)的锡的合金层，更优选为包含1 at.。/。到6 at.% (含端点)的 锡的合金层，更优选为包含1 at。/。到5 at.% (含端点)的锡的合金 层，更优选为包含1 at.。/。到4 at.% (含端点)的锡的合金层。
的氧化
物的层、包含鴒的氧氮化合物的层、包含钼的氧化物的层、包含钼的 氧氮化合物的层、或包含鴒和钼的混合物的氧化物或氧氮化合物的
层，来形成分离层101。注意，鵠和钼的混合物相当于例如鴒和钼的
合金 。
在分离层101具有其中金属层被形成作为第一层并且金属氧化 物层被形成作为第二层的叠层结构的情况下，可以利用以下形成该叠 层结构包含鴒的层被形成作为金属层，并且由氧化物形成的绝缘层被形成在其上，由此，包含鴒的氧化物的层被形成作为在包含鴒的层 和绝缘层之间的界面中的金属氧化物层。此外，可以用这样的方式形 成该金属氧化物层，即对金属层的表面进行热氧化处理、氧等离子体 处理、使用具有强氧化性的溶液例如臭氧水的处理等。
虽然按照上面的工艺分离层ioi被形成为与衬底ioo接触，但本
发明不局限于该工艺。将作为基底的绝缘层可以被形成以与衬底100 接触，并且分离层101可以被设为与该绝缘层接触。
现在，将在下文中参考图3A到3F示出存储器元件107的更具 体的结构。
优选地，设置包含有机化合物的层105的厚度以便通过施加到第 一电极层103和第二电极层106的电压改变存储器元件的电阻。包含 有机化合物的层105的典型的厚度是1 nm到100 nm,优选10 nm到60nm，更优选5 nm到30 nm。
作为具有空穴-传输特性的有机化合物，给出例如酞胥(缩写 H2Pc)、酞菁铜(缩写CuPc)和酞蒉氧钒(缩写VOPc)。除它 们之外，给出以下4，4，，4"-三(N，N-二苯基氨基)三苯胺(缩写 TDATA) ; 4，4'，4"-三(N- (3-甲基苯基)-N-苯基氨基)三苯胺(缩 写MTDATA) ; 1，3，5-三(N，N-二 (m-甲苯基)氨基)苯(缩写 m画MTDAB) ; N，N'-二苯基-N，N，-二( 3國甲基苯基)-1，1'-联苯基-4，4'画 二胺(缩写TPD ) ; 4，4 '-二 ( N- (1-萘基)-N-苯基氨基)联苯(缩 写NPB) ; 4，4'-二(N-[4-二 (m-甲苯基)氨基]苯基-N-苯基氨基〉联 苯(缩写DNTPD) ; 4，4'-二[^ ( 4-联苯基)-N-苯基氨基]联苯(缩 写BBPB) ; 4，4'，4"-三(N-吵唑基)三苯胺(缩写TCTA);等 等。然而，本发明不局限于这些。这里提到的物质大部分具有大于或 等于l(T6cm2/Vs的空穴迁移率。
当緩沖层301由无机绝缘体或有机绝缘体形成时，緩冲层301 是用于将诸如空穴或电子的电荷从第一电极层或第二电极层利用隧 穿效应注入到有机化合物层的层。緩冲层301具有能够在预定电压下 利用隧穿效应将电荷注入到有机化合物层300的厚度。緩冲层301作 为绝缘体的典型的厚度是O.lnm到4nm(含端点)，优选地，0.1 nm到2 nm (含端点)。由于緩冲层301的厚度是如0.1 nm到4 nm (含 端点)那样薄，在緩冲层301中产生隧穿效应，从而改善向有机化合 物层300的电荷-注入特性。因此，当緩冲层301的厚度超过4nm时， 在緩冲层301中不容易产生隧穿效应，从而难以将电荷注入到有机化 合物层300;因此，在向存储器元件中写入时所施加的电压增加。
形成緩冲层301的无机绝缘体的典型实例是具有绝缘特性的氧 化物，典型的有氧化锂、氧化钠、氧化钟、氧化铷、氧化铍、氧化镁、 氧化钙、氧化锶、氧化钡、氧化铯、氧化锆、氧化铪、氧化钫、氧化 钽、氧化锝、氧化锰、氧化铁、氧化钴、氧化钯、氧化银、氧化铝、 氧化镓、或氧化铋等等。
此外，形成緩冲层301的无机绝缘体的典型实例是具有绝缘特性 的氟化物，典型的有氟化锂、氟化钠、氟化钾、氟化铯、氟化铍、氟 化镁、氟化《丐、氟化锶、氟化钡、氟化铝、氟化银、或氟化锰等等； 具有绝缘特性的氯化物，典型的有氯化锂、氯化钠、氯化钾、氯化铯、 氯化铍、氯化钙、氯化钡、氯化铝、氯化锡、氯化银、氯化锌、氯化 钛、氯化锶、氯化铁、氯化钯、氯化锑、氯化锶、氯化铊、氯化铜、 氯化锰、或氯化钌等等；具有绝缘特性的溴化物，典型的有溴化钙、 溴化铯、溴化银、溴化钡、或溴化锂等等；以及具有绝缘特性的碘化 物，典型的有碘化钠、碘化钾、碘化钡、碘化铊、碘化银、碘化钛、 碘化钓、碘化硅、或碘化铯等等。
形成緩冲层301的无机绝缘体的典型实例是具有绝缘特性的碳 酸盐，典型的有碳酸锂、碳酸钩、碳酸钠、碳酸锰、碳酸锶、碳酸钡、 碳酸铁、碳酸钴、碳酸镍、碳酸铜、碳酸银、或碳酸锌、等等；具有 绝缘特性的硫酸盐，典型的有硫化锂、硫化钙、硫化钠、硫化镁、硫 化锶、硫化钡、硫化钬、硫化锆、硫化锰、硫化铁、硫化钴、硫化镍、 硫化铜、硫化银、硫化锌、硫化铝、硫化铟、硫化锡、硫化锑、或硫化铋、等等；具有绝缘特性的硝酸盐，典型的有硝酸锂、硝酸钾、硝 酸钠、硝酸镁、硝酸钩、硝酸锶、硝酸钡、硝酸钛、硝酸锆、硝酸锰、 硝酸铁、硝酸钴、硝酸镍、硝酸铜、硝酸银、硝酸锌、硝酸铝、硝酸 铟、或硝酸锡、等等；以及具有绝缘特性的氮化物，典型的有氮化铝、 或氮化硅、等等。
注意，当緩冲层301由无机绝缘体形成时，緩沖层301的厚度优 选为0.1 nm到4nm (含端点)。当绝缘层的厚度超过4 nm时，在写 入时施加的电压增加。
形成緩冲层301的无机半导体的典型实例是诸如下列半导体 硅、锗、氧化钼、氧化锡、氧化铋、氧化钒、氧化钛、氧化铁、氧化 铬、氧化铜、氧化锰硅、氧化镍、氧化锌、硅锗、砷化镓、氮化镓、 氧化铟、磷化铟、氮化铟、硫化镉、碲化镉、或钛酸锶。注意，緩冲 层301并不总是必须由一种半导体形成。可以通过混合多种半导体材 料形成緩冲层301。
如图3C所示，可以利用有机化合物层300和具有凹陷和凸起的 连续的緩冲层302形成包含有机化合物的层105。优选在緩冲层的凸 起部分厚度为0.1 nm到10 nm(含端点)，优选2 nm到8 nm (含端点)， 并且凹陷部分为大于或等于0.1 nm并小于4 nm，优选大于或等于1 nm并小于2 nm。
此外，可以提供绝缘颗粒代替緩冲层301到303。在这种情况下， 绝纟彖颗粒优选具有粒度为0.1 nm到4 nm (含端点)，或更优选1 nm 到4 nm (含端点)。
此外，如图3E所示，緩冲层301到303或绝缘颗粒可以被设在 第一电极层103和有机化合物层300之间，以及在有机化合物层300 和第二电极层106之间。
作为与上述结构不同的结构，可以在第一电极层103和包含有机 化合物的层105之间，或在第二电极层106和包含有机化合物的层105 之间，提供具有整流效应的元件(图3F)。典型地，给出肖特基二极 管、具有PN结的二极管、栅极连接到漏极的晶体管、等等作为具有 整流效应的元件。当然，也可以使用具有其它结构的二极管。这里， 示出 一种情形，其中包括半导体层304和305的P-N结二极管306被 设在第一电极层103和包含有机化合物的层105之间。半导体层304 和305中的一个是n型半导体，而另一个是p型半导体。通过用这种 方式提供具有整流效应的元件，可以改善存储器单元的选择性，并且 可以改善读取和写入。
接下来，如

图1C所示，分离层101和充当基底膜的绝缘层102 被彼此分离。在形成在分离层101和绝缘层102之间的界面处的金属 氧化物层处利用物理方法将元件层110从具有分离层的衬底100分 离。该物理方法是指改变某些动力能(机械能)的动力学方法或机械方 法。典型的物理方法涉及机械力附加(例如，利用人手或手柄工具的 分离，或利用巻滚筒的分离处理(division treatment)。
如图4A所示，存储器单元21具有笫一电极层、第二电极层和 包含有机化合物的层，其中第一电极层连接到字线Wy(l￡y^i),第 二电极层连接到位线Bx (15x^m)。包含有机化合物的层被设在第一 电极层和第二电极层之间。
例如，设置差动放大器在Vdd = 3 V下工作，并且设置Vy、 V0 和Vref使得Vy = 0 V， V0 = 3 V，以及Vref = 1.5 V。如果R0/Rr = Rr/Rl = 9，在存储器单元具有数据"0，，的情况下，Vp0是2.7 V并且 输出High作为Vout，而在存储器单元具有数据"l"的情况下，Vpl 是0.3 V并且输出Low作为Vout。用这种方式,可以执行存储器单元 的读取。
如图6A所示，在该实施方式中的存储器件221具有存储器单元 阵列222以及驱动存储器单元阵列222的驱动电路。存储器单元阵列 222具有被以矩阵设置的多个存储器单元220。如图6A和图5所示， 在存储器件221中，形成驱动电路的晶体管、这里形成解码器224的 晶体管152、用作开关元件的晶体管151、以及连接到晶体管151的 存储器元件107，被形成在用作基底膜的绝缘层150上。存储器元件 107具有形成在绝缘层205上的第一电极层103、包含有机化合物的 层105、以及第二电极层106。注意，包含有机化合物的层105被形 成在第一电极层103和用作分隔物并且覆盖一部分第一电极层103的 绝缘层104上。此外，使用薄膜晶体管作为晶体管151。存储器件221 可以具有用作覆盖第二电极层106的保护层的绝缘层(未示出)。形成封闭层111，从而覆盖从用作基底膜的绝缘层150到第二电 极层106的叠层。这里，覆盖有封闭层111的叠层称为元件层201。0108
用柔性衬底120和125封闭元件层201和封闭层111。用粘合剂 122将柔性衬底120附接到封闭层111。用粘合剂123将柔性衬底125 附接到封闭层111。
在适当时，可以使用利用硅片的MOS晶体管、利用SOI衬底的 MOS晶体管、薄膜晶体管、有机半导体晶体管、等等作为晶体管151 和152。这里，使用薄膜晶体管作为晶体管151和152。这里，使用 顶栅薄膜晶体管作为晶体管151和152;然而，本发明不局限于此。 也可以使用底栅薄膜晶体管。
存储器元件107形成在绝缘层205上。用这种方式，当提供绝缘 层205并且存储器元件107形成在其上时，第一电极层103可以置于 给定的位置。也就是说，存储器元件107可以形成在晶体管151上。 结果，存储器件可以被更高度地集成。接下来，将参考图6A到6C描述该实施方式中描述的存储器件 的数据写入操作和数据读取操作。
存储器单元220字线Wy (1^ySn)、位线Bx ( l￡x^n )、晶体 管151和存储器元件107。存储器元件107具有其中包含有机化合物 的层插入在一对导电层之间的结构。晶体管151的栅电极连接到字线， 晶体管151的源电极和漏电极中的一个连接到位线，并且其源电极和 漏电极中的另一个连接到包括在存储器元件107内的第一电极层。存 储器元件107的第二电极层连接到连接端。该连接端连接到公共电极 (电势Vcom)。
接下来，将描述在写入数据到存储器单元阵列222时的操作。
这里，将描述通过电作用将数据写入第三行、第三列的存储器单 元220的情形。注意，通过改变存储器单元的电学特性执行写入；存 储器单元的初始状态(没有施加电作用的状态)用数据"O，，表示，而改 变了电学特性的状态用数据"l"表示。
当数据'T'被写入到存储器单元220中时，首先，利用解码器223 和224和选择器225选择存储器单元220。具体地，通过解码器224 将预定电压V22施加到连接到存储器单元220的字线W3。另外，连 接到存储器单元220的位线B3通过解码器223和选择器225连接到 读取/写入电路226。从读取/写入电路226将写入电压V21输出到位 线B3。
因此，形成存储器单元220的晶体管151被导通，并且存储器元 件107被电连接到位线，然后近似Vw = Vcom-V21的电压被施加到 存储器元件107。注意，存储器元件107的第二电极层连接到具有电 势Vcom的7>共电才及。通过适当地选择电势Vw来物理地或电学地改变设在导电层之间的包含有机化合物的层105的特性，并且执行数据 "1"的写入。具体地，可以改变处于数据"l"的状态下在第一电极层和 第二电极层之间的电阻，使得在读出操作，该电阻远小于处于数据"0" 的状态下的阻抗，或者第一电极层和第二电极层可以被短路。可以适 当地从(V21， V22, Vcom)- (5 V到15 V, 5 V到15 V， 0 V) 或(-12V到0V, -12V到0V， 3 V到5 V)的范围选择电势。可以 在5V到15V或-5V到-15V范围内设置电压Vw。
对于类似于实施例1形成半导体器件(注意，通过溅射方法使用 具有5nm厚度的铝层形成天线546 ),形成具有不同结构的存储器元 件的三种样品。
如图21C所示，对于样品3，利用溅射方法形成的具有100 nm 厚度的钛层用作第一电极层701，利用蒸发方法形成的具有200 nm厚 度的锡和银的合金层用作第二电极层702,并且利用蒸发方法形成的 具有1 nm厚度的SnO2层703和利用蒸发方法形成的具有10 nm厚度 的CzPA层704用作包含有机化合物的层。
对于样品4，利用溅射方法形成的具有100 nm厚度的钛层用作 该第一电极层701，利用蒸发方法形成的具有200 nm厚度的锡和银的 合金层用作第二电极层702，并且利用蒸发方法形成的具有1 nm厚度 的氟化钙层705和利用蒸发方法形成的具有10 nm厚度的CzPA层 704用作包含有机化合物的层。
对于样品5，利用溅射方法形成的具有100 nm厚度的钛层用作 该第一电极层701，利用蒸发方法形成的具有200 nm厚度的锡和银的 合金层用作第二电极层702,并且利用蒸发方法形成的具有1 nm厚度的氟化钾层705、利用蒸发方法形成的具有10 nm厚度的CzPA层705、 以及具有1 nm厚度的氟化钙层706用作包含有机化合物的层。
图24B中的写入率示出具有如下存储器元件的半导体器件在写 入电压下的写入率。该存储器元件是图21C中示出的样品5的元件。 衬底是玻璃衬底，使用具有IOO nm厚度的钛层形成第一电极层，使 用具有2 nm厚度的氟化钙层、具有10 nm厚度的CzPA层、和具有 2 nm厚度的氟化钙层形成包含有机化合物的层，并且使用具有200 nm厚度的锡和银的合金层形成第二电极层。
在图24A和24B中，横轴表示电压值，纵轴表示写入率。写入 时间被设置为10毫秒。
层的表面，使用光掩模曝光抗蚀剂并且显影，从而形成
抗蚀剂掩模。接着，借助于抗蚀剂掩模，通过使用Cl2、 SF6和02干 法刻蚀鴒层和氮化钽层以形成栅电极504到507和电容器电极508。 此后，移除抗蚀剂掩模。
接下来，使用光掩模形成抗蚀剂掩模使得覆盖将作为n沟道薄膜 晶体管的区域中的半导体层，并且使用栅电极504作为掩模将杂质元 素加入将作为p沟道薄膜晶体管的区域中的半导体层而形成p型源和 漏区514和515。此处，利用15%乙硼烷的离子掺杂使得硼(B)以 1 xlO"到1 xl02° /cri^的浓度被包含在将称为p沟道薄膜晶体管的区 域中的半导体层中，形成p型源和漏区514和515。另外，形成沟道 形成区域516。接着，移除抗蚀剂掩模。
接下来，使用光掩模形成抗蚀剂掩模使得覆盖将作为p沟道薄膜 晶体管的区域中的半导体层，并且使用栅电极505到507、电容器电 极508和侧墙510作为掩模，将杂质元素加入将作为n沟道薄膜晶体 管的区域中的半导体层，而形成高浓度杂质区域。此处，利用5%磷 化氢的离子掺杂使得磷以1 x 1019到1 x 102() /cn^的浓度被包含在将 成为n沟道薄膜晶体管的区域中的结晶硅层中，形成n型高浓度杂质 区域。具体地，在将作为n沟道薄膜晶体管的区域中的半导体层中形 成源或漏区517和518、 LDD区519和520、以及沟道形成区521。 LDD区519和520形成在侧墙510下。此外，在将成为电容器的电容 器电极的半导体层中形成低浓度杂质区511和高浓度杂质区513。接 着，移除抗蚀剂掩模。
通过各步骤至此的半导体器件的截面图对应于图9A。
接下来，第一柔性衬底562被附接到切片架(dicing frame)的 UV片(附图中未示出)。由于UV片是粘性的，第一柔性衬底562 被固定到UV片上。接着，用紫外光照射UV片以降低UV片的粘性。[0301
接下来，在导电层621上形成连接端625。通过形成连接端625， 可以有助于后面的与/到天线的对准和粘附。此处，在通过丝网印刷法 在导电层621上印制银骨之后，在120 。C加热银骨20分钟，从而形 成连接端625。
接下来，在连接端和第十绝缘层622上印制各向异性的导电粘合 剂并烘烤。此处，在120 。C烘烤各向异性的导电粘合剂5分钟。 [0305
接下来，元件层620被分割成多个部分(part)。此处，用激光 束照射元件层620和第一柔性衬底562,并且元件层620被分割成多 个部分。注意，在这种情况下，通过激光切割方法将元件层的一部分 分割成多个部分；然而，可以适当使用切片方法、划片方法、等等代 替激光切割方法。分割的元件层被称为薄膜集成电路630。
接下来，薄膜集成电路630被从UV片分离。 [0307
具有天线632的第二柔性衬底631和薄膜集成电路630被使用各 向异性的导电粘合剂633彼此附接。 [0308
天线632和薄膜集成电路630通过各向异性的导电粘合剂633 中的导电颗粒634彼此连接。 [0309
通过上面的工艺，如图29所示，可以制造不用接触就能够传输数据的半导体器件。 [表3
样品11样品12样品13样品14
分离成功率(％)2669689.5
图17C示出标签卯20被直接附接到诸如水果9131的新鲜食物 的状态。在标签被附接到产品时，标签可能被剥离。然而，在将产品 包装在包装膜中时，难以剥离包装膜，带来安全性的某些优点。
[0321
在提供本发明的半导体器件用于纸币、硬币、证券、证书、无记 名债券、等等时，可以防止假冒。在本发明的半导体器件被设在包装 容器、书、记录截止、个人物品、食品、衣物、生活用品、电子设备、等等中时，可以更加有效地执行检查系统、租赁系统、等等。在本发 明的半导体器件被设在交通工具、卫生保健品、医药、等等中时，可 以防止假冒和盗窃，并且可以防止药被以错误的方式服用。
[0322
如上所述，本发明的半导体器件可以用于任何产品。由于本发明 的半导体器件较薄并且更易于弯曲，用户可以自然地使用具有附接的
该半导体器件的产品。注意，该实施例可以和其他实施方式以及实施 例自由地组合。
本申请基于2006年11月29日提交给日本特许厅的日本专利申 请2006-321032，通过引用而将其全文并入本文中。
权利要求
1.一种包括存储器元件的装置，该存储器元件包括在第一电极层和第二电极层之间的包含有机化合物的层，其中该第二电极层包括包含锡和银的合金。
2. 根据权利要求l的装置，还包括半导体元件。
3. 根据权利要求l的装置，还包括天线。
4. 根据权利要求3的装置，还包括解调电路，被配置用于解调通过所述天线接收的载波；以及 电源电路，被配置用于从通过所述天线接收的载波生成恒定电压。
5. —种装置，包括 第一柔性衬底；元件层，具有被设在所述第一柔性衬底上的存储器元件；以及 绝缘层，被形成在所述元件层上，其中所述存储器元件包括在第 一 电极层和第二电极层之间的包 含有机化合物的层；并且其中所述第一电极层或第二电极层包括包含锡和银的合金。
6. 根据权利要求5的装置，其中所述元件层还具有被设在所述 第一柔性衬底上的半导体元件。
7. 根据权利要求5的装置，还包括被设在所述绝缘层上的第二 柔性^3"底。
8. 根据权利要求5的的装置，还包括天线。
9. 根据权利要求8的装置，还包括解调电路，被配置用于解调通过所述天线接收的载波；以及 电源电路，被配置用于从通过所述天线接收的载波生成恒定电压。
10. —种包括存储器元件的装置，该存储器元件包括在第一电极 层和第二电极层之间的包含有机化合物的层，其中所述第二电极层包括如下的合金，该合金包含1原子百分比 到10原子百分比的锡，包括端点。
11. 根据权利要求10的装置，还包括半导体元件。
12. 根据权利要求10的装置，还包括天线。
13. 根据权利要求12的装置，还包括解调电路，被配置用于解调通过所述天线接收的载波；以及 电源电路，被配置用于从通过所述天线接收的载波生成恒定电压。
14. 一种用于制造存储器件的方法，包括步骤 在衬底上形成分离层；在所述分离层上形成具有存储器元件的元件层，所述存储器元件 包括在第 一 电极层和第二电极层之间的包含有机化合物的层；以及 在所述分离层处将所述衬底和所述元件层彼此分离， 其中，使用包含锡和银的合金形成所述第一电极层或第二电极层。
15. 根据权利要求14的用于制造存储器件的方法，还包括在所 述元件层上形成绝缘层的步骤。
16. 根据权利要求14的用于制造存储器件的方法，还包括以下 步骤在所述分离层处将所述衬底和所述元件层彼此分离之后，将柔 性衬底附接到所述元件层。
17. 根据权利要求14的用于制造存储器件的方法，还包括以下 步骤在所述分离层处将所述村底和所述元件层彼此分离之后，将柔 性衬底附接到所述元件层的上表面和下表面。
18. —种用于制造半导体器件的方法，包括步骤 在衬底上形成分离层；在所述分离层上形成具有晶体管、存储器元件和天线的元件层， 所述存储器元件包括在第一电极层和第二电极层之间的包含有机化 合物的层，以及在所述分离层处将所述衬底和所述元件层彼此分离，其中，使用包含锡和银的合金形成所述第一电极层或所述第二电极层。
19. 根据权利要求18的用于制造半导体器件的方法，还包括在 所述元件层上形成绝缘层的步骤。
20. 根据权利要求18的用于制造半导体器件的方法，还包括以 下步骤在所述分离层处将所述衬底和所述元件层彼此分离之后，将 柔性衬底附接到所述元件层。
21. 根据权利要求18的用于制造半导体器件的方法，还包括以 下步骤在所述分离层处将所述衬底和所述元件层彼此分离之后，将 柔性衬底附接到所述元件层的上表面和下表面。
全文摘要
在用于制造柔性存储器件和半导体器件的方法中，在具有分离层的衬底上形成包括元件层和封闭元件层的绝缘层的叠层，并且从分离层分离该叠层。元件层包括存储器元件，存储器元件具有在一对电极之间的包含有机化合物的层、第一电极层和第二电极层，并且使用包含锡的合金层形成一对电极层的至少一层。柔性存储器件和半导体器件包括存储器元件，存储器元件具有在一对电极之间的包含有机化合物的层、第一电极层和第二电极层，并且使用包含锡的合金层形成一对电极层的至少一层。
文档编号H01L27/28GK101529596SQ20078003925
公开日2009年9月9日 申请日期2007年11月21日 优先权日2006年11月29日
发明者吉富修平, 杉泽希, 永田贵章, 汤川干央, 相泽道子 申请人:株式会社半导体能源研究所