专利名称：防静电保护结构及其制作方法
技术领域：
本发明涉及一种防静电保护结构，本发明还涉及一种防静电保护结构的制作方法。
背景技术：
静电对于电子产品的伤害一直是不易解决的问题。当今使用最多的ESD保护结 构就是GGNM0S结构(Ground Gate NM0S，栅极接地NMOS)。为了提升输出级的ESD防护能 力，在工艺上发展出金属硅化物阻挡的工艺技术，其目的是把输出级用的NMOS组件中的金 属硅化物去除，使其漏极与源极的方块电阻增大，因而使MOS组件具有较高的漏极电阻与 源极电阻，较大的漏极电阻与源极电阻可以有效地提升MOS器件对ESD的防护能力。现有 的GGNMOS防静电结构如图1所示，包括P型衬底1及其上面的P阱2，所述P阱2上设置有 第一多晶硅栅3，所述第一多晶硅栅3的左侧下方设置有第一 N+扩散区4，所述第一 N+扩 散区4左侧还设置有一个P+扩散区5，所述P+扩散区5的左侧设置有第一场氧化区6，所 述P+扩散区5与所述第一 N+扩散区4之间相隔有第二场氧化区7，所述P+扩散区5上方 设置有第一金属硅化物8，所述第一 N+扩散区4上方设置有第二金属硅化物9，所述第二金 属硅化物9位于所述第一多晶硅栅3的左侧，所述第一金属硅化物8、第二金属硅化物9和 第一多晶硅栅3接地，所述第一多晶硅栅的右侧下方设置有漏极N+扩散区10，所述漏极N+ 扩散区IO左侧上方设置有第三金属硅化物ll，右侧上方设置有第四金属硅化物12，所述第 三金属硅化物11与第四金属硅化物12之间间隔有金属硅化物阻挡区13，所述漏极N+扩散 区10的右侧设置有第三场氧化区14，所述第四金属硅化物12连接输出入焊垫。
为了达成上述目的，在制程上需要多用一层光罩来定义出金属硅化物阻挡区 (silicide diffusion blocking)，但这样做会需要增加一张光刻版，这就增加了生产成 本。
发明内容
本发明所要解决的技术问题是提供一种防静电保护结构，以及这种防静电保护结 构的制作方法，能够采用较为简单的步骤制作出性能优良的防静电保护结构，同时降低生 产成本。 为解决上述技术问题，本发明防静电保护结构的技术方案是，包括P型衬底及其 上面的P阱，所述P阱上设置有第一多晶硅栅，所述第一多晶硅栅的左侧下方设置有第一 N+ 扩散区，所述第一 N+扩散区左侧还设置有一个P+扩散区，所述P+扩散区的左侧设置有第 一场氧化区，所述P+扩散区与所述第一 N+扩散区之间相隔有第二场氧化区，所述P+扩散 区上方设置有第一金属硅化物，所述第一 N+扩散区上方设置有第二金属硅化物，所述第二 金属硅化物位于所述第一多晶硅栅的左侧，所述第一金属硅化物、第二金属硅化物和第一 多晶硅栅接地，所述第一多晶硅栅的右侧设置有第二多晶硅栅，所述第一多晶硅栅与所述 第二多晶硅栅之间隔有第三金属硅化物，所述第三金属硅化物的下方设置有第二N+扩散区，所述第二 N+扩散区的左侧延伸到所述第一多晶硅栅右侧下方，所述第二 N+扩散区的右 侧延伸到所述第二多晶硅栅左侧的下方，所述第二多晶硅栅的右侧下方设置有第三N+扩 散区，所述第二 N+扩散区与第三N+扩散区之间设置有第二沟道N型扩散区，所述第二沟道 N型扩散区同时位于所述第二多晶硅栅的下方，所述第三N+扩散区上方设置有第四金属硅 化物，所述第四金属硅化物位于所述第二多晶硅栅的右侧，所述第三N+扩散区的右侧设置
有第三场氧化区，所述第二多晶硅栅与所述第四金属硅化物连接输出入焊垫。 本发明还提供了一种防静电保护结构的制作方法，其技术方案是，在制作所述第
一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之前采用N型埋层注入的形式制作第
二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电压不低
于所述输出入焊垫的正常工作电压。 本发明还提供了另一种防静电保护结构的制作方法，其技术方案是，在制作所述 第一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之后透过所述第二多晶硅栅通过注 入方式形成所述第二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结 反向击穿电压不低于所述输出入焊垫的正常工作电压。 本发明通过采用第二多晶硅栅代替现有的金属硅化物阻挡区，能够有效的防止静 电对器件的伤害，同时节省了原先制作金属硅化物阻挡区的掩膜版，从而降低了生产成本。
下面结合附图和实施例对本发明作进一步详细的说明 图1为现有的防静电保护结构的示意图； 图2为本发明防静电保护结构的示意图； 图3和图4为GGNMOS结构的原理图； 图5为多指状结构示意图； 图6为本发明防静电保护结构应用的示意图。 图中附图标记为，1.P型衬底；2.P阱；3.第一多晶硅栅；4.第一 N+扩散区；5. P+ 扩散区；6.第一场氧化区；7.第二场氧化区；8.第一金属硅化物；9.第二金属硅化物； 10.漏极N+扩散区；11.第三金属硅化物；12.第四金属硅化物；13金属硅化物阻挡区； 14.第三场氧化区；15.第二多晶硅栅；16.第二N+扩散区；17.第三N+扩散区。
具体实施例方式
本发明公开了一种防静电保护结构，如图2所示，包括P型衬底1及其上面的P阱 2，所述P阱2上设置有第一多晶硅栅3，所述第一多晶硅栅3的左侧下方设置有第一 N+扩 散区4，所述第一 N+扩散区4左侧还设置有一个P+扩散区5，所述P+扩散区5的左侧设置 有第一场氧化区6，所述P+扩散区5与所述第一 N+扩散区4之间相隔有第二场氧化区7， 所述P+扩散区5上方设置有第一金属硅化物8，所述第一 N+扩散区4上方设置有第二金 属硅化物9，所述第二金属硅化物9位于所述第一多晶硅栅3的左侧，所述第一金属硅化物 8、第二金属硅化物9和第一多晶硅栅3接地，所述第一多晶硅栅3的右侧设置有第二多晶 硅栅15，所述第一多晶硅栅3与所述第二多晶硅栅15之间隔有第三金属硅化物ll，所述第 三金属硅化物11的下方设置有第二N+扩散区16，所述第二N+扩散区16的左侧延伸到所述第一多晶硅栅3右侧下方，所述第二 N+扩散区16的右侧延伸到所述第二多晶硅栅15左 侧的下方，所述第二多晶硅栅15的右侧下方设置有第三N+扩散区17，所述第二N+扩散区 16与第三N+扩散区17之间设置有第二沟道N型扩散区18，所述第二沟道N型扩散区18 同时位于所述第二多晶硅栅15的下方，所述第三N+扩散区17上方设置有第四金属硅化物 12，所述第四金属硅化物12位于所述第二多晶硅栅15的右侧，所述第三N+扩散区17的右 侧设置有第三场氧化区14，所述第二多晶硅栅15与所述第四金属硅化物12连接输出入焊 垫。 如图3所示，由于NM0S寄生的NPN三极管的基极(衬底)与发射极(源极)的PN 结在泻流时应处于正向导通，所以基极上加的偏压应比发射极高O. 7V，此时寄生NPN导通， 达到图4中所示的A点；从A点到B点是骤回特性，从B点到C点是寄生NPN开启后的线性 放大区，此时电流和电压呈线性增大。但由于多指状设计的结构(如图5所示)要求多根 NMOS均匀开启，在设计时会考虑将C点的电压大于A点的电压。因此较常见的方式是通过 调节漏极电阻来调整B，C点的斜率。在本发明中，通过调节第二沟道N型扩散区的宽度，即 可达到调整漏极电阻的目的。 本发明的一种应用可以参见图6所示，图6中是以迟滞放大器为例，通过采用本发 明所提供的防静电保护结构，使得迟滞放大器的输入端可以不受静电的损坏。类似的，本发 明还可以应用于其它电路输入输出端的防静电保护。 本发明还提供了一种上述防静电保护结构的制作方法，在制作所述第一多晶硅栅 的时候同时制作第二多晶硅栅，并且在此之前采用N型埋层注入的形式制作第二沟道N型 扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电压不低于所述输出 入焊垫的正常工作电压。 本发明还提供了另一种上述防静电保护结构的制作方法，在制作所述第一多晶硅 栅的时候同时制作第二多晶硅栅，并且在此之后透过所述第二多晶硅栅通过注入方式形成 所述第二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电 压不低于所述输出入焊垫的正常工作电压。 本发明所提供的防静电保护结构中的漏极通过第二多晶硅栅和第二沟道N型扩 散区形成，第二沟道N型扩散区代替现有技术中的金属硅化物阻挡区，用来调节漏极扩散 区上的电阻，达到有效提升MOS器件对ESD的防护能力。相对于使用金属硅化物阻挡工艺， 本发明在制作过程中可以可节省一张光刻版，从而降低了生产成本。同时本发明在不改变 现有工艺条件的情况下，通过改变GGNMOS的漏区结构，在漏区加入第二多晶硅栅和第二沟 道N型扩散区，也有效的解决了并联的NMOS保护器件在ESD发生时的开启电压不一，造成 ESD保护能力不能充分发挥的问题。
权利要求
一种防静电保护结构，包括P型衬底及其上面的P阱，所述P阱上设置有第一多晶硅栅，所述第一多晶硅栅的左侧下方设置有第一N+扩散区，所述第一N+扩散区左侧还设置有一个P+扩散区，所述P+扩散区的左侧设置有第一场氧化区，所述P+扩散区与所述第一N+扩散区之间相隔有第二场氧化区，所述P+扩散区上方设置有第一金属硅化物，所述第一N+扩散区上方设置有第二金属硅化物，所述第二金属硅化物位于所述第一多晶硅栅的左侧，所述第一金属硅化物、第二金属硅化物和第一多晶硅栅接地，其特征在于，所述第一多晶硅栅的右侧设置有第二多晶硅栅，所述第一多晶硅栅与所述第二多晶硅栅之间隔有第三金属硅化物，所述第三金属硅化物的下方设置有第二N+扩散区，所述第二N+扩散区的左侧延伸到所述第一多晶硅栅右侧下方，所述第二N+扩散区的右侧延伸到所述第二多晶硅栅左侧的下方，所述第二多晶硅栅的右侧下方设置有第三N+扩散区，所述第二N+扩散区与第三N+扩散区之间设置有第二沟道N型扩散区，所述第二沟道N型扩散区同时位于所述第二多晶硅栅的下方，所述第三N+扩散区上方设置有第四金属硅化物，所述第四金属硅化物位于所述第二多晶硅栅的右侧，所述第三N+扩散区的右侧设置有第三场氧化区，所述第二多晶硅栅与所述第四金属硅化物连接输出入焊垫。
2. —种如权利要求1所述的防静电保护结构的制作方法，其特征在于，在制作所述第 一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之前采用N型埋层注入的形式制作第 二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电压不低 于所述输出入焊垫的正常工作电压。
3. —种如权利要求1所述的防静电保护结构的制作方法，其特征在于，在制作所述第 一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之后透过所述第二多晶硅栅通过注入 方式形成所述第二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反 向击穿电压不低于所述输出入焊垫的正常工作电压。
全文摘要
本发明公开了一种防静电保护结构，在第一多晶硅栅的右侧设置有第二多晶硅栅，第一多晶硅栅与第二多晶硅栅之间隔有第三金属硅化物，第三金属硅化物的下方设置有第二N+扩散区，第二多晶硅栅的右侧下方设置有第三N+扩散区，第二N+扩散区与第三N+扩散区之间设置有第二沟道N型扩散区，第三N+扩散区上方设置有第四金属硅化物。本发明还公开了一种上述的防静电保护结构的制作方法，在制作第一多晶硅栅的时候同时制作第二多晶硅栅，在此之前采用N型埋层注入的形式，或者在此之后透过所述第二多晶硅栅通过注入方式形成第二沟道N型扩散区。本发明能够有效的防止静电对器件的伤害，同时节省了原先制作金属硅化物阻挡区的掩膜版，从而降低了生产成本。
文档编号H01L27/085GK101752373SQ20081004415
公开日2010年6月23日 申请日期2008年12月19日 优先权日2008年12月19日
发明者徐向明, 苏庆 申请人:上海华虹Nec电子有限公司