专利名称：1.5t sonos快速闪存存储器单元结构的制作方法
技术领域：
本发明涉及一种半导体集成电路制造器件，具体涉及一种存储器单元结构，尤其涉及一种1. 5T (1. 5管)SONOS (硅-氧化物-氮化物-氧化物-硅)快速闪存存储器单元结构。
背景技术：
目前在主流的2T FLASH NVM(双晶体管结构的快速存取非易失性存储器)单元存储器的单元面积比较大，由此导致特别是在较大存储容量的产品中用于数据存储部分的芯片面积很大，增加了制造成本。 如图1和图2所示，现有的双晶体管结构的快速存取非易失性存储器的存储单元由一个SONOS (硅POLY GATE-氧化物ODIXE-氮化物NITRIDE-氧化物ODIXE-硅SILICON)晶体管(FET)以及一个FLASH NPASS FET (闪存单元选择场管)构成。其中，SONOS管具有门栅极(SONOS GATE)，而NPASS管具有门栅极(NPASS GATE) 。 SONOS管的漏端(DRAIN)作为字线端——WORD LINE, NPASS管的源端(SOURCE)作为位线端——BIT LINE。 SONOSFET(晶体管)和FLASH NPASS FET (闪存单元选择场管)共用的N+型源漏掺杂区作为SONOS和NPASS区域电流通道。在读取存储器状态时，电流从DRAIN端(字线端——WORD LINE)流向源端(位线端——BIT LINE)。而在读取数据的状态，通过选择管来的开关来定义和读取被选中的SONOS管的状态。通常的选择管都采用MOSFET (MOS场效应晶体管)，因此其往往会占很大的面积，使得整个FLASH CELL(快速存储器单元)的面积都很大，导致在使用大存储容量的芯片面积变得很大。
发明内容
本发明要解决的技术问题是提供一种1. 5T SONOS快速闪存存储器单元结构，在尽量保持现有双晶体管结构的快速存取非易失性存储器以及器件的电学特性情况下，能减小现有存储单元的面积，节省制造成本。 为解决上述技术问题，本发明提供一种1. 5T SONOS快速闪存存储器单元结构，该存储器单元由一个SONOS晶体管和一个闪存单元选择场管构成，其中SONOS晶体管和闪存单元选择场管共用一个门栅极，该门栅极为存储单元的字线端，位于该门栅极左边的N型源漏注入区域为存储单元的位线端，位于该门栅极右边的N型源漏注入区域为源线端，SONOS晶体管为ONO介质层栅氧结构，闪存单元选择场管为氧化物介质层栅氧结构。
所述的门栅极是一层全部覆盖在包括ONO介质层和氧化物介质层上的整体多晶
娃o 所述SONOS介质对应结构为多晶硅门_氧化层_氮氧化物_氧化层_硅衬底，其中ONO介质层的厚度在80 200埃之间，所述闪存单元选择场管的氧化物介质层对应于作为标准化的MOS晶体管的栅氧，其厚度在30 300埃之间。
所述闪存单元选择场管的氧化物介质层的厚度为110埃。
在所述位线端和源线端的两个N型源漏注入区域之间的沟道注入表面形成一种
SONOS晶体管和闪存单元选择场管的N型耗尽型沟道，该N型耗尽型沟道是一种相对于源漏
注入更轻的N型注入，其能调节S0N0S晶体管和闪存单元选择场管的开启电压。和现有技术相比，本发明具有以下有益效果通过共用SONOS FET和FLASH NPASS
FET的门栅极，实现了减少多余字线门栅，由于该复用门栅结构比通常2T NOR FLASH NVM少
用一个控制端，并占用更少的CELLSIZE(存储器单元面积)，能大幅的节约芯片的面积，节
省制造成本。此外，通过形成耗尽型N沟道消除两个SONOS FET和FLASH NPASS FET的共
用源漏端，完成了简化存储器单元结构和减小存储器单元面积，但同时能实现非易失性快
速存储器的基本读写操作。
图1是现有的双晶体管结构的快速存取非易失性存储器的版图； 图2是现有的双晶体管结构的快速存取非易失性存储器单元的剖面示意图； 图3是本发明1. 5T SONOS快速闪存存储器单元结构的剖面示意图； 图4是本发明1. 5T SONOS快速闪存存储器单元结构的版图； 图5是本发明1. 5T SONOS快速闪存存储器的阵列结构示意图。
具体实施例方式
下面结合附图和实施例对本发明作进一步详细的说明。 如图1和图2所示，现有的双晶体管结构的快速存取非易失性存储器，SONOSFET(晶体管)和FLASH NPASS FET(闪存单元选择场管)共用的N+型源漏掺杂区仅作为SONOS和NPASS区域电流通道(在读取存储器状态时，电流从DRAIN端(字线端——WORDLINE)流向源端(位线端——BITLINE))，因此可以考虑减小甚至替代或消除此N+型源漏掺杂区，从而减小存储单元面积。 选中某个存储管的时候，由WORD LINE和BIT LINE确定其在ARRAY (阵列)中的位置，2T SONOS CELL的擦写操作由SONOS GATE和BIT LINE选中，而读操作则是由NPASSGATE和BIT LINE选中，因此可以设计一种CELL(存储单元)，共用SONOS GATE和NPASSGATE,无论读还是擦写选中该GATE(门栅极)和BIT LINE就可以选中所需存储单元。
如图3和图4所示，本发明提供一种1. 5T SONOS快速闪存存储器单元结构，该存储器单元由一个SONOS晶体管(FET)和一个FLASH NPASSFET(闪存单元选择场管)构成，其中SONOS FET和FLASH NPASS FET共用门栅极(CELL GATE)，图3中左边的N+源漏注入区域(N型源漏掺杂区)为存储单元的位线端(BIT LINE)，右边的N+源漏注入区域(N型源漏掺杂区)为源线端(SOURCE LINE), S :POLY GATE(多晶硅门)为存储单元的WORD LINE端，SONOS FET为ONO多介质结构栅氧，FLASH NPASS为110 i矣栅氧结构(FLASH NPASS的栅氧化物对应于作为标准化的MOS晶体管的栅氧，其厚度应该在30 300埃之间)。SONOS介质对应结构多晶硅门_氧化层_氮氧化物_氧化层_硅衬底，其中ONO介质层的厚度应该介于80 200埃之间。门栅极(CELL GATE)是一层全部覆盖在包括ONO介质层和FLASHNPASS的氧化物介质层上的整体多晶硅。 本发明利用一次针对调整存储器沟道状态的注入形成SONOS FET和NPASS FET的N型耗尽型沟道。在整个衬底存储管区域，在形成左边的位线端和右边的源线端的两个N型源漏注入区域之间的沟道注入表面形成了一种相对于源漏注入更轻的N型注入，称之为耗尽型的N型存储沟道调节注入，其既可以调节存储管(S0N0S FET)的开启电压，也可以调节选择管(FLASH NPASS FET)的开启电压。通过形成N型耗尽型沟道消除两个SONOS FET和FLASH NPASS FET的共用源漏端，完成了简化存储器单元结构和减小存储器单元面积，但同时能实现非易失性快速存储器的基本读写操作。 本发明1. 5T SONOS快速闪存存储器的阵列结构如图5所示，T、A、B、C四个单管组成行和列的矩阵阵列。表1为本发明存储单元阵列在进行各个读写或者擦写操作的各个端子的电压偏置表。
表1
OperationCellVWLVSRCVBLVBPW
Er3S6T.A-3. 5Floating7. 27. 2
B,C7.2Floating7. 2
T7. 2Floating_3. 5
ProgramA7. 2Floating1. 2-3， 5
B-3. 5Floating1. 2
C-3. 5Floating-3. 5
T001. 1
ReadA0000
B-3. 500
C—3. 501. 1 表1中，PROGRAM表示写操作，ERASE表示擦操作，READ表示读操作，VWL表示字线电压，VBL表示位线电压，VSRC表示源线电压，VBPW表示阱电压。
权利要求
一种1.5T SONOS快速闪存存储器单元结构，其特征在于，该存储器单元由一个SONOS晶体管和一个闪存单元选择场管构成，其中SONOS晶体管和闪存单元选择场管共用一个门栅极，该门栅极为存储单元的字线端，位于该门栅极左边的N型源漏注入区域为存储单元的位线端，位于该门栅极右边的N型源漏注入区域为源线端，SONOS晶体管为ONO介质层栅氧结构，闪存单元选择场管为氧化物介质层栅氧结构。
2. 如权利要求1所述的1. 5T SONOS快速闪存存储器单元结构，其特征在于，所述的门 栅极是一层全部覆盖在包括0N0介质层和氧化物介质层上的整体多晶硅。
3. 如权利要求1或2所述的1. 5T SONOS快速闪存存储器单元结构，其特征在于，所述 SONOS介质对应结构为多晶硅门_氧化层_氮氧化物_氧化层_硅衬底，其中0N0介质层的 厚度在80 200埃之间，所述闪存单元选择场管的氧化物介质层对应于作为标准化的MOS 晶体管的栅氧，其厚度在30 300埃之间。
4. 如权利要求1所述的1. 5T SONOS快速闪存存储器单元结构，其特征在于，所述闪存 单元选择场管的氧化物介质层的厚度为110埃。
5. 如权利要求1所述的1. 5T SONOS快速闪存存储器单元结构，其特征在于，在所述位 线端和源线端的两个N型源漏注入区域之间的沟道注入表面形成一种SONOS晶体管和闪存 单元选择场管的N型耗尽型沟道，该N型耗尽型沟道是一种相对于源漏注入更轻的N型注 入，其能调节S0N0S晶体管和闪存单元选择场管的开启电压。
全文摘要
本发明公开了一种1.5T SONOS快速闪存存储器单元结构，该存储器单元由一个SONOS晶体管和一个闪存单元选择场管构成，其中SONOS晶体管和闪存单元选择场管共用一个门栅极，该门栅极为存储单元的字线端，位于该门栅极左边的N型源漏注入区域为存储单元的位线端，位于该门栅极右边的N型源漏注入区域为源线端，SONOS晶体管为ONO介质层栅氧结构，闪存单元选择场管为氧化物介质层栅氧结构。本发明简化了存储器单元结构并减小了存储器单元面积，能大幅的节约芯片的面积，节省制造成本。
文档编号H01L27/115GK101764132SQ20081004417
公开日2010年6月30日 申请日期2008年12月24日 优先权日2008年12月24日
发明者杨斌, 陈广龙 申请人:上海华虹Nec电子有限公司