专利名称：一种金属薄膜体电阻的制作方法
技术领域：
本发明涉及一种金属电阻，特别涉及一种金属薄膜体电阻及其制造方法。它属于微电子 领域的电阻制造工艺。
背景技术：
在半导体工艺中，应用最广泛的电阻有扩散电阻、多晶硅电阻和金属膜电阻等几种。扩 散电阻是采用扩散或离子注入、退火的方式制作，多晶硅电阻和金属膜电阻分别是以掺杂的 多晶硅和金属电阻膜作为电阻材料，经光刻、刻蚀形成所需的电阻体。与扩散电阻和多晶硅 电阻相比，金属膜电阻具有精度高、线性度好、低温度系数、可激光修调等优势。在常规的 半导体工艺中，电阻的两个端头都是从芯片的上表面引出。
图12为常规的薄膜电阻剖面结构示意图。如图12所示，该薄膜电阻元件由绝缘基板9 上的薄膜电阻体10和金属电极11组成，钝化层12是对元件表面起钝化保护作用，该电阻的 电阻值取决于被夹在金属电极两端的电阻体的长度和宽度。
此种工艺制造出的金属薄膜电阻，由于两个电极压焊点都在元件的表面，且两个电极之 间的距离不能很小，因此需要占用很大的芯片面积。
发明内容
本发明在于提供一种金属膜体电阻结构的制造方法，实现薄膜电阻的三维体结构，达到 縮减电阻芯片面积的目的。
为实现上述目的，本发明的一种金属薄膜体电阻，其包括-
高掺杂的单晶硅衬底；
在单晶硅衬底上形成的绝缘介质层；
在绝缘介质层上形成的金属薄膜电阻层；
在绝缘介质层上开出与硅衬底相连接的接触孔；
在绝缘介质层上形成与金属薄膜电阻和接触孔连接的金属布线层；
在金属布线层上形成的钝化层，
其中，夹在金属布线之间的多条并联的金属薄膜电阻，其一端从表面引出，另一端通过 与单晶硅衬底相连的接触孔，从单晶硅衬底的底部引出，形成金属薄膜体电阻的三维结构。所述绝缘介质层的厚度为300—600nm，其可以是二氧化硅，也可以是二氧化硅/氮化硅 的复合层。
所述金属薄膜电阻层的材料是CrSi，也可以是NiCrSi或其它金属电阻材料。
所述金属布线层的厚度为l一2um,其可以是硅铝，也可以是铝铜，还可以是铝硅铜。
所述钝化层的厚度为1 wm，其可以是二氧化硅/氮化硅的复合层，也可以是聚酰亚胺。 有益效果
由于本发明采取了以上技术方案，金属薄膜体电阻的两个电极分别从电阻体的顶端和底 端引出，实现了薄膜电阻的三维立体结构，缩减了电阻元件面积。对于常规的两个端头从平 面引出的金属薄膜电阻，其面积通常大于1平方毫米，甚至是数个平方毫米，而通过实施本 发明的技术方案，每支电阻元件划片后的面积为325 umX325 Pm， 一片6英寸硅圆片上可 以生产至少16万支该结构的电阻元件，节约芯片面积50%以上，从而减少了生产成本。另 外，由于本发明的金属薄膜体电阻的端头分别从电阻体的顶端和底端引出，因此还拓展了金 属薄膜体电阻的应用范围。
图l为本发明的硅衬底结构示意图，其中，图1A为剖面结构示意图，图1B为三维结构示意 图2为本发明图1的硅片上形成绝缘介质层后的结构示意图，其中，图2A为剖面结构示意 图，图2B为三维结构示意图3为本发明图2的硅片上形成金属薄膜电阻层后的结构示意图，其中，图3A为剖面结构 示意图，图3B为三维结构示意图4为本发明图3的硅片上形成金属薄膜电阻条后的结构示意图，其中，图4A为剖面结构 示意图，图4B为三维结构示意图5为本发明图4的硅片上形成衬底接触孔后的结构示意图，其中，图5A为剖面结构示意 图，图5B为三维结构示意图6为在本发明图5的硅片上形成金属布线层后的结构示意图，其中，图6A为剖面结构示 意图，图6B为三维结构示意图7为本发明图5的硅片上刻蚀金属布线后的结构示意图，其中，图7A为剖面结构示意图， 图7B为三维结构示意图；图8为在本发明图7的硅片上形成钝化保护层后的结构示意图，其中，图8A为剖面结构示 意图，图8B为三维结构示意图9为本发明图8的硅片上刻蚀钝化保护层后的结构示意图，其中，图9A为剖面结构示意 图，图9B为三维结构示意图10为本发明图9的三维透视结构示意图ll为本发明具体实施例的版图结构示意图-, 图12为常规的薄膜电阻剖面结构示意图。
在图1-13中，1为硅衬底，2为二氧化硅层，3为CrSi薄膜电阻材料，4为衬底接触孔 窗口， 5为金属布线层，6为钝化层，7为顶部引出端，8为硅衬底的背面。
具体实施例方式
本发明的具体实施方式
及版图结构不仅限于下面的描述。现结合附图对本发明加以进一 步说明。
本发明的一种金属薄膜体电阻，其包括-
高掺杂的单晶硅衬底1;在单晶硅衬底1上形成的绝缘介质层2;在绝缘介质层2上形成 的金属薄膜电阻层3;在绝缘介质层2上开出与硅衬底相连接的接触孔4;在绝缘介质层2上 形成与金属膜电阻和接触孔连接的金属布线层5;在金属布线层5上形成的钝化层6。
其中，夹在金属布线5之间的多条并联的金属薄膜电阻3，其一端从表面7引出，另一 端通过与单晶硅衬底相连的接触孔4,从^晶硅衬底的底部8引出，形成金属薄膜体电阻的 三维结构，如图IO所示。
本发明的一种金属薄膜体电阻的制造方法，采用常规的薄膜电阻制造工艺，其工艺流程 如下
1.在高掺杂的单晶硅衬底1上形成一绝缘介质层2:
选用N型〈10O晶向、电阻率0.008—0.01 Q 'cm、厚度450—550 ix m的硅衬底片1 ，用 1#液(NH4OH: H202.' H20=1: 2: 7)和2射夜(HC1: H202: H20=1: 2: 7)各清洗10分钟 (以下简称RCA清洗)，本发明的低电阻率的硅衬底1结构示意图如图1A及1B所示。
接着，在850'C干氧气氛、100min条件下，生长厚度为10-20 rnn的预氧化层；进行磷离 子注入，注入能量为80keV'剂量为2E15/cm 在1000。C湿氧气氛中，退火+氧化165min, 生长厚度为600-800 nm的Si02绝缘介质层2，此时的结构如图2A及图2B所示。
所述绝缘介质层可以是二氧化硅，也可以是二氧化硅/氮化硅的复合层材料。
2.在绝缘介质层2上形成金属薄膜电阻层3:
RCA清洗；采用PVD工艺溅射的方式，在绝缘介质层2上淀积一层CrSi电阻层3，金属膜电阻的电阻率和厚度视实际需求而定，此时的结构如图3A和图3B所示。 所述金属薄膜电阻的材料可以是CrSi，也可以是NiCrSi或其它电阻材料，
3. 对所述金属薄膜电阻3进行图形光刻、刻蚀，形成所需的金属薄膜电阻图案-
光刻，将需要去除CrSi材料3的区域暴露出来，其余部分被光刻胶覆盖；将整个硅片放 入CrSi腐蚀液(HN03: HF: CH3COOH: H20=1: 1: 1: 30)中，腐蚀去掉硅片表面残留 的光刻胶，得到如图4A及图B所示的结构。
4. 在绝缘介质层2上开出与硅衬底相连接的接触孔4:
光刻，开出衬底接触孔窗口4，在BOE (Buffer Oxide Etch)中腐蚀3分20秒，衬底接 触孔区域4的Si02绝缘介质层2被腐蚀掉，露出表面高掺杂的硅衬底1，去掉光刻胶，此时 的结构如图5A及图5B所示。
5. 在绝缘介质层上形成与金属膜电阻和接触孔连接的金属布线层5:
采用PVD工艺，溅射一金属布线层5，此金属布线层为TiW/AlCu复合层，TiW层的厚 度为100—130 nm， AlCu层5的厚度为2.0 u m，其中TiW为阻挡层，目的是为了防止在后 续的AlCu腐蚀工艺中对下面的CrSi电阻薄膜3造成损伤，防止Cu元素扩散到硅衬底以及 形成"铝钉"。此时的结构如图6A及图6B所示。
所述金属层的材料可以为硅铝，也可以是铝铜，还可以是铝硅铜。
6. 光刻，刻蚀形成金属层布线5:
光刻，开出金属刻蚀窗口；在H3P04: CH3COOH=4: l的铝腐蚀液中，将不需要金属区 域的AlCu层5去除；去掉光刻胶；在H202液屮腐蚀去掉TiW层，由于有AlCu5作为阻挡 层，AlCu 5下方的TiW将保留，其它区域的TiW会被去除，所有的衬底接触孔4都完全被 TiW/AlCu覆盖，此时的结构如图7A及图7B所示。
注在本实施例中，所有AlCu区域5的下方都有一层TiW， TiW层未在图上特别的标出。
7. 在金属布线层上形成的钝化层6;:
采用PECVD工艺，淀积一层钝化层6，此钝化层6为二氧化硅/氮化硅复合层，二氧化 硅的厚度630—770 nm，氮化硅的厚度为250—350 nm，此时的结构如图8A及8B所示。 所述钝化保护层可以是二氧化硅/氮化硅的复合层，也可以是聚酰亚胺层。 光刻，开出钝化窗口；干法刻蚀钝化层6，在钝化窗口区域露出金属布线层5作为电阻的 顶部引出端7;去掉光刻胶；退火/合金，即在440'C、氮气气氛中处理30分钟。
8. 背面减薄，形成所述的金属薄膜体电阻3结构在硅衬底片l的正面涂胶，将硅衬底片1的背面8减薄至250—300 去胶。最终，
形成所述的金属薄膜体电阻3的结构，如图9A、 9B所示。
图10为本发明图9的三维透视结构示意图。所述的金属薄膜体电阻3的两个引出端， 其一端从硅片顶端的键合窗口7引出，另一端通过与单晶硅衬底相连的接触孔4，从单晶硅 衬底的底部8引出，形成金属薄膜体电阻的三维结构。
本发明中所用的单项工艺，如清洗、氧化、光刻、去胶、腐蚀、PECVD、溅射、退火、 离子注入、合金、减薄等，以及其参数、化学溶液、加工设备等，除已描述的外，其余的均 为本领域普通技术人员所知的常用技术，不再加以详述。
权利要求
1. 一种金属薄膜体电阻，其包括高掺杂的单晶硅衬底；在单晶硅衬底上形成的绝缘介质层；在绝缘介质层上形成的金属薄膜电阻层；在绝缘介质层上开出与硅衬底相连接的接触孔；在绝缘介质层上形成与金属薄膜电阻和接触孔连接的金属布线层；在金属布线层上形成的钝化层，其特征在于夹在金属布线之间的多条并联的金属薄膜电阻，其一端从表面引出，另一端通过与单晶硅衬底相连的接触孔，从单晶硅衬底的底部引出，形成金属薄膜体电阻的三维结构。
2. 如权利要求l所述的一种金属薄膜体电阻，其特征在于所述绝缘介质层的厚度为300— 600nm，其可以是二氧化硅，也可以是二氧化硅/氮化硅的复合层。
3. 如权利要求l所述的一种金属薄膜体电阻，其特征在于所述金属薄膜电阻层的材料是 CrSi，也可以是NiCrSi或其它金属电阻材料。
4. 如权利要求1所述的一种金属薄膜体电阻，其特征在于所述金属布线层的厚度为l一2 nm，其可以是硅铝，也可以是铝铜，还可以是铝硅铜。
5. 如权利要求l所述的一种金属薄膜体屯阻，其特征在于所述钝化层的厚度为lum，其 可以是二氧化硅/氮化硅的复合层，也可以是聚酰亚胺。
全文摘要
本发明公开了一种金属薄膜体电阻。本发明的技术方案在于夹在金属布线之间的多条并联的金属薄膜电阻，其一端从表面引出，另一端通过与单晶硅衬底相连的接触孔，从单晶硅衬底的底部引出，形成金属薄膜体电阻的三维结构。由于金属薄膜体电阻的两个电极分别从电阻体的顶端和底端引出，实现了金属薄膜电阻的三维体结构，缩减了电阻元件面积50％以上，减少了生产成本。另外，由于本发明的金属薄膜体电阻的端头分别从电阻体的顶端和底端引出，拓展了金属薄膜体电阻的应用范围。
文档编号H01L27/01GK101436591SQ20081023338
公开日2009年5月20日 申请日期2008年12月18日 优先权日2008年12月18日
发明者何开全, 刘玉奎, 怡 钟 申请人:中国电子科技集团公司第二十四研究所