带有金属反射层、穿通接触部、隧道接触和载流子储存装置的发光二极管芯片的制作方法

文档序号:6921260阅读:310来源:国知局
专利名称:带有金属反射层、穿通接触部、隧道接触和载流子储存装置的发光二极管芯片的制作方法
带有金属反射层、穿通接触部、隧道接触 和栽流子储存装置的发光二极管芯片
本专利申请要求德国专利申请10 2007 003 282.1的优先权,其公开内 容通过引用结合于此。
提出了一种发光二极管芯片,即一种光电子半导体芯片。
一个要解决的任务是,提出一种具有高辐射效率的发光二极管芯片, 其具有低损耗。
根据第一优选实施形式,提出了一种带有层序列的发光二极管芯片, 该层序列具有至少一个n型层。发光二极管芯片包括反射器,该反射器与 层序列固定相连。反射器具有与n型层导电相连的、导电的反射层。此外, 反射器包括至少一个介电层,该介电层设置在n型层和导电的>^射层之 间。介电层优选是透明的。
介电层的折射率小于层序列的与介电层邻接的层的折射率。通过使用 具有小折射率的介电层,可以将平地入射到介电层上的辐射成分全反射。 由此甚至可能的是,使用无Ag的反射层。无银的反射器例如包含Al、 Rh、 Rt。由此成功地提高芯片的耐湿稳定性(Feuchtestabilitaet)以及长 期稳定性。
在一个变形方案中,所述至少一个介电层具有至少两个相叠^:置的、 具有不同大小的折射率的层,这些层一同形成布,^Jt器。在超过两个 介电层的情况下,具有较高的和较低的折射系数的层以交替的顺序布置。 相应的层的厚度优选为在有源区中产生的辐射的波长的四分之一。相继的 层的折射系数的比例优选为至少1.25。
可替选地,反射器可以具有介电层和导电层的序列,其中具有较高的 和较低的折射系数的层以交替的顺序布置。
在具有布扭^"反射器的变形方案中可能的是,使用导电的>^射层,该 反射层的反射率并不是特别高,其中其例如并不超过95 % 。
层序列的相应的n型层可以穿过布4i^^^射器的介电层例如通过垂 直的电连接部来接触。垂直的电连接部下面称为穿通接触部。特别有利的是带有第一和第二n型层的层序列的变形方案。层序列具有p型层,其设置在两个n型层之间(npn层结构)。n型层优选是层序列的最后的层。至少有源区和p型层设置在两个n型层之间。
第一ii型层是与产生辐射的有源区邻接的层。第二n型层形成了与层序列的p型层的隧道接触。第一 n型层和第二 n型层可以在所有实施例中都相互交换。这意味着,在反射器的位置固定的情况下可以反转层序列的层的顺序。
>^射器与第一 n型层或者与第二 ii型层导电连接。在一个变形方案中,介电层设置在第一n型层和反射层之间。在另一变形方案中,介电层设置在第二 n型层和^Jt层之间。
至少一个n型层被用作接触层。如下的层被称为接触层该层通过连接线接触,该连接线连接到电源。在一个变形方案中,两个n型层分别用作接触层。可替选地,可以将n型层之一用作第一接触层,而反射层用作第二接触层。
根据第二优选的实施例,提出了一种带有层序列的发光二极管芯片,该层序列在生长方向上具有以所_沈明的顺序相继的层第一n型层、产生辐射的有源区、p型层和第二n型层。在p型层和第二n型层之间形成有隧道接触。
第二n型层用作电流扩展层,其连接到电源上。通过引入电流扩展层,可以4^^射器与电接触部去耦。由此, 一方面能够实现使用具有介电层的高反射的反射器,并且另一方面可以很大程度地降低在接触层序列时的接触电阻。由此,可以明显提高发光二极管芯片的总效率。
才艮据第三优选的实施例,提出了一种带有层序列的发光二极管芯片,该层序列具有相同导电类型的两个层,在这些层之间设置有产生辐射的有源区。
相同导电类型的两个层具有第一导电类型的第一层和第二层,其中第一导电类型的优选比较薄的第二层设计为载流子储存装置,用于提高第一导电类型的载流子在有源区附近的浓度。层序列具有第二导电类型的层,其与第一导电类型的第二层邻接。第一导电类型是n型,而第二导电类型
是p型,或者相反。
在一个变形方案中,层序列具有第二导电类型的另外的层,其与第一导电类型的第一层形成隧道接触。在产生层序列时的生长方向原则上可以^1任意的。
第一导电类型的第二层的厚度优选小于第一层的厚度。第二层的厚度
优选最大为第一层的厚度的20%。第一导电类型的第二层的厚度优选最大为20nm。
在一个有利的变形方案中,层序列具有以所说明的顺序相继的层p型第一层、产生辐射的有源区、另一p型第二层(其用作空穴储存装置)以及n型层。
两个p型层形成了p型区。在该变形方案中,有源区并不设置在pn结上,而是设置在p型区内的pn结附近。将有源区从pn结的边界面移到具有确定导电类型(在此为p型)的区域中提高了产生辐射时的效率。
在另一有利的变形方案中,层序列具有以所说明的顺序相继的层n型第一层、产生辐射的有源区、n型第二层(其用作电子储存装置)以及p型层。
两个n型层形成了n型区。在该变形方案中,有源区并不设置在pn结上,而^:设置在n型区内的pn结的附近。
根据第四优选实施形式,提出了一种带有层序列的发光二极管芯片,该层序列具有以下层两个n型层、产生辐射的有源区和p型层。在n型层的、在耦合输出方向上最上面的层上设置有连接面。在该层序列中至少在连接面下构建有凹处,该凹处在耦合输出方向上至少延伸到n型层的最上层。凹处至少在其侧表面的区域中通过介电材料覆盖。凹处的底部在垂直方向上与连接面间隔。
此外,凹处例如可以以盲孔或者环形凹处的形式来实施。以盲孔形式实施的凹处例如具有圆柱形的实施形式。环形凹处具有圓柱形外壳的形状,其中层序列在内部区域中并未空出。这样的优点是,发光二极管芯片并不具有大面积的凹处,该凹处会不利地影响发光二极管芯片的稳定性。
在一个变形方案中,在凹处中设置有穿通接触部,用于电接触在耦合输出方向上n型层的最上层。
层序列优选与反射器固定相连,该反射器具有至少 一个导电的反射层,该反射层优选与层序列的n型层之一相连。此外,反射器可以包括透明的介电层,该介电层设置在反射层和层序列之间。
在一个变形方案中,在介电层中设置有穿通接触部用于电接触在耦合输出方向上n型层的最下层。
所说明的实施形式可以彼此任意组合。
下面将阐述发光二极管芯片的有利的扩展方案.
层序列的层的导电类型例如可以是n型或者p型。在具有n型导电能力的半导体层中电子为多数载流子,而在具有p型导电能力的半导体层中,空穴为多数载流子。
具有n型导电能力的层称为n型层,而具有p型导电能力的层称为p型层。
层序列包括p型层和产生辐射的有源区,该有源区设置在p型层和第一n型层之间。
层序列的层优选外延地生长。层序列例如基于GaN而形成。在一个变形方案中,有源区通过包含InGaN或者InGaAlN的层来形成。In含量优选为高达50 % 。在有源区中产生的辐射的确切频谱范围取决于In含量并且原则上可以是任意的。为了产生白光,可以在耦合输出侧i殳置转换器。
在一个有利的变形方案中,层序列具有p型层,另外的p型层以及设置在p型层之间的、产生辐射的有源区。所述另外的p型层^l置在有源区和第一 n型层之间。所述另外的p型层的厚度例如为O.lnm到100nm,在一个变形方案中为O.lnm到10nm。在所述另外的p型层中掺杂的最小值优选为10"Mg原子/cm3。
在一个优选的变形方案中,层序列包括第二n型层。p型层优选设置在第二 n型层和有源区之间。在p型层和第二 n型层之间形成隧道接触。
>^射层通过至少 一个第 一 穿通接触部(在一个有利的变形方案中通过设置在介电层中的多个穿通接触部)与第一ii型层导电连接。
借助多个穿通接触部,能够减小接触电阻并且由此相对于具有仅仅一个穿通接触部的变形方案减小反射层和与该反射层导电连接的 n型层之间的电势差。在相应的第一穿通接触部和n型层的界面上形成优选低阻值的电接触。该接触的总面积优选最大为层序列的底面的10%,在一个有利的变形方案中最大为其5% 。
在第一穿通接触部之间的横向距离优选为20~30微米,&目对于介电层的厚度而言较大,其中介电层的厚度例如为10nm至2000nm,在优选的变形方案中为400nm~600nm。介电层对于具有较平的入射角(例如超过30° )的辐射分量用作几乎完美的反射器,其反射系数近似为100% (全反射)。因为在全>^射的情况下在介电层上没有吸收,所以实际上排除了对于平的入射角的吸收损耗。
介电层对于有源区中产生的辐射优选是透明的。基本上垂直入射到介电层和与该介电层邻接的n型层的界面上的辐射分量基本上并不在该界面上被反射,而是在介电层和反射层的界面上被反射。
介电层的折射系数优选比层序列的朝向介电层的层(例如第一 n型层或第二n型层)的折射率小至少1.5倍。特别是二氧化硅、氮化硅和旋涂玻璃(Spin-On Glas )考虑作为介电层的材料。其他透明的、在一个变形方案中多孔的、介电材料(其折射率小于1.5)也是适合的。有利的是透明的多孔材料,其折射率近似等于空气的折射率。
相对于仅仅具有金属层、即没有介电层的>^射器的变形方案,通过使用折射系数为1.5的介电层得到的耦合输出效率的增益为至少10%。
反射层优选包^^金属,例如Al、 Ag、 PtAg和/或其他合适的金属或者金属合金,包括其组合。在PtAg情况下的Pt层的厚度优选最大为3nm,在一个有利的变形方案中最大为0.3nm。
通过使用介电层,几乎消除了在不同材料构成的反射层的耦合输出效率中的差别。由此可能的是,降〗^^射层中的银含量并且提高铝成分。甚至可能的是完全省去Ag。
反射层可以通过金属的气相淀积或者沉积来制造。穿通接触部和/或结构化的反射层也可以通过在使用合适的掩模的情况下对金属的气相淀积或者沉积来制造。
在一个有利的变形方案中,第二 n型层设计为耦合输出层用于耦合输出在有源区中产生的辐射。在第二n型层上优选^l置有连接面,该连接面例如可以通过连接线从外部接触。
第二 n型层的暴露的表面优选被粗化。替代粗化可以在第二 n型层的表面上设置另 一耦合输出结构,例如具有表面的不平度的周期性布置的光子晶体结构或者准晶体结构。也可以考虑非周期性的耦合输出结构。例
如,在此可以设计附加的至少部分透明的、具有WI^面的层。也可以考虑磨妙-层。
不同于粗化的表面的耦合输出结构例如可以是深度为100nm至1000nm、优选为150nm至500nm的凹槽。凹槽可以具有环形的或者矩形的、特别是方形的横截面。在一个变形方案中,凹槽的直径或者线性横截面大小为50nm至800nm,优选为80nm至500nm。
不仅n型耦合输出层而且另外的耦合输出层、例如透明的衬底都可以具有表面粗糙性或者耦合输出结构。
耦合输出层的表面优选并非全部被粗化,而是除了其中设置有连接面的区域。入射到连接面的下侧上的光由此可以^L^射。由此得到改善的光耦合输出。
在一个变形方案中,i殳计了凹处,该凹处垂直于层结构延伸直到第二n型层。凹处至少部分地填充以介电材料。特别地,凹处的侧壁被以电介质覆盖。由此,特别是防止了有源区中产生的辐射在层序列的一个区域中的产生或者传播,该区域在连接面之下并且因此被连接面遮挡。在这种情况中,可以将发光二极管芯片工作中的电流损耗保持为低,因为避免了用于产生不能耦合输出的辐射的电流消耗。
凹处优选构建为盲孔凹处。凹处的底部至少达到第二n型层的界面。凹处的底部也可以位于如下平面中该平面在第二 n型层的两个界面之间延伸。此外,凹处可以仅仅达到p型层。然而在此要求的是,凹处通过有源区。
可替选地,凹处可以不以盲孔的形式而是以环形凹处的形式来实施。于是凹处不是圓柱形地实施,而是具有圆柱形外壳的形状,其中层序列在内部区域中并未被空出。这样具有的优点是,发光二极管芯片并不具有大面积的凹处,该凹处会不利地影响发光二极管芯片的稳定性。
在一个变形方案中,反射层通过至少一个第二穿通接触部与第二 n型层导电连接。在所述至少一个第二穿通接触部和第二 n型层的界面上形成的电接触部的总面积优选为层结构的底面的最大10%,在一个变形方案中为其最大5%。
第二穿通接触部优选被第一穿通接触部包围。第二穿通接触部的底面优选大于相应的第一穿通接触部的底面。
第二穿通接触部优选设置在凹处中。在第二穿通接触部和层结构的半导体层之间在任意的横向方向上设置有介电材料构成的罩层(Mantel )。
在一个变形方案中,相应的第一穿通接触部连接到设计为反射层的导电的面。第二穿通接触部优选与第一穿通接触部电绝缘。在另一变形方案中,第二穿通接触部与第一穿通接触部电绝缘。在这
种情况中,与第一穿通接触部相连的Jl射层优选i殳置有凹处,在这些凹处中设置有与第二穿通接触部导电连接的连接面。根据该变形方案,第一n型层以及第二n型层仅M—侧、确切地说v^^射层的侧来电接触。
至少部分填充有介电材料的凹处的至少一个区域设置在连接面之下。凹处的底面优选大于连接面的底面。在横向的投影面上,在连接面的边缘和凹处的侧面之间的距离普遍例如为至少5微米,在一个变形方案中为至少10微米。
在一个实施形式中,发光二极管芯片包括与层序列固定相连的村底。根据第一变形方案,第二n型层设置在衬底和p型层之间。根据第二变形
》办 银一 —Jhl e -史"/r a dr丄士 、、広nr JSr i、a々术,W — ii ai/zc队且^x^P'j肌,^1 w、 JA、'"J 。
在光学领域中透明的衬底可以用于耦合输出在有源区中产生的辐射。衬底可以(但并非必须)是外延生长的层序列的生长衬底。
此外,层序列可以与支承衬底固定相连,该支承衬底具有不同金属层
的序列,其中例如有Ge、 Mo、 Ni、 Cu、 Ag、 AgCu、 Si和/或A1N。反射层和介电层的复合结构在此设置在支承衬底和层序列之间。
为了将穿通接触部和层序列的层或者反射层的界面上的电接触的接触电阻保持为小,针对穿通接触部和反射层优选使用具有比较高的导电能力的金属或者金属合金,例如Ag、 Al等等。
以下将借助示意性的并且并非合乎比例的附图来阐述所说明的器件及其有利的扩展方案。其中


图1、 2、 3以横截面分别示出了具有两个n型层、介电层和反射层的发光二极管芯片;
图4以横截面示出了具有两个n型层作为耦合输出层的发光二极管芯
片.,
图5示出了根据图4的发光二极管芯片中的介电层的视图;图6以横截面示出了在连接面之下具有凹处的发光二极管芯片;图7从上方示出了凹处和连接面的视图8以横截面示出了发光二极管芯片,其中两个n型层被从一侧接触并且其中透明的衬底用于将辐射耦合输出;图9示出了根据图8的发光^l管芯片中的介电层的视图IO示出了根据图8的发光二极管芯片的下侧的视图11以横截面示出了发光二极管芯片,其中两个n型层^L从一侧接触并且其中第二 n型层用于将辐射耦合输出。
在图1、 2、 3、 4、 6、 8和11中分别示出了具有用于产生辐射的层序列IO的光电子半导体芯片。层序列IO包括p型层2、第一n型层31、第二 n型层32和产生辐射的有源区1。有源区1通过例如以铟掺杂的层来形成,其设置在p型层2和第一n型层31之间。在p型层2和第二n型层32之间形成隧道接触23。
层序列10在衬底6上优选外延地生长。在图1、 2和3中用箭头表明了生长方向(从上至下)。
在才艮据图1的变形方案中,在衬底6上首先生长第二n型层32,随后是p型层,之后是产生光的层l和第一n型层31。
在才艮据图2的变形方案中,在衬底6上首先生长第一n型层31,随后是产生光的层l,之后是p型层和第二n型层32。
在才艮据图3的变形方案中,在衬底6上首先生长第二n型层32,随后是p型层,之后是产生光的层l、另外的p型层以及在所述另外的p型层之上生长第一n型层31。
在根据图1-3的变形方案中,生长方向(向下)与光耦合输出方向(向上)反方向平行。原则上生长方向可以反转,使得生长方向和光耦合输出方向 一致或者彼此平行。
在图l至3中示出的层序列IO可以与下面所阐述的发光二极管芯片的变形方案任意组合。特别地,在任何实施形式中都可能将有源区l设置在两个p型层2、 21之间。
层序列10固定地与反射器相连,该反射器具有透明的介电层和反射层5。介电层4被施加(例如气相淀积或者溅射)到在生长方向上看层序列的最上层(在图l、 3中为层31,在图2中为层32)。在一个变形方案中的金属反射层5随后被施加(优选气相淀积)到介电层4上。
层序列IO的所有层都是透明的。衬底6优选是透明的并且可以例如在才艮据图8的变形方案中用于将辐射耦合输出。原则上可能的是,去除衬底6并且将图1 - 3中所示的层结构在>^射器4、5的侧上与支承衬底相连。层4、 5原则上可以具有多个彼此相叠的部分层。这也适用于衬底6和层序列10的所有层.
在根据图4的变形方案中,第一n型层31与导电的反射层5通过设置在介电层4中的第一穿通接触部71导电连接。在图5中示出了带有第一穿通接触部71的介电层4的视图。
为了产生第一穿通接触部71,还在产生反射层5之前通过使用合适的掩^在介电层4中刻蚀连续的开口 。开口以具有高的导电能力的导电材料来填充。在填充开口之后气相淀积反射层5。
在此,第二n型层32设计为耦合输出层。在第二n型层32上设置有连接面9,其设计用于通过这里未示出的连接线来对层32电接触。
第二 n型层32的在通过连接面9覆盖的区域之外暴露的表面上设置有耦合输出结构33,该耦合输出结构在一个变形方案中可以通过层32的被粗化的表面来形成。
第一穿通接触部71在横向的投影面中设置在通过连接面9覆盖的区域之外,以便减少在连接面9之下的光产生。这在所有变形方案中都视为优点。
在图6中示出了图4中所示的实施形式的一个改进方案。在层序列10中在施加介电层4之前产生了盲孔形式的凹处8。为了产生凹处8,层序列10的层中的至少一些在使用合适的掩模的情况下被刻蚀直到光耦合输出方向上的最上面的ii型层(在图6中为层32)的预定深度。隧道接触23被凹处8中断。
可替选地,凹处8可以不以如图6中所示的盲孔的形式来实施,而是可以以环形凹处的形式来实施。于是凹处并不是如图6中那样圆柱形地实施,而是具有圆柱形外壳的形状,其中层序列IO在内部区域中并未被空出(未示出)。这样具有的优点是,发光二极管芯片并不具有大面积的凹处,该凹处会不利地影响发光二极管芯片的稳定性。
在此形成的凹槽以介电材料41来填充。随后施加优选由相同的介电材料构成的介电层4。
借助电绝缘的凹处8可以避免对层序列的馈电并且由此也避免在连接面之下的光产生,其中该凹处特别是在高度导电的、与有源区l邻接的层31中防止在连接面9之下的横向通过电流。由此,可以降低由于被连接面9遮挡而不能耦合输出的辐射的能量消耗。由此提高了芯片的耦合出效率或者有效性。
在中断连接面之下的馈电的意义上的将层序列的材料"去活化"可以替选地通过改进材料来实现,其中使相应的半导体层的位于连接面之下的区域电绝缘。
在图7中所示的横向投影面中,在连接面9的边缘和凹处8的侧面之间优选"fi4保持一定的距离dl。该距离dl例如为5-10微米。
在根据图8和11的变形方案中,从^Jt器4、 5的侧接触两个n型层31、 32。为此在凹处8中产生第二穿通接触部72,该穿通接触部延伸直到凹处的底部或者直到最后的高度导电的层32的内部。在穿通接触部72和层32的界面上形成优选低阻值的电接触部73。
为了产生第二穿通接触部72,层4和凹处8的介电材料41通过使用合适的掩模至少刻蚀直到凹处8的底部。在此形成的凹槽或者开口以具有高的导电能力的导电材料来填充。
在这种情况中,在第二穿通接触部72的下侧产生连接面9。相应的连接面9设置在反射层5的凹处81中,参见图10。
可以在图9中看到穿通接触部71、 72在介电层4中的布置。
为了改进穿通接触部71、 72和n型层31、 32的电接触部73、 74,对于穿通接触部使用了高度导电的材料,例如铝和/或银,该材料能够保甜目应的穿通接触部和相应的n型层之间的低阻值的电连接以及良好的反射性。电接触部73、 74的反射系数优选为至少卯%。
在根据图8的变形方案中,在这种情况中透明的衬底6用于将辐射耦合输出。在根据图11的变形方案中(该变形方案的特征也在于n型层31、32的单侧接触),辐射从第二 n型层32耦合输出。发光二极管芯片的层结构和光耦合输出的类型在该情况中对应于图4或图6。
层序列10和反射器4、 5的复合结构在才艮据图4、 6和11的变形方案中与图11中所示的支承衬底6相连。为了将层序列与《Jt器相连,可以考虑晶片M或者在图中未示出的连接层。
即使在图4、 6、 8和11中始终将第二n型层32作为在耦合输出方向上的最上层示出,原则上可能的是,将层序列10的层的顺序反转,例如在图2中那样。在这种情况中,第一 n型层31通过第二穿通接触部72和第一 n型层31通过第一穿通接触部71被电接触。
1权利要求
1.一种发光二极管芯片,具有-层序列(10),其具有至少一个n型层(31,32),-反射器,其包括导电的反射层(5)和至少一个介电层(4),-其中所述至少一个介电层(4)设置在n型层(31,32)和导电的反射层(5)之间,-其中导电的反射层(5)与n型层(31,32)导电相连。
2. 根据权利要求l所述的发光二极管芯片, -其中所述至少一个n型层(31, 32)具有第一导电层(31), -其中层序列(10)包括p型层(2)和产生辐射的有源区(1),该 有源区设置在p型层(2)和第一n型层(31)之间。
3. 根据权利要求1所述的发光二极管芯片, -其中所述至少一个n型层(31, 32)具有第一导电层(31),-其中层序列(10)包括p型层、另外的p型层和设置在p型层之 间的产生辐射的有源区,-其中所述另外的p型层设置在有源区和第一 n型层之间。
4. 根据权利要求2或3所述的发光二极管芯片, -其中层序列(10)包括第二n型层,-其中在p型层和第二 n型层之间形成隧道接触。
5. 根据权利要求4所述的发光二极管芯片,-其中p型层设置在第二n型层和有源区之间。
6. 根据权利要求2至5中的任一项所述的发光二极管芯片,-其中^Jt层通过第一穿通接触部与第一 n型层导电相连,该第一穿 通接触部设置在介电层中。
7. 根据权利要求1至6中的任一项所述的发光二极管芯片,-其中介电层的折射率比层序列(10 )的朝向该介电层的层的折射率 至少小1.25倍。
8. 根据权利要求4至7中的任一项所述的发光二极管芯片, -具有凹处,该凹处垂直于层结构延伸直到第二n型层。
9. 根据权利要求8所述的发光4管芯片, —其中凹处至少部分地用介电材料填充。
10. 根据权利要求4至9中的任一项所述的发光二极管芯片,-其中>^射层通过至少一个第二穿通接触部与第二 n型层导电相连。
11. 根据权利要求8和10所述的发光二极管芯片, -其中第二穿通接触部设置在凹处中,-其中在第二穿通接触部的侧面和层序列的半导体层之间设置有介 电材料构成的环绕的外壳(41)。
12. 根据权利要求10或11所述的发光二极管芯片, -其中第二穿通接触部与第一穿通接触部导电连接。
13. 根据权利要求10或11所述的发光二极管芯片, -其中第二穿通接触部与第一穿通接触部电绝缘。
14. 根据权利要求10至12中的任一项所述的发光二极管芯片, -其中第二穿通接触部连接到设计为反射层的导电的面。
15. 根据权利要求10至14中的任一项所述的发光二极管芯片, -其中相应的第一穿通接触部连接到设计为反射层的导电的面。
16. 根据权利要求4至15中的任一项所述的发光二极管芯片,-其中第二 n型层设计为用于将有源区中产生的辐射耦合输出的耦 合输出层,-其中在第二 n型层上设置有连接面。
17. 根据权利要求4和权利要求8至16中的任一项所述的发光二极 管芯片,-其中凹处设置在连接面之下。
18. 根据权利要求17所述的发光二极管芯片, -其中凹处的底面大于连接面的底面。
19. 根据权利要求18所述的发光二极管芯片,-其中在横向的投影面中在连接面的边缘和凹处的侧面之间的距离 为至少5微米。
20. 根据权利要求1至19中的任一项所述的发光二极管芯片, -具有衬底,该衬底与层序列(10)固定相连,-其中第二 n型层设置在衬底和p型层之间。
21. 根据权利要求1至19中的任一项所述的发光二极管芯片, -具有衬底,该衬底与层序列(10)固定相连,-其中第一 n型层设置在衬底和有源区之间。
22. 根据权利要求20或21所述的发光二极管芯片, -其中衬底在光学区域中是透明的。
23. 根据权利要求1至22中的任一项所述的发光二极管芯片, -其中层序列(10)的层外延地生长。
24. 根据权利要求1至23中的任一项所述的发光二极管芯片, -其中层序列(10 )基于GaN形成。
25. 根据权利要求1至24中的任一项所述的发光二极管芯片, -其中所述至少一个介电层(4)具有至少两个相叠设置的、具有不同折射率的层,这些层一同形成了布拉^^^射器。
26. —种发光二极管芯片,-具有层序列(10),该层序列在生长方向上具有以所说明的顺序相 继的层第一n型层、产生辐射的有源区、p型层和第二n型层。
27. —种发光二极管芯片,-具有层序列(10),其具有相同导电类型的两个层,在这些层之间 设置有产生辐射的有源区。
28. 根据权利要求27所述的发光二极管芯片,-其中相同导电类型的两个层具有第一导电类型的第一层和第二层,-其中第一导电类型的第二层设计为载流子储存装置用于提高有源 区附近的第一导电类型的载流子浓度,-其中层序列(IO)具有第二导电类型的层,该层与第一导电类型的第二层邻接,-其中第一导电类型是n型而第二导电类型是p型,或者相反。
29. 根据权利要求28所述的发光二极管芯片,-其中第一导电类型的第二层的厚度最大为第一导电类型的第一层 的厚度的20 % 。
30. 根据权利要求1至25中的任一项所述的发光二极管芯片, -其中反射层包含金属。
31. —种发光二极管芯片,-具有层序列(10),该层序列具有以下层两个n型层、产生辐射 的有源区和p型层,-其中在n型层的、在耦合输出方向上最上面的层上设置有连接面 (9),-其中在层序列(10)中至少在连接面(9)之下构建有凹处(8), 该凹处在耦合输出方向上至少延伸直到n型层的最上层,-其中凹处(8)至少在其外壳面的区域中通过介电材料覆盖,-其中凹处(8)的底部在垂直方向上与连接面(9)间隔。
全文摘要
本发明提出了一种带有层序列(10)的发光二极管芯片,该层序列具有至少一个n型层。发光二极管芯片具有与n型层(31)导电连接的反射层(5)。在n型层和反射层之间设置有至少一个透明的介电层(4)。
文档编号H01L33/38GK101601141SQ200880002993
公开日2009年12月9日 申请日期2008年1月17日 优先权日2007年1月23日
发明者克里斯托夫·艾克勒, 卡尔·恩格尔, 卢茨·赫佩尔, 马丁·斯特拉斯伯格, 马蒂亚斯·彼得, 马蒂亚斯·扎巴蒂尔 申请人:奥斯兰姆奥普托半导体有限责任公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1