层叠正温度系数热敏电阻的制作方法

专利名称：：层叠正温度系数热敏电阻的制作方法
技术领域：
：0001本发明涉及一种层叠正温度系数热敏电阻，更详细地，涉及一种在过电流保护用、温度检测用等中使用的层叠正温度系数热敏电阻。
背景技术：
：0002近年来，在电子设备的领域中推进小型化，即使在具有用于此的正的电阻温度特性的正温度系数热敏电阻也推进芯片化。作为该类芯片化的正温度系数热敏电阻，例如公知一种层叠正温度系数热敏电阻。0003通常，这种层叠正温度系数热敏电阻例如具有BaTi03系的多个半导体陶瓷层和内部电极交互层叠的陶瓷基体，且隔着半导体陶瓷层在层叠方向上相邻的内部电极在陶瓷基体的端面被交替引出，按照与所述内部电极电连接的方式在所述陶瓷基体的端部形成有外部电极。0004另外，作为构成所述内部电极的导电性材料，广泛应用一种导电性良好且便宜的Ni等贱金属材料。并且，所述陶瓷基体是在作为半导体陶瓷层的陶瓷印刷基板(greensheet)上，对含有了作为内部电极的贱金属材料的导电性膏进行丝网印刷而形成导电层，在层叠了形成导电层的陶瓷印刷基板后，利用未形成导电层的陶瓷印刷基板夹持而进行压接，其后通过在规定的气氛下进行一体焙烧而形成的。此时，若在大气气氛中一体焙烧，则由于Ni等贱金属材料容易被氧化，因此上述一体焙烧在还原气氛下进行。0005另一方面，若如上述在还原气氛下一体焙烧半导体陶瓷层和内部电极而形成，则半导体层陶瓷层也会被还原，不能获得充分的电阻变化率。由此，为了确保希望的电阻变化率，在还原气氛下进行了一体焙烧后，在大气气氛下或氧气气氛下进行再氧化处理。0006但是，该再氧化处理难以控制热处理温度，由于氧气难以遍布至陶瓷基体的中央部，因此产生氧气不均匀，由此会得不到充分的电阻变化率。因此，例如专利文献l所述，提议一种在包括使浸渍了玻璃成分的陶瓷基体的电子构件主体的表面上形成电极，且陶瓷基体的相对密度为90%以下的陶瓷电子构件。0008在该专利文献1中，通过降低半导体陶瓷层的烧结密度且增大该半导体陶瓷层的空孔率，以便氧气容易遍布至陶瓷基体的中央部以此确保希望的电阻变化率。0009另外，在对层叠正温度系数热敏电阻进行基板安装时，通常通过逆流加热处理焊接到基板上。但是，如专利文献l，若半导体陶瓷层的空孔率提高，则焊锡所包括的助熔剂会经由位于陶瓷基体表面上的半导体陶瓷层的空孔浸入到陶瓷基体的内部，由于会导致耐电压降低。0010于是，在专利文献1中，通过使玻璃成分浸渍到陶瓷基体中，从而在陶瓷基体表面的所述空孔上形成玻璃膜。由此，能够防止助熔剂浸入到陶瓷基体的内部。0011另外，在专利文献2中公开了一种按照每个半导体陶瓷层使空孔的比例变化的在先技术。具体地说，提议一种在作为处于分别位于靠近层叠方向最外侧的2个内部电极间的有效层的多个所述热敏电阻层中，使处于层叠方向的中央部的热敏电阻层的空隙率比处于层叠方向外侧的热敏电阻层的孔隙率高的层叠正温度系数热敏电阻。0012在该专利文献2中，使用使聚苯乙烯粒子等有机材料混合后的粘合剂，获得该有机材料的含有比例不同的多种陶瓷印刷基板。并且，为使在位于陶瓷基体的层叠方向的中央部的陶瓷印刷基板上有机材料的含有比例较高且在位于层叠方向外层的陶瓷印刷基板上有机材料的含有比例变低，而对有机材料的含有比例不同的多种陶瓷印刷基板进行层叠，进行焙烧处理而使所述有机材料烧掉从而形成了空孔。由此，使处于陶瓷基体的层叠方向的中央部的所述热敏电阻层的空隙率比处于层叠方向的外侧的所述热敏电阻层的空隙率高。换言之，位于陶瓷基体表面的半导体陶瓷层的空孔率形成为比陶瓷基体的中央部低。0013专利文献1:日本特开2002-217004号公报专利文献2:日本特开2005-93574号公报0014但是，如专利文献l，在要在陶瓷基体表面的空孔上形成玻璃膜的情况下，若空孔数变多，则通过玻璃成分的种类及浸渍/干燥煅烧条件，会无法充分填埋空孔，其结果助熔剂侵入陶瓷基体的内部从而导致耐电压降低。0015因此，在这种层叠正温度系数热敏电阻中，如专利文献2，考虑优选使位于陶瓷基体表面的半导体陶瓷层的空孔率比陶瓷基体的中央部低。0016但是，在用专利文献2的方法使每个半导体陶瓷层的空孔率不同的情况下，聚苯乙烯等有机材料自身作为粘合剂而不起作用。由此，对包括多种有机材料的陶瓷印刷基板进行层叠、压接而焙烧。由此，会导致半导体层间的粘附性不充分、发生剥层(层间剥离)。0017另外，作为使半导体陶瓷层的空孔率不同的方法，也考虑了使陶瓷印刷基板中的粘合剂的含有量自身不同的方法。0018但是，在使粘合剂量或有机材料的量变化来对陶瓷印刷基板进行层叠，而与作为内部电极的导电层一体焙烧的情况下，从陶瓷基体的中央部容易产生燃烧气体，由此容易产生剥层。
发明内容0019本发明鉴于这些问题而进行的，其目的在于提供一种与以往同程度地较高维持陶瓷基体的中央部的空孔率，另一方面，通过使位于陶瓷基体表面的半导体陶瓷层的空孔率比陶瓷基体的中央部低，从而不会产生剥层，防止助熔剂向半导体陶瓷层浸入，并能够确保希望的电阻变化率的层叠正温度系数热敏电阻。0020虽然本发明者们专心研究了向以BaTi03为主成分的陶瓷材料中添加半导体化剂，却获知陶瓷材料中所包括的半导体化剂的离子半径越大，而在规定的焙烧温度下焙烧得到的半导体陶瓷层的空孔率越小。0021并且，虽然反复进行了专心研究，却获知通过使作为形成最外层的保护层的第1陶瓷部的半导体化剂的离子半径比包括位于内部电极间的有效层的第2陶瓷部的半导体化剂的离子半径大，从而即使一体焙烧半导体陶瓷层和内部电极而形成，包括有效层的第2陶瓷部的空孔率也能一边与以往同样程度地较高维持，一边使第1陶瓷部的空孔率比第2陶瓷部的空孔率低。0022并且，由此在通过使向第1陶瓷部和第2陶瓷部的陶瓷材料中添加的半导体化剂不同而使第1陶瓷部的空孔率比第2陶瓷部的空孔率低的情况下，因为不需要按照每个陶瓷层来变更聚苯乙烯等有机材料或粘合剂量，所以不会产生剥层，能够防止助熔剂向半导体陶瓷层侵入，并且能够获得可以确保希望的电阻变化率的层叠正特性电极热敏电阻。0023基于这种见解，本发明相关的层叠正温度系数热敏电阻具有陶瓷基体，其以交替层叠多个以BaTi03为主成分形成并且含有了半导体化剂的6半导体陶瓷层与内部电极，且用半导体陶瓷层形成了最外层，所述最外层形成作为保护层的第1陶瓷部，且有，将位于所述陶瓷基体的厚度方向最外的内部电极层所夹持的多个所述半导体陶瓷层作为有效层，并且至少包括所述有效层的半导体陶瓷层形成第2陶瓷部，所述第1陶瓷部含有具有比所述第2陶瓷部所含有的半导体化剂大的离子半径的半导体化剂，所述第1陶瓷部的空孔率比所述第2陶瓷部的空孔率低。0024在此，所谓空孔率是指半导体陶瓷层中的空孔所占有的比例。0025另外，本发明的层叠正温度系数热敏电阻，其特征在于，在一对所述第1陶瓷部中至少在基板安装时与该基板对置的所述第1陶瓷部的空孔中填充有玻璃料。0026且有，本发明的层叠正温度系数热敏电阻，其特征在于，所述第1陶瓷部的空孔率在10%以下。0027:i另外，本发明的层叠正温度系数热敏电阻，其特征在于，所述半导体化剂是从La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Y、Ho、Er、Tm中选择的至少一种。发明效果0028根据本发明的层叠正温度系数热敏电阻，由于层叠正温度系数热敏电阻具有陶瓷基体，其以主成分为BaTi03形成并且交替层叠多个含有了半导体化剂的半导体陶瓷层与内部电极，且用半导体陶瓷层形成了最外层，所述最外层形成作为保护层的第1陶瓷部，且有，将位于所述陶瓷基体的厚度方向的最外的内部电极层所夹持的多个所述半导体陶瓷层作为有效层，并且至少包括所述有效层的半导体陶瓷层形成第2陶瓷部，所述第1陶瓷部含有具有比所述第2陶瓷部所含有的半导体化剂大的离子半径的半导体化剂，所述第1陶瓷部的空孔率比所述第2陶瓷部的空孔率低。因此，即使一体焙烧半导体陶瓷层和内部电极而形成，第2陶瓷部的空孔率也能一边与以往同样程度地较高维持，一边使第1陶瓷部的空孔率比第2陶瓷部的空孔率低。由此，在焙烧后的再氧化处理时，包括被内部电极夹持直接贡献于热敏电阻的有效层的第2陶瓷部一方面维持氧气容易遍布的状态，另一方面能够减小助熔剂容易浸入且不贡献于热敏电阻特性的第1陶瓷部的空孔率。因此，即使利用逆流加热处理进行基板安装也能避免助熔剂向陶瓷基体浸入，能够确保希望的电阻变化率。0029且有，因为不依赖聚苯乙烯等有机材料而利用离子半径的差异使半导体陶瓷层的空孔率在第2陶瓷部和第1陶瓷部不同，因此不会影响半导体陶瓷层间的紧密接触性，不会产生剥层。0030另外，本发明的层叠正温度系数热敏电阻因为在一对所述第1陶瓷部中至少在基板安装时与该基板对置的所述第1陶瓷部的空孔中形成有玻璃膜，因此即使在由逆流焊接处理进行了基板安装的情况下，也能够确实防止焊锡中所包括的助熔剂浸入到陶瓷基体的内部。另外，因为本发明的层叠正温度系数热敏电阻其所述第1陶瓷部的空孔率在10%以下，因此该第1陶瓷部的空孔率低，能够更进一步防止焊锡中所包括的助熔剂浸入到陶瓷基体的内部。并且，由此例如即使焊接到基板上而进行通电实验，也能回避通电实验前后的电阻值的变化率变大的问题。图1是表示本发明的层叠正温度系数热敏电阻的一个实施方式的立体示意图。图2是表示本发明的层叠正温度系数热敏电阻的一个实施方式的纵剖面示意图。图中l一陶瓷基体，3a3e—半导体陶瓷层，4a4d—内部电极，5—保护层，6—有效层。具体实施例方式0034接着，边参照附图边详细说明本发明的实施方式。0035图1是表示本发明相关的层叠正温度系数热敏电阻的一个实施方式的正视图，图2是纵断面图。0036在图1及图2中，本发明的层叠正温度系数热敏电阻具有长度L、宽度W、厚度T的芯片形状，在陶瓷基体1的两端部形成有外部电极2a、2b。0037陶瓷基体1交替层叠了多个利用主成分为BaTi03形成并且含有了半导体化剂的半导体层3a3e与内部电极4a4d。并且，最外层形成保护层5，被内部电极4a及内部电极4d所夹持的中央部形成了有效层6。0038另外，外部电极2a、2b在陶瓷基体l的两端部形成有与内部电极4a或内部电极4b电连接的基底电极7a、7b。并且，在该基底电极7a、7b的表面形成有用Ni等形成的第1镀膜8a、8b，且有在该第1镀膜8a、8b的表面形成有用Sn等形成的第2镀膜9a、9b。并且，本层叠正温度系数热敏电阻构成为通过温度上升能够获得内部电极4a和内部电极4d之间的电阻值上升的正温度特性。0039且有，作为内部电极材料，优选与半导体陶瓷层3a3e的欧姆接触良好的材料，例如优选使用以Ni、Cu等贱金属材料的单体或合金作为主要成分的材料。另外，作为基底电极材料，优选与内部电极4a4b的连接性及导通性良好的材料，优选使用以Ag、Ag-Pd及Pd等贵金属材料的单体及合金，或Ni，及Cu等贱金属材料的单体及合金等。0040并且，保护层5(半导体陶瓷层3a、3e)含有具有比有效层6(半导体陶瓷层3b3d)所含有的半导体化剂大的离子半径的半导体化剂。0041离子半径虽然由价数、配位数、测量方法等不同而不同，但是在本实施方式中，选择了配位数为6的半导体化剂的离子半径为基准。例如，根据"HandbookofChem.&Phys.，79thEdition",Y.Q.Jia，J.SolidStateChem.，95(1991)184，6配位中的离子半径是Sm3+为0.096nm、Nd3+为0.098nm，La"为0.103nm。因此，在作为有效层6的半导体化剂使用Sr^+的情况下，作为保护层5的半导体化剂使用比Sm"的离子半径大的Nd〃或L^+等。00421由此，通过保护层5所含有的半导体化剂的离子半径比有效层6所含有的半导体化剂的离子半径大的方式进行构成，从而在一体焙烧了成为半导体陶瓷层3a3e的陶瓷印刷基板和作为内部电极4a4d的导电层的情况下，也能够使保护层5的空孔率比有效层6的空孔率降低。即，能够与以往同样程度地较高维持有效层6的空孔率，且能够只降低保护层5的空孔率。0043并且，作为这种半导体化剂能够使用稀土类元素，具体地说，能够使用从La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Y、Ho、Er及Tm的组中选择的至少一种。0044表1示出了上述半导体化剂的6配位中的离子半径。0045表1半导体化剂离子半径(nm)半导体化剂离子半径(nm)La3*0.103Tb3+0.092Ce"0.0870.076Pr3*0.0990.091P,0.0850.090Nd3+0.098Ho3'0.090Sm3*0.0960.0890.0950.088Gd3+0.094From"Handbookofchem.&Phys.,79thEdition'Y.Q.Jia,丄SolidStateChem.,95(1991)180046并且，如上述，从这些半导体化剂中以保护层5的半导体化剂的离子半径比有效层6的半导体化剂的离子半径大的方式进行适当选择，从而形成了半导体陶瓷层3a3e。0047且有，在向形成保护层5及有效层6的各半导体陶瓷层3a3e中添加多种半导体化剂的情况下，以保护层5的半导体化剂的平均离子半径比有效层6的半导体化剂的平均离子半径大的方式来调整配合量。0048J另外，在图2中，虽然保护层和有效层以最外内部电极为边界进行区分，但是若形成为比保护层的厚度更薄且是最外内部电极的有效层侧，也可以将具有与有效层相同的离子半径的半导体陶瓷层形成为比最外内部电极层更靠近外侧(陶瓷基体表面侧)。0049另外，上述层叠正温度系数热敏电阻优选至少在基板安装时在与基板对置的保护层5(半导体陶瓷层3a或半导体陶瓷层3e)的空孔中形成有玻璃膜(未图示)。即，在与有效层6相比降低保护层5的空孔率之后，用玻璃膜覆盖与基板对置的保护层5的空孔。在此利用焊锡通过逆流加热处理进行了基板安装的情况下，能够确切地防止焊锡所包括的助熔剂侵入到陶瓷基体l的内部。0050且有，由于保护层5与热敏电阻特性无关，因此也可以说即使在与基板不对置的面侧的保护层5的空孔中也形成玻璃膜是没有任何影响的。0051另外，保护层5的空孔率优选在10%以下。由此，在焊接后进行的通电实验中，能够减小通电前后的电阻值的变化率。0052艮P，通过本发明的发明者们的实验结果，在利用焊锡通过逆流加热处理在基板上安装层叠正温度系数热敏电阻的情况下，明确了可能会从与基板相接的保护层5特别是安装面侧的表面部(参照LXW面、图1)侵入助熔剂。其原因虽然不明确，但是可以由以下进行推测。0053在半导体陶瓷层的空孔中所形成的玻璃膜上存在着微小的裂缝。另外，在基板安装时，在陶瓷基体1和基底电极7a、7b之间负荷应力。认为由于该应力负荷在陶瓷基体1的表面部(LXW面)及与基底电极7a、7b的连接部分附近的玻璃膜中存在的裂缝伸长。并且，若在该状态下进行通电实验，则当初固定在玻璃膜的表面上的助熔剂伴随着陶瓷基体1的发热粘性降低，其结果通过毛细管现象经由玻璃膜的裂缝等极易侵入到陶瓷基体1的内部。认为由此而通电实验前后的电阻值的变化率增大。0054于是，如上述通过将保护层5的空孔率降低为10%以下，从而使保护层的空孔的存在比例降低。由此，空孔中形成有充足的玻璃膜，更进一步切实防止助熔剂浸入到陶瓷基体的中央部。并且，通过这样形成，即使在由逆流加热处理焊接到基板后进行通电实验，也能够回避通电实验前后电阻值的变化率大幅度变化的问题。0055且有，半导体陶瓷层3a3e整体的空孔率优选在10%以上35%以下。由此，在再氧化处理中的氧气容易遍布到陶瓷基体l的中央部，能够获得电阻变化率良好的层叠正温度系数热敏电阻。另一方面，若半导体陶瓷层123a3e整体的空孔率超过35Q/。，则或者陶瓷基体1的强度会降低，或者室温电阻值会变高。另外，在半导体陶瓷层3a3e整体的空孔率小于10%的情况下，再氧化处理不会顺利进行，由此不能获得充分的电阻变化率，室温电阻值的随时间变化率增大。0056另外，作为半导体陶瓷层3a3e的主成分的BaTi03系的陶瓷材料的Ba位与Ti位的Ba/Ti比优选在0.998以上1.006以下。这是因为若Ba/Ti比小于0.998则电阻变化率有变小的倾向，若Ba/Ti比超过1.006则室温电阻值有变高的倾向，电阻的上升系数变得不稳定。0057另外，向各半导体陶瓷层3a3e中所添加的半导体化剂的含有量相对于作为主成分的BaTi03系的陶瓷材料的Ti100摩尔份而优选0.1摩尔份以上0.5摩尔份以下。这是因为若半导体化剂的含有量相对Ti100摩尔份小于O.l摩尔份，则不能充分进行BaTi03系的陶瓷材料的半导体化，若半导体化剂的含有量相对Ti100摩尔份超过0.5摩尔份，则室温电阻值会变高。0058接着，对将层叠正温度系数热敏电阻的制造方法以作为保护层5的半导体化剂而利用La、作为有效层6的半导体化剂而利用Sm的情况进行详细叙述。0059首先，作为保护层5用的陶瓷原料准备BaC03、Ti02、La203，作为有效层6用的陶瓷原料准备BaC03、Ti02、Sm203，这些陶瓷原料按规定量称重o0060接着，将这些称量物与部分稳定氧化锆(以下称为"PSZ球")等磨料一起投入到球磨机而进行充分湿式混合粉碎。其后，在规定温度(例如，10001200°C)下进行煅烧，制作保护层5用及有效层6用的各陶瓷原料粉末。0061接着，向这些陶瓷原料粉末添加有机粘合剂，以湿式进行混合处理而制作每个生料(slurry)。其后，利用刮刀法(doctorblade)等的片成形法将得到的保护层5用及有效层6用的各生料成形为片状，制作保护层5用及有效层6用的各陶瓷印刷基板。0062接着，准备含有了Ni等导电性材料的内部电极用导电性膏。并且，通过丝网印刷等在有效层6用的陶瓷印刷基板上印刷所述内部电极用导电性膏，从而形成导电层。0063接着，以在焙烧后的陶瓷基体的两端面交替露出内部电极的方式配置下，对印刷了内部电极用导电性膏的有效层6用的陶瓷印刷基板进行层叠。其后，在上下配置未形成导电层的保护层5用的多枚陶瓷印刷基板，并进行压接而制作原始层叠体。0064以规定尺寸切断该层叠体而收容在氧化铝制的匣(外壳)中，在规定的温度(例如，300400°C)下进行脱粘合剂处理。其后，在还原气氛下(例如，H2/N2=13%左右)、在规定温度(例如，U00130(TC)下焙烧，从而形成交替层叠了内部电极4a4d和半导体陶瓷层3a3e的陶瓷基体l。0065接着，在大气气氛下或氧气气氛下以规定温度(例如，50070(TC)对由上述得到的陶瓷基体l进行再氧化处理。接着，使得到的陶瓷基体l浸渍在例如以Si为主成分的玻璃溶液中，并使玻璃成分填充位于陶瓷基体1的表面部的保护层5的各空孔。并且，使陶瓷基体1干燥，由此在保护层5的各空孔形成有玻璃膜。0066接着，将Ag等作为对电极物质进行溅镀，在陶瓷基体l的两端部形成基底电极7a、7b。且有，通过电解镀在基底电极7a、7b的表面形成第l镀膜8a、8b、第2镀膜9a、9b，由此制造了层叠正温度系数热敏电阻。006714由此，在本实施方式中，保护层5含有具有比有效层6所含有的半导体化剂大的离子半径的半导体化剂，所述保护层5的空孔率比所述有效层6的空孔率降低。由此，即使通过一体焙烧半导体陶瓷层与内部电极而形成，有效层6的空孔率一边能够与以往相同程度地较高维持，且使保护层5的空孔率比有效层6的空孔率低。由此，在焙烧后的再氧化处理时被内部电极4(保护层5)夹持而直接贡献于热敏电阻特性的有效层6—方面维持氧气容易遍布的状态，另一方面助熔剂容易浸入且能够减小不贡献于热敏电阻特性的保护层5的空孔率。因此，即使利用逆流加热处理进行基板安装，也能回避助熔剂侵入到陶瓷基体，从而能够确保希望的电阻变化率。0068并且，不依赖聚苯乙烯等有机材料而利用离子半径的差异使得半导体陶瓷层3a3e的空孔率与有效层6和保护层5不同。由此，不会影响到半导体陶瓷层3a3e间的紧密接触性，也不会产生剥层。0069另外，保护层5的空孔率与有效层6的空孔率相比降低。因此，用玻璃膜能够充分填埋空孔，能够确实防止焊锡所包括的助熔剂侵入到陶瓷基体1中。0070且有，通过将保护层5的空孔率降低在10%以下，能够确实降低保护层的空孔率的存在比例。由此，能够用玻璃膜确实填埋空孔，更进一步确实防止助熔剂浸入陶瓷基体l。因此，即使在由逆流加热处理焊接到基板上之后进行通电实验，也能够回避通电实验前后电阻率大幅度变动。0071且有，本发明并不限定于上述实施方式。例如，也可以在保护层5的空孔形成了玻璃膜后的陶瓷基体l(除形成了外部电极2a、2b部分以外)的表面上形成由玻璃料或树脂料构成的绝缘层。通过形成这种绝缘层，更难以受到外部气氛的影响，能够减小由温度/湿度等引起的特性的劣化。0072另外，对于基底电极7a、7b而言，虽然在上述实施方式中是利用溅镀法形成的，但是也可以通过准备以Ag等为主成分的外部电极用导电性膏在陶瓷基体1的两端面在规定温度(例如，50080(TC)下煅烧而形成。另外，也可以在该外部电极用导电性膏烘烤时加热，兼作陶瓷基体1的再氧化处理。0073且有，若粘附性良好，则也可以利用真空蒸镀法等其他薄膜形成方法。0074另外，在上述的实施方式中，虽然作为半导体陶瓷原料使用了氧化物，但是也能够使用碳酸盐等。0075且有，本发明的层叠正温度系数热敏电阻适用于过流保护用、温度检测用，但是并不限定于此。另外，在图2的层叠正温度系数热敏电阻中，内部电极4a4d交替地与基底电极7a或基底电极7b连接，但是只要是至少一组以上的连接的内部电极(例如，4b、4c)经由半导体陶瓷层(例如，3c)与连接了不同电位的基底电极7a、7b进行连接即可，其他的内部电极(例如，4a、4d)也可以不必交替地与基底电极7a或基底电极7b连接，也并不限定于图2示出的形状的层叠正温度系数热敏电阻。0076以下，对本发明的层叠正温度系数热敏电阻进行具体说明。实施例0077首先，作为陶瓷原料而准备BaC03、Ti02、Y203、Dy203、Sm203、Nd203、La203，为了使满足组成式(Bao，Ln謹2)Ti03(其中，Ln是表示Y、Dy、Sm、Nd、或La中的其中一个)来称量各陶瓷原料。0078且有，Y3+、Dy3+、Sm3+、则3+及La"的6配位中的离子半径分别是0.090nm、0.091nm、0.096nm、0.098nm、(U03nm(参照表l)。0079接着，在这些称量物中加入纯水，与PSZ球一起通过球磨机经过10小时进行混合粉碎，并进行干燥。其后，经过2个小时在IIO(TC下进行煅烧，再度与PSZ球一起通过球磨机粉碎而获得煅烧粉。0080接着，向得到的煅烧粉中加入丙烯酸系的有机粘合剂、分散剂及纯水，与PSZ球一起经过15小时混合而得到陶瓷生料。0081接着，通过刮刀法将得到的陶瓷生料成形为片状，并使其干燥，在如表2示出的组合下，获得含有了上述半导体化剂Ln的厚度30pm的陶瓷印刷基板。0082且有，向作为有效层及保护层的各陶瓷印刷基板中添加了同量的粘合剂。0083接着，使Ni金属粉末和有机粘合剂分散到有机溶剂中而得到了内部电极用导电性膏。接着，作为有效层，准备含有表2中示出的半导体化剂Ln的陶瓷印刷基板，为了使烧结后的电极厚度约为l.O)am，而在该主面上丝网印刷内部电极用导电性膏，从而形成了导电层。其后，为了使该内部电极用导电性膏隔着陶瓷印刷基板与形成了导电层后的陶瓷印刷基板交替对置而叠起了25枚陶瓷印刷基板，且有，保护层在上下5片5片地配置含有了表2示出的半导体化剂Ln的陶瓷印刷基板并进行压接，以长度L:2.3mm、宽度W:1.6mm、厚度T:1.2mm的尺寸切断而得到了原始的层叠体。在氧化铝制的匣中收容该原始的层叠体，在大气中，以400°C、12小时进行了脱粘合剂处理。其后，在H2/N^3。/。的还原气氛下，以表2中示出的焙烧温度经过2小时焙烧，得到了半导体陶瓷层与内部电极交替层叠的陶瓷基体。0084接着，将获得的陶瓷基体进行滚磨研磨后，浸渍在以Si为主成分的Li-Si-0系的玻璃溶液后，以15(TC进行热处理予以干燥，在保护层的空孔形成了玻璃膜。0085且有，玻璃膜的形成利用WDX进行了确认。10086并且，其后在大气气氛中，进行了70(TC的再氧化处理。接着，在陶瓷基体的两端面，以Cu、Cr及Ag的顺序进行溅镀，从而形成基底电极。0087最后，向该基底电极的表面实施电解镀，将Ni覆膜和Sn覆膜依次成膜，由此各50个50个地得到了试料号码125的层叠正温度系数热敏电阻。0088接着，对于各试料利用4端子法测量了室温25。C的电阻值。接着，将这些各试料，利用焊锡由逆流加热处理安装在氧化铝基板上，放入85"C的烤箱中，进行将24V电压施加IOOO小时的通电实验。并且，从烤箱中取出各试料，利用与基板安装前同样的4端子法测量了通电实验后的层叠正温度系数热敏电阻的室温(25°C)的电阻值。0089另外，各试料的空孔率是研磨陶瓷基体的剖面并由图像处理来测量研磨面中的空孔的存在比的。0090表2示出了试料号码125的组成、焙烧温度、空孔率及导电实验前后的室温下的电阻值的变化率。0091表2<table>tableseeoriginaldocumentpage18</column></row><table><table>tableseeoriginaldocumentpage19</column></row><table>电阻值的变化率增大到18.521.2%。0095同样，试料号码16、17及18相对于保护层所包含的半导体化剂Ln为Y、Dy或Sm，有效层所包括的半导体化剂Ln为Nd(离子半径0.098nm)，保护层的半导体化剂Ln的离子半径比有效层的半导体化的离子半径小。由此可知保护层的空孔率增大到1621%，根据与试料号码1大致同样的理由，通电实验前后的电阻值的变化率增大到19.431.6%。0096且有，试料号码2124相对于保护层所包括的半导体化剂Ln为Y、Dy、Sm或Nd，有效层所包括的半导体化剂Ln为La(离子半径0.103nm)，保护层的半导体化剂Ln的离子半径比有效层的半导体化剂Ln的离子半径小。由此可知保护层的空孔率增大到1724%，根据与试料号码1同样的理由，通电实验前后的电阻值的变化率增加到15.3%以上。特别是，保护层的空孔率为22%、24%的试料号码22、23由通电实验被破坏而不能测量。0097由此可知因为试料号码l、6、7、1113、1619及2125保护层所含有的半导体化剂Ln的离子半径与有效层所含有的半导体化剂Ln的离子半径是同等以上，所以保护层的空孔率变大，通电实验前后的电阻率的变化率变大。0098特别地可知保护层所含有的半导体化剂Ln的离子半径与有效层所含有的半导体化剂Ln的离子半径相比越小则保护层的空孔率越大，其结果通电实验前后的电阻率的变化率也与空孔率的大小正比地变大，若超过保护层的空孔率22%，则焊接后组织被破坏且难以测量电阻率。0099对此，试料号码25、810、14、15及20其保护层所包括的半导体化剂的离子半径也比有效层所包括的半导体化剂的离子半径大。其结果，可知能够一边与以往同样程度地较高维持有效层的空孔率，一边保护层的空孔率也比有效层的空孔率低，为10%以下，其结果通电实验前后的室温电阻值的变化率也小到5%以下。权利要求1.一种层叠正温度系数热敏电阻，具有陶瓷基体，其交替层叠多个以BaTiO3为主成分形成并且含有半导体化剂的半导体陶瓷层与内部电极，且用半导体陶瓷层形成了最外层，所述最外层形成作为保护层的第1陶瓷部，将位于所述陶瓷基体的厚度方向最外的内部电极层所夹持的多个所述半导体陶瓷层作为有效层，并且用至少包括所述有效层的半导体陶瓷层形成第2陶瓷部，所述第1陶瓷部含有具有比所述第2陶瓷部所含有的半导体化剂大的离子半径的半导体化剂，所述第1陶瓷部的空孔率比所述第2陶瓷部的空孔率低。2.根据权利要求l所述的层叠正温度系数热敏电阻，其特征在于，在一对所述第1陶瓷部中，至少在基板安装时与该基板对置的所述第1陶瓷部的空孔中填充有玻璃料。3.根据权利要求2所述的层叠正温度系数热敏电阻，其特征在于，所述第1陶瓷部的空孔率在10%以下。4.根据权利要求13中任意一项所述的层叠正温度系数热敏电阻，其特征在于，所述半导体化剂是从La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Y、Ho、Er、以及Tm的组中选择的至少一种。全文摘要本发明提供一种层叠正温度系数热敏电阻，具有陶瓷基体，其以主成分为BaTiO₃形成并且交替层叠多个含有了半导体化剂的半导体陶瓷层(3a～3e)与内部电极(4a～4d)，且利用半导体陶瓷层(3a、3e)形成了最外层。并且，最外层形成保护层(5)并且利用内部电极(4a、4d)间所夹持的多个所述半导体陶瓷层而形成有效层(6)。保护层(5)含有具有比有效层(6)所含有的半导体氧化剂大的离子半径的半导体化剂，保护层(5)的空孔率比有效层(6)的空孔率低。优选在保护层(5)表面的空孔上形成玻璃膜，保护层(5)的空孔率在10％以下。由此，能够实现不会产生剥层、防止助熔剂浸入到半导体陶瓷层、确保希望的电阻变化率的层叠正温度系数热敏电阻。文档编号H01C7/02GK101636798SQ200880008620公开日2010年1月27日申请日期2008年3月18日优先权日2007年3月19日发明者三原贤二良,岸本敦司申请人:株式会社村田制作所