专利名称：一种纳米电子器件及其制作方法
技术领域：
本发明涉及纳米电子器件及纳米加工技术领域，特别是一种用纳米晶材料作为库
仑岛的纳米电子器件及其制作方法。
背景技术：
以互补性金属_氧化物_半导体(CMOS)器件为主流技术的集成电路一直遵循着 摩尔定律迅速发展，在2004年集成电路已进入90纳米技术节点。随着特征尺寸进入到纳 米级，传统的CMOS技术面临着越来越严重的挑战，因此，基于新原理的纳米电子器件成为 研究的热点。 单电子晶体管是一种典型的纳米电子器件，具有尺寸小、速度快、功耗低、可大规 模集成等优点，而且具有十分广阔的应用前景，如可用来制作单电子存储器、单电子逻辑电 路、电流标准、电阻标准、温度标准、超灵敏静电计、微波或红外探测器等。因此，单电子晶体 管已经成为未来替代MOS晶体管的重要侯选器件之一。 —般情况下，单电子晶体管由一个库仑岛结构构成。如图1所示，图1为库仑岛结 构的示意图。库仑岛结构包括源101、漏102、库仑岛103、隧道结104和隧道结105，还可以 进一步包括侧栅106和侧栅107，其核心部分是库仑岛103、隧道结104和隧道结105。库 仑岛103由极微小金属或半导体量子点颗粒构成，它在某一方向上分别通过两侧的隧道结 104和105与源101、漏102相连接。源101和漏102位于库仑岛103的两侧。隧道结104 和105—般由绝缘层、异质结势垒、以及由界面态或外加电压等引起的势场构成。栅起到调 节岛的电化学势从而控制岛中的电子数的作用。源101、漏102、侧栅106和107 —般由金 属或掺杂半导体构成，与外部连接。 单电子晶体管要正常工作必须满足库仑岛的充电能大于热能的条件，即e72C > 〉kJ，其中kB为玻尔兹曼常数，因此必须通过降低岛的电容C来提高单电子晶体管的工作 温度T，这样就必须通过尽量縮小隧道结面积特别是库仑岛尺寸来实现。因此，如何获得小 尺寸的库仑岛结构是制作高温甚至常温单电子器件的关键。 目前，在制作单电子晶体管的库仑岛结构时大多采用电子束光刻和刻蚀直接加工 或进一步利用氧化方法获得和减小库仑岛的尺寸，但用这种方法制备的器件的工作温度不 高，而且一般都存在制作工艺复杂、制作成本高等缺点。
发明内容
( — )要解决的技术问题 针对上述现有技术存在的不足，本发明的一个主要目的在于提供一种用纳米晶材 料作为库仑岛的纳米电子器件，以简化器件结构，提高可靠性及与传统CMOS工艺的兼容 性。 本发明的另一个主要目的在于提供一种用纳米晶材料作为库仑岛的纳米电子器 件的制作方法，以简化制作工艺、降低制作成本和提高制作效率。
4
(二)技术方案 为达到上述目的的一个方面，本发明提供了一种用纳米晶材料作为库仑岛的纳
米电子器件，该纳米电子器件由源、漏、栅、库仑岛和栅介质构成，利用硅衬底作为栅电极， 利用硅衬底上的绝缘介质作为栅介质，利用绝缘介质上的一对纳米电极作为源电极和漏电 极，利用纳米电极之间的纳米晶作为库仑岛。 上述方案中，所述硅衬底为重掺杂的单晶硅材料；所述绝缘介质为厚度为5纳米 至500纳米的二氧化硅或氮化硅或聚酰亚胺材料中的一种；所述纳米电极的间距为5纳米 至100纳米，所述纳米电极的厚度为20纳米至50纳米，所述纳米电极的材料为Al、Pt、Au、 Ag、W、Ti、Cr、 IT0中的一种；所述纳米晶的材料为Si、 Ni、 Cu、 Al、 Pt、 Au、 Ag、 W、 Ti、 Cr、 WTi 中的一种，所述纳米晶的直径为2纳米至20纳米。 为达到上述目的的另一个方面，本发明提供了一种用纳米晶材料作为库仑岛的纳 米电子器件的制作方法，该方法包括
A、在硅衬底上生长绝缘介质材料；B、在绝缘介质材料上涂敷高分辩的正性电子抗蚀剂PMMA、ZEP520、KRS、UV-III或
P (SI-CMS)，并对电子抗蚀剂进行前烘； C、对电子抗蚀剂进行电子束直写曝光； D、显影、定影，去除曝光区域的电子抗蚀剂，并形成具有底切断面结构的正性电子 抗蚀剂的凹槽图形；E、淀积电极材料Al、Pt、Au、Ag、W、Ti、Cr或ITO ; F、在丙酮中浸泡，剥离去除电子抗蚀剂及其之上的电极材料，形成纳米电极；
G、生长一金属薄层或半导体薄膜，并对该金属薄层或半导体薄膜进行高温退火形 成纳米晶材料。 上述方案中，所述步骤A包括在硅衬底上用热氧化或化学气相沉积方法生长二 氧化硅绝缘介质材料，或用化学气相沉积方法生长氮化硅绝缘介质材料，或涂敷聚酰亚胺 绝缘介质材料，绝缘介质材料的厚度为5纳米至500纳米。 上述方案中，步骤B中所述在绝缘介质材料上涂敷高分辩的正性电子抗蚀剂采用 KRS、UV-III时，步骤C中所述对电子抗蚀剂进行电子束直写曝光之后进一步包括一后烘步 骤。 上述方案中，步骤C中所述对电子抗蚀剂进行电子束直写曝光，曝光时加速电压 为50或100KeV，电子束流小于或等于500pA，设计曝光版图时电极图形的间隔为5至100 纳米。 上述方案中，步骤D中所述凹槽的下部宽于上部，以便于后续的剥离。 上述方案中，步骤E中所述淀积电极材料Al、 Pt、 Au、 Ag、 W、 Ti、 Cr或ITO，采用蒸
发或溅射的方法进行，电极材料的厚度小于电子抗蚀剂的厚度。 上述方案中，步骤G中所述生长一层金属薄层或半导体薄膜，是利用溅射、蒸发、 原子层沉积方法中的一种生长一层厚度为1纳米至3纳米的Si、 Ni、 Cu、 Al、 Pt、 Au、 Ag、 W、 Ti、Cr、WTi薄层或薄膜中的一种。 上述方案中，步骤G中所述对该金属薄层或半导体薄膜进行高温退火形成纳米晶 材料，是对该金属薄层或半导体薄膜在氮气中在60(TC至130(TC温度下退火10秒至30秒形成纳米晶材料。(三)有益效果 从上述技术方案可以看出，本发明具有以下有益效果 1、利用本发明，由于选用重掺杂的硅衬底作为栅电极，通过一对纳米电极作为源 和漏电极，利用生长的纳米晶作为库仑岛，从而是器件结构十分简单、与传统CMOS工艺兼 容性好。 2、利用本发明提供的制作用纳米晶材料作为库仑岛的纳米电子器件的方法，大大 简化了制作工艺，降低了制作成本，提高了制作效率，非常有利于本发明的广泛推广和应用。 3、本发明采用的电子束光刻技术是一种有效的纳米加工手段，具有纳米级的分辨 率，特别是在原子序数相对较小的衬底上，分辨率更高。本发明利用电子束光刻技术制备出 的纳米电极的间距具有纳米尺度，最小可达到5纳米，非常适合于制作纳米电子器件。
4、本发明采用生长的纳米晶颗粒作为库仑岛，直径很小，最小可以达到2纳米，从 而提高了纳米电子器件的工作温度。
图1是本发明提供的纳米电子器件的结构示意图；
图2至图9是本发明制作纳米电子器件的工艺流程图。
具体实施例方式
为了更进一步说明本发明的内容，以下结合附图通过对具体实施例子的描述，进 一步详细说明本发明的具体方法。本发明提供优选实施例，但不应该被认为仅限于再次阐 述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反 应了几何尺寸的比例关系。 如图2所示，在表面平整、洁净的、重掺杂的低阻硅衬底0上用热氧化或化学气相
沉积方法生长二氧化硅绝缘介质材料，或用化学气相沉积方法生长氮化硅绝缘介质材料，
或涂敷聚酰亚胺绝缘介质材料，绝缘介质为厚度为5纳米至500纳米。 如图3所示，用匀胶机涂敷一层厚度为100纳米至500纳米的高分辨正性电子抗
蚀剂2，如P匿A、ZEP520、KRS、UV-III、P(SI-CMS)等。然后对上述涂敷好的电子抗蚀剂2采
用烘箱或热板进行一定时间和一定温度的前烘。 如图4所示，对正性抗蚀剂2的区域3和区域4进行电子束直写曝光，区域5、6不 曝光。区域3和区域4的间隔即未曝光的区域5的宽度为5至100纳米。电子束曝光的加 速电压为50或100KeV，电子束流小于或等于500pA。采用KRS、 UV-III这两种化学放大抗 蚀剂时还需在曝光后在显影前采取后烘步骤。 如图5所示，对曝光过的正性抗蚀剂进行显影和定影，去除曝光区域的电子抗蚀 剂，形成用于淀积电极材料薄膜的抗蚀剂掩模9、10。显影后得到凹槽图形7、8。
如图6所示，采用蒸发或溅射方法沉积Al、 Pt、 Au、 Ag、 W、 Ti、 Cr、 ITO等导电的电 极材料薄膜11、12、13，电极薄膜11、12、13的厚度低于电子抗蚀剂掩模9、10的厚度，电极 薄膜不连续，一部分(16)沉积于电子抗蚀剂掩模9、10之上，另一部分沉积于绝缘介质1之
6上，形成所需的纳米电极11、12。 如图7所示，采用丙酮浸泡、超声剥离抗蚀剂掩模9、 10及其上方的金属电极薄膜 13，完成在绝缘介质1上的间隔仅为5纳米至100纳米的纳米电极11、12的制备。图8为 纳米电极11、12的顶视图，电极尖端的宽度为5纳米至100纳米。 如图9所示，利用溅射、蒸发、原子层沉积等方法生长一层厚度为1纳米至3纳米 的Si、Ni、Cu、Al、Pt、Au、Ag、W、Ti、Cr、WTi薄膜，并对上述生长的薄膜在氮气中在60(TC至 130(TC温度下退火10秒至30秒形成纳米晶材料14，其中位于纳米电极11、 12之间的纳米 晶颗粒15用作库仑岛。 下面以使用ZEP520正性电子抗蚀剂、蒸发Cr/Au双层金属电极薄膜为例，结合附 图进一步说明本发明的详细工艺方法和步骤，其中 参照图2，在表面平整、洁净的、重掺杂的低阻硅衬底0上用热氧化方法生长一层 厚度为50纳米的二氧化硅绝缘介质材料。 参照图3，在二氧化硅绝缘介质1上用匀胶机涂敷单层ZEP520正性电子抗蚀剂2， 涂敷转速为2000rpm，涂敷时间为60秒，抗蚀剂厚度为485纳米。然后用烘箱在18(TC下前 烘20分钟。 参照图4，对ZEP520抗蚀剂2的区域3和区域4进行电子束直写曝光，区域5、6不 曝光。区域3和区域4的宽度为350纳米，区域3和区域4的间隔即未曝光的区域5的宽 度为50纳米。电子束曝光可采用JE0LJBX-6300FS电子束光刻系统，加速电压为100KeV，电 子束流为500pA，曝光剂量为170 ii C/cm2。 参照图5，用乙酸戊酯显影液显影2分钟，立即用甲基异丁基酮(MIBK)定影液定影 15秒，形成电极材料薄膜淀积的抗蚀剂掩模9、10。显影、定影后得到凹槽图形7、8。
参照图6，蒸发50纳米厚的Cr/Au金属电极材料薄膜11、 12、 13，其中Au层较厚， 主要利用其良好的导电性；Cr层较薄，起增强Au与Si02介质的粘附性的作用。Cr/Au总厚 度低于ZEP520抗蚀剂掩模9、 10的厚度，Cr/Au薄膜不连续， 一部分Cr/Au薄膜(16)沉积 于ZEP520抗蚀剂掩模9、 10之上，另一部分沉积于Si02介质1之上，形成所需的Cr/Au纳 米电极11、12。 参照图7，采用丙酮浸泡、超声剥离ZEP520抗蚀剂掩模9、 10及其之上的Cr/Au金 属电极薄膜13，完成在绝缘介质1上的Cr/Au纳米电极11、12的制备。图8为Cr/Au纳米 电极11、 12的顶视图，电极尖端的宽度小于100纳米，纳米电极的间隔小于100纳米。
参照图9，利用电子束蒸发方法沉积一层厚度为2纳米的硅薄膜，并对生长的硅薄 膜在氮气中在130(TC温度下退火15秒形成硅纳米晶材料14，其中位于纳米电极11、12之 间的硅纳米晶颗粒15用作库仑岛。 以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详 细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡 在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保 护范围之内。
权利要求
一种用纳米晶材料作为库仑岛的纳米电子器件，其特征在于，该纳米电子器件由源、漏、栅、库仑岛和栅介质构成，利用硅衬底作为栅电极，利用硅衬底上的绝缘介质作为栅介质，利用绝缘介质上的一对纳米电极作为源电极和漏电极，利用纳米电极之间的纳米晶作为库仑岛。
2. 根据权利要求1所述的用纳米晶材料作为库仑岛的纳米电子器件，其特征在于，所 述硅衬底为重掺杂的单晶硅材料；所述绝缘介质为厚度为5纳米至500纳米的二氧化硅或 氮化硅或聚酰亚胺材料中的一种；所述纳米电极的间距为5纳米至100纳米，所述纳米电极 的厚度为20纳米至50纳米，所述纳米电极的材料为Al、 Pt、 Au、 Ag、 W、 Ti、 Cr、 ITO中的一 种；所述纳米晶的材料为Si、Ni、Cu、Al、Pt、Au、Ag、W、Ti、Cr、WTi中的一种，所述纳米晶的 直径为2纳米至20纳米。
3. —种用纳米晶材料作为库仑岛的纳米电子器件的制作方法，其特征在于，该方法包括A、 在硅衬底上生长绝缘介质材料；B、 在绝缘介质材料上涂敷高分辩的正性电子抗蚀剂PMMA、 ZEP520、 KRS、 UV- III或 P (SI-CMS)，并对电子抗蚀剂进行前烘；C、 对电子抗蚀剂进行电子束直写曝光；D、 显影、定影，去除曝光区域的电子抗蚀剂，并形成具有底切断面结构的正性电子抗蚀 剂的凹槽图形；E、 淀积电极材料Al、Pt、Au、Ag、W、Ti、Cr或ITO ;F、 在丙酮中浸泡，剥离去除电子抗蚀剂及其之上的电极材料，形成纳米电极；G、 生长一金属薄层或半导体薄膜，并对该金属薄层或半导体薄膜进行高温退火形成纳 米晶材料。
4. 根据权利要求3所述的用纳米晶材料作为库仑岛的纳米电子器件的制作方法，其特 征在于，所述步骤A包括在硅衬底上用热氧化或化学气相沉积方法生长二氧化硅绝缘介质材料，或用化学气相 沉积方法生长氮化硅绝缘介质材料，或涂敷聚酰亚胺绝缘介质材料，绝缘介质材料的厚度 为5纳米至500纳米。
5. 根据权利要求3所述的用纳米晶材料作为库仑岛的纳米电子器件的制作方法，其特 征在于，步骤B中所述在绝缘介质材料上涂敷高分辩的正性电子抗蚀剂采用KRS、UV-III时， 步骤C中所述对电子抗蚀剂进行电子束直写曝光之后进一步包括一后烘步骤。
6. 根据权利要求3所述的用纳米晶材料作为库仑岛的纳米电子器件的制作方法，其特 征在于，步骤C中所述对电子抗蚀剂进行电子束直写曝光，曝光时加速电压为50或100KeV， 电子束流小于或等于500pA，设计曝光版图时电极图形的间隔为5至100纳米。
7. 根据权利要求3所述的用纳米晶材料作为库仑岛的纳米电子器件的制作方法，其特 征在于，步骤D中所述凹槽的下部宽于上部，以便于后续的剥离。
8. 根据权利要求3所述的用纳米晶材料作为库仑岛的纳米电子器件的制作方法，其特 征在于，步骤E中所述淀积电极材料Al、 Pt、 Au、 Ag、 W、 Ti、 Cr或ITO，采用蒸发或溅射的方 法进行，电极材料的厚度小于电子抗蚀剂的厚度。
9. 根据权利要求3所述的用纳米晶材料作为库仑岛的纳米电子器件的制作方法，其特征在于，步骤G中所述生长一层金属薄层或半导体薄膜，是利用溅射、蒸发、原子层沉积方 法中的一种生长一层厚度为1纳米至3纳米的Si、Ni、Cu、Al、Pt、Au、Ag、W、Ti、Cr、WTi薄层或薄膜中的一种。
10.根据权利要求3所述的用纳米晶材料作为库仑岛的纳米电子器件的制作方法，其 特征在于，步骤G中所述对该金属薄层或半导体薄膜进行高温退火形成纳米晶材料，是对 该金属薄层或半导体薄膜在氮气中在60(TC至130(TC温度下退火10秒至30秒形成纳米晶 材料。
全文摘要
本发明公开了一种用纳米晶材料作为库仑岛的纳米电子器件及其制作方法。在一对纳米电极之间生长纳米晶材料，纳米电极作为器件的源和漏，纳米晶作为库仑岛，纳米电极下的绝缘介质作为栅介质，绝缘介质下的硅衬底作为栅电极。这种纳米电子器件及其制造方法具有简单、稳定可靠、工艺步骤少、与传统CMOS工艺兼容的优点。
文档编号H01L29/78GK101783364SQ20091007752
公开日2010年7月21日 申请日期2009年1月21日 优先权日2009年1月21日
发明者刘明, 李维龙, 贾锐, 龙世兵 申请人:中国科学院微电子研究所