专利名称：一种石墨烯器件及其制造方法
技术领域：
本发明通常涉及一种半导体器件及其制造方法，具体来说，涉及一种石墨烯的半 导体器件及其制造方法。
背景技术：
当前，针对前瞻性先导研究，国际上最关心的是llnm-16nm技术代以后，CMOS器件 是否还能象现在这样基于硅半导体衬底。一个研究热点是开发新的具有更高载流子迁移率 的材料体系和新的技术手段来进一步延展摩尔定律和超越硅CMOS (Beyond Si-CMOS)，推进 集成电路技术的发展。石墨烯材料以其优异的物理性质得到了广泛的关注，比如其高的载流子迁移率、 高导电性能以及高导热性能等，是被人们很看好的一种碳基材料。虽然石墨烯材料展现出 了很多优异的物理特性，但由于其几乎为零的带隙，使其作为高迁移率沟道材料在CMOS器 件中的应用还面临着许多挑战。目前，一些研究表明能够在一定程度上通过增大石墨烯的 带隙，来提高石墨烯器件的开关比，但同时，都会或多或少会牺牲石墨烯载流子迁移率或器 件的速度。因此，有必要提出一种能增加石墨烯器件开关比而又无需增大石墨烯材料的带 隙，从而不影响器件速度的石墨烯器件结构及其制造方法。
发明内容
鉴于上述问题，本发明提供了一种石墨烯器件结构，所述器件结构包括石墨烯 层；与石墨烯层相接触的栅极区；形成于栅极区两侧的、与石墨烯层相接触的半导体掺杂 区，其中所述半导体掺杂区与所述栅极区相互隔离；形成于栅极区上的接触以及形成于半 导体掺杂区上的接触。此外，本发明还提供了上述石墨烯器件的制造方法，所述方法包括A、提供SOI衬 底，所述SOI衬底包括顶层硅、埋氧化层以及背衬底；B、在所述顶层硅内、埋氧化层上形成 包括栅电极和其上的栅介质层的背栅极区，所述栅电极侧壁由隔离层包围，以及在所述栅 电极两侧的顶层硅内形成半导体掺杂区；C、部分覆盖所述背栅极区以及半导体掺杂区以形 成石墨烯层；D、在所述器件上形成绝缘层；E、在所述绝缘层内、未被石墨烯覆盖的栅电极 上形成接触，以及在所述绝缘层内、未被石墨烯覆盖的半导体掺杂区上形成接触。通过采用本发明所述的器件结构，在栅极区的两侧形成了与石墨烯层相接触的半 导体掺杂区，通过所述半导体掺杂区来提高石墨烯器件的开关比，而不必增大石墨烯的带 隙，因而不会降低石墨烯材料的迁移率即器件的速度，从而使石墨烯材料在CMOS器件中的 得到更好的应用。
图1示出了根据本发明实施例的石墨烯器件结构的示意图2示出了根据本发明的实施例的η型石墨烯器件在各个工作模式下的能带图；图3示出了根据本发明的实施例的ρ型石墨烯器件在各个工作模式下的能带图；图4-图9Β示出了根据本发明石墨烯器件的实施例各个制造阶段的示意图。
具体实施例方式本发明通常涉及一种石墨烯器件及其制造方法。下文的公开提供了许多不同的实 施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部 件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可 以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不 指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和 材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料 的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形 成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这 样第一和第二特征可能不是直接接触。参考图1，图1示出了根据本发明实施例的石墨烯器件结构的示意图，所述器件结 构包括石墨烯层202，所述石墨烯层202可以包括单层或多层的石墨烯原子；与石墨烯层 202相接触的栅极区204，所述栅极区包括栅介质层204-1和栅电极204-2，所述栅介质层包 括Si02、Si0N或高k介质材料(和SiA相比，具有高的介电常数)，高k介质材料的例子包 括Hf02、HfSiO、HfSiON、HfTaO, HfTiO, HfZrO, A1203、La2O3, ZrO2, LaAlO,其组合和 / 或者其 它适当的材料，所述栅电极包括多晶硅或金属材料(例如TiN)；形成于栅极区204两侧的、 与石墨烯层202相接触的半导体掺杂区206，所述半导体掺杂区包括半导体材料，且具有η 型或P型掺杂，所述η型或ρ型掺杂为重掺杂，所述半导体掺杂区206与所述栅极区204相 互隔离，所述半导体掺杂区206为器件的源极区和漏极区；形成于栅极区204上的接触208 以及形成于半导体掺杂区206上的接触208。为了更好理解本发明，以下将详细介绍η型和ρ型石墨烯器件的能带图，参考图2 和图3所示，所述η型石墨烯器件指半导体掺杂区为η型掺杂，所述ρ型石墨烯器件指半导 体掺杂区为P型掺杂，其中Vgs为栅-源电压，Vds为漏-源电压，VthruVthp分别为η型、 P型器件的阈值电压。参考图2，图2为η型石墨烯器件在各个工作模式下的能带图，当栅极偏置低于阈 值电压时(此例为Vgs ^ 0)，器件处于在截止状态，参考图2中所示截止状态的能带图，此 时石墨烯中费米能级低于狄拉克点，因而载流子为空穴，而由于两端半导体掺杂区为η型， 石墨烯中的空穴需要越过较高的势垒才能到达源漏区，因此器件关断，并且漏电流大小与 势垒高度成指数反比。当栅极偏置高于阈值电压时(Vgs >0)，石墨烯内费米能级高于狄 拉克点，载流子为电子，两端η型半导体掺杂区对电子基本不会形成势垒，因而器件导通， 参考图2中所示的线性导电或饱和状态的能带图。而由于此器件中对石墨烯的带隙没有限 制，因而可以达到非常高的迁移率。参考图3，图3为ρ型石墨烯器件在各个工作模式下的能带图，当栅极偏置高于阈 值电压时(Vgs >0)，器件处于在截止状态，参考图3所示截止状态的能带图，此时石墨烯中 费米能级高于狄拉克点，载流子为电子，而由于两端半导体掺杂区为P型，石墨烯中的电子需要越过较高的势垒才能到达源漏区，因此器件关断，并且漏电流大小与势垒高度成指数 反比。当栅极偏置低于阈值电压时(Vgs <0)，石墨烯内费米能级低于狄拉克点，载流子为 空穴，两端P型半导体掺杂区对空穴基本不会形成势垒，因而器件导通，参考图3中所示的 线性导电或饱和状态的能带图。而由于此器件中对石墨烯的带隙没有限制，因而可以达到 非常高的迁移率。以上对本发明所述的石墨烯器件及能带图进行了详细介绍，通过采用本发明石墨 烯器件结构，通过η型或ρ型的半导体掺杂区来提高石墨烯器件的开关比，同时不影响石墨 烯载流子迁移率亦即不牺牲器件的速度，从而使石墨烯材料在CMOS器件中的得到更好的应用。以下将详细描述形成上述石墨烯器件的制造方法的一个实施例，具体参考图 4-图9B为本发明石墨烯器件制造方法实施例的中间步骤的示意图，包括俯视图、AA'向视 图、BB’向视图。在步骤SO1，提供衬底，所述衬底包括绝缘层以及其上的半导体层。在本实施例中， 所述衬底可以是SOI衬底200，参考图4A所示，所述SOI衬底200包括顶层硅200-3、埋氧 化层200-2以及背衬底200-1，所述埋氧化层200-2即为衬底的绝缘层，所述顶层硅200-3 即为衬底的半导体层。在步骤S02，在所述衬底的半导体层200-3内、绝缘层200_2上形成包括栅电极 204-2和其上的栅介质层204-1的背栅极区204，所述栅电极204-2侧壁由隔离层207包围， 以及在所述栅电极204-2两侧的半导体层200-3内形成半导体掺杂区206，参考图5 (俯视 图)、图5A(AA’向视图)。在本发明实施例中，具体来说，首先，刻蚀所述顶层硅200-3形成栅沟槽，并进行 重离子掺杂，以在栅沟槽两侧的顶层硅200-3形成半导体掺杂区206，而后在栅沟槽的侧壁 形成隔离层207，例如SW2或Si3N4等，而后在栅沟槽内形成栅电极204-2，在本发明实施例 中栅电极204-2包括多晶硅，在其他实施例中栅电极204-2还可以包括金属等合适的材料， 可以通过在所述器件上沉积多晶硅，而后进行平坦化，例如CMP的方法，在栅沟槽内形成栅 电极204-2，可选地，可以在所述多晶硅的栅电极内形成与半导体掺杂区相同类型的掺杂， 参考图4(俯视图)、图4A(AA’向视图)所示。而后，进一步去除半导体掺杂区206上的隔 离层207，并在栅电极204-2上形成栅介质层204-1，从而形成背栅极区204，参考图5 (俯视 图)、图5A (AA'向视图)。所述栅介质层包括Si02、Si0N或高k介质材料(和SW2相比，具 有高的介电常数)。在步骤S03，部分覆盖所述背栅极区204以及半导体掺杂区206以形成石墨烯层 202。在所述器件上形成石墨烯层，并进行图形化，在栅长方向上形成部分覆盖所述背栅极 区204以及半导体掺杂区206的石墨烯层，参考图6(俯视图)、图6A(AA’向视图)。可以 利用CVD、热分解法、微机械剥离法，以及他们的键合转移法或其他合适的方法来形成单层 或多层的石墨烯材料。在步骤S04，在所述器件上形成层间介质层208，参考图7 (俯视图)、图7A(AA’向 视图)。可以通过在所述器件上沉积介质材料，例如SiO2，而后将其平坦化，例如CMP (化学 机械抛光)的方法，形成层间介质层208，所述层间介质层208可以是但不限于例如未掺杂 的氧化硅(SiO2)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅(Si3N4)15
在步骤S05，在所述层间介质层208内、未被石墨烯层206覆盖的栅电极204_2上 形成接触212，以及在所述层间介质层208内、未被石墨烯层206覆盖的半导体掺杂区206 上形成接触212，参考图9(俯视图)、图9A(AA’向视图)和图9B(BB’向视图)。在本发明实 施例中，具体来说，首先，通过掩膜刻蚀所述层间介质层208以及栅介质层204-1，暴露所述 栅电极204-2以及半导体掺杂区206以形成接触孔210，参考图8 (俯视图)、图8B (BB'向视 图)，其中图8A(AA’向视图)为在该步骤时包括石墨烯层部分的器件的示意图。而后，用金 属材料，例如W、Cu等，填充所述接触孔210以形成接触212，参考图9 (俯视图)、图9B (BB' 向视图)，其中图9A(AA’向视图)为在该步骤时包括石墨烯层部分的器件的示意图。优选 地，在形成接触212前可以对所述半导体掺杂层206以及多晶硅栅电极204-2进行金属硅 化，形成金属硅化物层，以减小接触电阻。以上仅是实现本发明石墨烯器件结构的一个实施例，所述制造方法仅仅是示例， 本领域的技术人员还可以通过其他的方法形成本发明所述石墨烯器件结构。以上对形成本发明的石墨烯器件结构及制造方法的实施例进行了详细的描述，通 过形成和石墨烯层接触的η型或ρ型的半导体掺杂层，来增加石墨烯的带隙，同时不影响石 墨烯载流子迁移率，提高石墨烯器件的开关比，且不必牺牲器件的速度，从而使石墨烯材料 在CMOS器件中的得到更好的应用。虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和 所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对 于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺 步骤的次序可以变化。此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制 造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容 易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法 或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结 果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制 造、物质组成、手段、方法或步骤包含在其保护范围内。
权利要求
1.一种石墨烯器件结构，所述结构包括石墨烯层；与石墨烯层相接触的栅极区；形成于栅极区两侧的、与石墨烯层相接触的半导体掺杂区，其中所述半导体掺杂区与 所述栅极区相互隔离；形成于栅极区上的接触以及形成于半导体掺杂区上的接触。
2.根据权利要求1所述的器件结构，其中所述半导体掺杂区具有η型或P型掺杂。
3.根据权利要求1所述的器件结构，其中所述半导体掺杂区具有重掺杂。
4.根据权利要求1所述的器件结构，其中所述栅极区包括栅介质层和栅电极。
5.根据权利要求4所述的器件结构，其中所述栅电极包括多晶硅或金属材料。
6.根据权利要求1所述的器件结构，在所述器件施加特定电压时，所述器件的工作电 流的流向是从其一半导体掺杂区经石墨烯层到另一半导体掺杂区。
7.—种石墨烯器件的制造方法，所述方法包括Α、提供衬底，所述衬底包括绝缘层以及其上的半导体层；B、在所述衬底的半导体层内、绝缘层上形成包括栅电极和其上的栅介质层的背栅极 区，所述栅电极侧壁由隔离层包围，以及在所述栅电极两侧的半导体层内形成半导体掺杂 区；C、部分覆盖所述背栅极区以及半导体掺杂区以形成石墨烯层；D、在所述器件上形成层间介质层；Ε、在所述层间介质层内、未被石墨烯层覆盖的栅电极上形成接触，以及在所述层间介 质层内、未被石墨烯层覆盖的半导体掺杂区上形成接触。
8.根据权利要求7所述的方法，其中所述衬底为SOI衬底，所述SOI衬底包括顶层硅、 埋氧化层以及背衬底。
9.根据权利要求8所述的方法，其中所述步骤B包括刻蚀所述顶层硅，以形成栅沟槽；在栅沟槽两侧的顶层硅内形成半导体掺杂区；在所述栅沟槽的侧壁形成隔离层，以及栅沟槽内形成包括栅电极和其上的栅介质层的 背栅极区。
10.根据权利要求7所述的方法，其中所述半导体掺杂区具有重掺杂。
11.根据权利要求7所述的方法，其中所述半导体掺杂区具有η型或ρ型掺杂。
12.根据权利要求7所述的方法，其中所述栅电极包括多晶硅或金属材料。
全文摘要
本发明公开了一种石墨烯器件结构及其制造方法，所述器件结构包括石墨烯层；与石墨烯层相接触的栅极区；形成于栅极区两侧的、与石墨烯层相接触的半导体掺杂区，其中所述半导体掺杂区与所述栅极区相互隔离；形成于栅极区上的接触以及形成于半导体掺杂区上的接触。通过所述半导体掺杂区来提高石墨烯器件的开关比，而不必增大石墨烯材料本身的带隙亦即不牺牲材料的迁移率和器件的速度，从而使石墨烯材料在CMOS器件中的得到更好的应用。
文档编号H01L29/06GK102054869SQ201010287078
公开日2011年5月11日 申请日期2010年9月17日 优先权日2010年9月17日
发明者刘新宇, 朱慧珑, 梁擎擎, 王文武, 金智, 钟汇才 申请人:中国科学院微电子研究所