专利名称：具有应力膜的背侧照明图像传感器的制作方法
技术领域：
本发明大体上涉及图像传感器，且具体地但非排他地，涉及背侧照明(“BSI”)互补金属氧化物半导体(“CMOS”)图像传感器。
背景技术：
CMOS图像传感器归因于像素自身中的暗电流及像素间暗电流电平的变化而可能产生不准确的图像数据。暗电流添加至输出电压且使成像系统所提供的图片降级。因此， 为了产生准确的图像数据，希望减少或消除暗电流。对于BSI CMOS图像传感器，暗电流可为特定问题。典型BSI CMOS图像传感器具有比前侧照明传感器的暗电流电平大100倍以上的暗电流电平。这可由制造工序生产BSI CMOS图像传感器的相对较薄的衬底层而造成。BSI CMOS图像传感器的制造工序用诸如化学机械抛光(“CMP”)及化学蚀刻的技术来生产相对较薄(例如，小于4微米)的背侧硅层。所得背侧硅表面可遭受大量缺陷，这些缺陷可通过提供泄漏路径而使暗电流加剧，从而导致相对较高数目的热像素。该表面缺陷问题可通过P或N型掺杂剂至背侧表面中的离子注入来加以解决。背侧掺杂剂注入产生可促进光生电载流子远离背侧表面的移动的场。举例而言，对于N型光电二极管，光电效应产生电子作为电荷载流子。因此，P型掺杂剂可注入于背侧表面上以产生必要场以减少来自背侧表面的电子载流子贡献给光电二极管中。对于P型光电二极管，光电效应产生空穴作为电荷载流子。因此，N型掺杂剂可注入于背侧表面上以产生该必要场以减少来自背侧表面的空穴载流子贡献给光电二极管中。附图简述参看以下附图描述本发明的非限制性及非详尽实施例，其中除非另有指明，否则贯穿各个视图，相同附图标记指代相同部分。
图1为具有掺杂剂注入以解决背侧表面的缺陷的背侧照明图像传感器的横截面图。图2A为根据实施例的在薄化外延层之前的部分制造好的背侧照明图像传感器的横截面图。图2B为根据实施例的在薄化外延层之后的部分制造好的背侧照明图像传感器的横截面图。图2C为根据实施例的部分制造好的背侧照明图像传感器的横截面图，其展示应力膜在外延层的背侧表面上的沉积。图2D为根据实施例的包括在外延层的背侧表面上的应力膜的背侧照明图像传感器的横截面图。图2E为根据实施例的展示应力膜的附加层在应力膜的第一层上的沉积的背侧照明图像传感器的横截面图。图2F为根据实施例的包括在外延层的背侧表面上的两个应力膜的背侧照明图像传感器的横截面图。
图2G为根据实施例的展示应力膜的附加层在图像传感器的前侧上的沉积的背侧照明图像传感器的横截面图。图2H为根据实施例的包括在外延层的背侧表面上的应力膜及在成像器的前侧上的应力膜的背侧照明图像传感器的横截面图。图3A为根据实施例的具有N型光电二极管且进一步包括压缩膜的背侧照明图像传感器的横截面图。图;3B为根据实施例的具有P型光电二极管且进一步包括拉伸膜的背侧照明图像传感器的横截面图。图4A为根据实施例的部分制造好的背侧照明图像传感器的横截面图，其展示缓冲膜在外延层的背侧表面上的沉积。图4B为根据实施例的包括在外延层的背侧表面上的缓冲膜的部分制造好的背侧照明图像传感器的横截面图。图4C为根据实施例的部分制造好的背侧照明图像传感器的横截面图，其展示在缓冲膜上形成图案的光印刷工艺。图4D为根据实施例的包括具有图案的缓冲膜的部分制造好的背侧照明图像传感器的横截面图。图4E为根据实施例的部分制造好的背侧照明图像传感器的横截面图，其展示应力膜在经图案化的缓冲膜上的沉积。图4F为根据实施例的包括具有图案的应力膜的背侧照明图像传感器的横截面图。图4G为根据实施例的包括具有替代图案的缓冲膜的部分制造好的图像传感器的横截面图。图4H为根据实施例的包括具有替代图案的应力膜的背侧照明图像传感器的横截面图。图5为说明根据本发明的实施例的背侧照明成像系统的框图。图6为说明根据本发明的实施例的背侧照明成像系统内的两个4T像素的像素电路的电路图。
具体实施例方式本文中描述具有黑色基准像素的BSI成像系统的系统及制造方法的实施例，这些黑色基准像素更忠实地产生用于偏置有源成像像素(activeimaging pixel)的黑色基准电平。在以下描述中，陈述众多具体细节以提供对诸实施例的透彻理解。然而，本领域技术人员将认识到，本文中所描述的技术可在没有这些具体细节中之一或多者的情况下加以实践或以其它方法、组件、材料等来加以实践。在其它情况下，不详细展示或描述熟知结构、材料或操作以避免混淆某些方面。贯穿本说明书对“一实施例”或“一个实施例”的参考意谓结合该实施例所描述的特定特征、结构或特性包含在本发明的至少一实施例中。因此，在本说明书全文各处的词组 “在一实施例中”或“在一个实施例中”的出现未必均指同一实施例。此外，给定实施例的特定特征、结构或特性可与其它实施例中的任一者以任何合适方式来组合。预期下文结合诸图描述的特征可按各种不同组合来组合。图1说明包括安置于外延(“印i”)层110内的光电二极管(“PD”)区105(更通常称作感光区)的BSI图像传感器像素100的示例。BSI图像传感器100对入射于传感器管芯的背侧上的光具有光敏性。用于BSI图像传感器的操作的像素电路形成于P阱115 之上。像素100的所说明示例亦包括表面处理层101、P+掺杂剂层116、N+源极/漏极扩散区125、像素电路(仅示出传送晶体管Tl及复位晶体管1 、微透镜130、滤色片层135、抗反射(“AR”)膜140、金属间介电层120、P+钝化或钉扎层147及金属叠层150。金属叠层 150包括通过金属间介电质120分隔开且由通孔(例如，V1、V2、V3等)互连的多个金属层 (例如，M1、M2等)。像素100包括一个或多个浅沟槽隔离(STI)，其中的一些用以将像素 100与像素阵列(未说明)中的邻近像素分离。隔离层160在金属叠层150的顶部上。隔离层160将金属叠层150与诸如污染物或湿气的有害环境元素隔离。隔离层160可由诸如氮化硅的材料构成。掺杂剂层116产生明显掺杂剂梯度，其提供将光生电子垂直地推向光电二极管区 105的收集耗乏区的垂直力。另外，掺杂剂层116使外延层110的背侧表面钝化，由此减少来自光电二极管区105的漏电流。然而，背侧外延层110的相对薄度在制造工序期间引起问题。首先，可能难以控制掺杂剂层116的相对较浅的注入深度。对注入深度的控制的缺乏可使所注入的掺杂剂朝光电二极管区105渗透外延层110过深，因此损害到器件的量子效率。其次，在注入步骤之后用激光对参杂剂进行退火时，可能难以使温度保持在控制中。 相对较高的退火温度可使外延层110过热，由此损害到诸如11、12^1、112、￥1、￥2及￥3的前部结构。BSI图像传感器的背侧表面应力可能影响其暗电流电平。本申请案揭示利用结构及方法来调节CMOS图像传感器的背侧硅表面上的应力，由此通过促进光生电荷载流子远离背侧表面的移动来减少暗电流效应。可通过在背侧硅表面上形成应力负载层来调节在背侧硅表面上的应力。应力负载层可包括诸如金属、有机化合物、无机化合物或其它材料的材料。举例而言，应力负载层可包括氧化硅(SiO2)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)膜或其组合。在CMOS制造技术中，上述膜可通过诸如化学气相沉积(“CVD”)或物理气相沉积(“PVD”)的工艺来形成。 CVD工艺可包括等离子体增强型化学气相沉积(PECVD)工艺、高密度等离子体增强型化学气相沉积(HDPCVD)工艺等。取决于诸如气体压力、温度、膜厚、材料组分及退火的因素，膜可拥有具有各种值的拉伸应力或压缩应力，或可为应力中性。为了使用PECVD或HDPCVD来形成达到期望应力的膜，制造商可改变若干工艺参数，诸如特定前驱物的相对丰度、功率电平、等离子体驱动频率、温度、后沉积处理等。举例而言，SiO2膜可通过前驱物SiH4及O2的等离子体沉积来形成。增加A SiH4W比率使膜的压缩应力减小，而增加rf (射频)卡盘功率增加膜的压缩应力。在另一示例中，SiNx膜可通过前驱物SiH4及队的等离子体沉积来形成。增加 N2 SiH4的比率增加膜的压缩应力，而增加射频卡盘功率使膜的压缩应力减小。在又一示例中，SiOxNy膜可通过前驱物SiH4及N2O的等离子体沉积来形成。此处，增加的N2O SiH4 的比率通常增加膜的压缩应力。在又一示例中，由于SiNx膜通过引入前驱物SiH4、NH3&N2 的PECVD工艺来形成，因此常规13. 56MHz频率17W功率倾向于在膜中产生拉伸应力，而添加小于IMHz的低频率400W功率分量可导致生长的SiNx膜的高能量离子轰击，从而将膜的应力状态自拉伸改变为压缩。在又一示例中，周期性地交替高及低频率功率源可产生具有实质上低水平的应力的膜。在又一示例中，在SiNx膜形成后的紫外线辅助热处理步骤可使膜中的Si-H及N-H键断裂，导致氢移除，由此增加膜的应力。通过采用各种膜形成技术(诸如，PECVD及HDPCVD)且通过控制各种工艺参数(诸如，前驱物比率、功率电平及功率频率)，可在背侧硅表面上形成具有期望应力类型及应力水平的膜。这些应力调节膜可影响背侧表面和/或前侧表面的应力条件，由此影响光生电荷载流子的行为，导致暗电流电平的改变。图2A展示部分制造好的BSI CMOS图像传感器像素200a，其包括光电二极管区 105,P阱115、金属叠层150及相对较厚的背侧衬底层108以及外延层110。除了相对较厚的背侧衬底层108之外，像素200a具有与图1中的像素100基本上相同的后段工艺组件 (例如，金属叠层150)。可移除背侧衬底层108，且外延层110实质上薄化以产生相对较薄的外延层110，由此产生像素200b，如图2B中所展示。该薄化可通过化学机械抛光、化学蚀刻或其它工艺的组合来实现。在一实施例中，经薄化的外延层110可具有小于4微米的厚度。在一些实施例中，厚度可介于1. 5微米至3微米之间。在薄化之后，膜形成工艺(诸如，等离子体增强型化学气相沉积工艺)可应用于外延层110的背侧表面，如图2C中所展示。该工艺在外延层110的背侧表面上形成应力膜 210，如图2D中所展示。举例而言，利用PECVD工艺及用前驱物SiH4(以73标准立方厘米 /分钟或sccm流动速率)、NH3 (以122SCCm流动速率)及N2 (以lOOOsccm流动速率)，可通过在380kHz频率下施加400W rf卡盘功率并维持摄氏250度的衬底温度及750毫托的气体压力来形成具有0. 45GI^压缩应力值的SiNx膜。在另一示例中，通过利用PECVD工艺及用前驱物SiH4 (以30sccm流动速率)、NH3 (以50sccm流动速率)及N2 (以1960sccm流动速率)，可通过在13. 65MHz频率下施加卡盘功率并维持摄氏250度的衬底温度及 900毫托的气体压力来形成具有0. 36GPa拉伸应力值的SiNx膜。在又一示例中，可通过使用前驱物SiH4及A形成SiA膜或通过使用前驱物SiH4及队0形成SiOxNy膜。在其它各种实施例中，本领域普通技术人员可使用如上文所揭示的材料及方法来形成具有期望应力特性的膜。通过控制各种参数(诸如，功率电平、功率频率、前驱物比率、温度、压力等)，可形成具有期望应力特性的拉伸、压缩或应力中性膜。图2E说明包括外延层110的背侧表面上的应力膜210的BSI CMOS图像传感器像素200e。像素200e可经受一个或若干个额外膜形成工艺，诸如等离子体增强型化学气相沉积工艺。结果为具有应力膜210、215的多个层的像素200f，如图2F中所展示。应力膜的多个层可具有类似或不同的应力特性。其组合可促进背侧表面的总体应力特性的“微调”。举例而言，若压缩膜的单一层不足以在背侧表面上产生期望水平的压缩应力，则可形成压缩膜的多个层以产生满足设计目标的组合应力水平。在一实施例中，应力膜210及215可赋予反作用应力(例如，一个为拉伸应力，而另一个为压缩应力)。在一实施例中，应力膜215 在选定区域中可经图案化并移除，同时在那些选定区域中保留应力膜210。图2G展示包括外延层110的背侧表面上的应力膜210的BSI CMOS图像传感器像素200g。像素200g可在像素200g的前侧处经受一个或若干个额外膜形成工艺，诸如等离子体增强型化学气相沉积工艺。结果为在金属叠层150的顶部上具有一个或若干个隔离层160的像素200h，如图2H中所展示。隔离层160可本质上进行应力调节，且可按如上文所揭示的材料或方法来形成。与背侧应力膜210相比，隔离层160可具有类似或不同的应力特性。隔离层160可拥有允许其与在像素200h的背侧表面处的应力膜210协作来加上或减去来自前侧的应力的应力特性。举例而言，隔离层160与应力膜210的组合效应可允许 “微调”像素200h的总体应力特性，诸如“收紧”或“放宽”整个像素200h的应力分布。图3A展示具有位于像素的背侧表面上的压缩膜320的BSI CMOS图像传感器像素 300a的实施例。此处，像素300a包括N型光电二极管305、P型外延层310及P阱315。在光电活化之后，N型光电二极管305收集电子作为光生电荷载流子。压缩膜320可对外延层310施予压缩应力影响。该应力效应可通过提供将载流子推向光电二极管305的收集耗乏区的实质上垂直的力来促进载流子远离背侧表面的移动。此处，压缩膜320造成可模拟通过掺杂剂注入工艺类似地实现的效应的应力效应(例如，若在外延层310的背侧表面上注入P型掺杂剂，则可实现类似的垂直力效应)。除了压缩膜320可产生与P型掺杂剂注入的效应类似的效应的可能性之外，压缩膜320亦可提供许多个有益效果。首先，不存在掺杂剂消除了所注入掺杂剂渗透过深且损害到器件的量子效率的潜在问题。其次，不存在掺杂剂排除了对高温激光退化步骤的需要。通过使工艺温度保持相对较低，可基本上减少或消除对器件的热损害。然而，应了解，压缩膜320的实施例亦可结合如图1中所说明的背侧掺杂剂注入来加以实施。图;3B展示具有位于像素的背侧表面上的拉伸膜321的BSI CMOS图像传感器像素 300b的实施例。此处，像素300b包括P型光电二极管306、N型外延层311及N阱316。在光电活化之后，P型光电二极管306产生空穴作为光生电荷载流子。拉伸膜321可对外延层311施予拉伸应力影响。此应力效应可通过提供将载流子推向光电二极管306的收集耗乏区的实质上垂直的力来促进载流子远离背侧表面的移动。若在外延层311的背侧表面上注入N型掺杂剂，则可实现类似的垂直力效应。除了拉伸膜321可产生与N型掺杂剂注入的效应类似的效应的可能性的外，拉伸膜321亦可提供许多个有益效果，有益效果包括没有来自掺杂剂渗透的损害及过热的避免，如上文所论述。然而，应了解，拉伸膜321的实施例亦可结合如图1中所说明的背侧掺杂剂注入来加以实施。在某些情形中，可能希望增加暗电流的效应。举例而言，可利用暗电流来量测诸如温度的性质。对于这种应用，可与上文所揭示的结构及方法不同地施加应力膜。举例而言， 对于N型光电二极管，可在背侧表面上形成拉伸膜。在光电二极管为P型的另一示例中，可在背侧表面上形成压缩膜。对于某些应用，除了应力膜形成工艺之外，亦可能希望使用其它工艺。举例而言， 在应力膜形成之前，可将诸如掺杂剂注入、激光退火等的各种工艺应用于外延层110的背侧表面。通常，BSI CMOS图像传感器像素包括一个或若干个抗反射(“AR”)涂层，诸如如图1中所展示的AR膜140。AR涂层可包括在另一层氮化硅或氮氧化硅之下的一层氧化硅。 通过利用上文所揭示的技术将期望应力特性建立在AR涂层中，除了抗反射性质之外，亦可使这种AR涂层具有应力调节性质。可选择性地将应力膜施加至图像传感器的指定区域以实现期望应力调节效应。举例而言，可将应力膜施加至像素或像素阵列的一部分以便在背侧表面上实现期望应力图案。以下实施例使用BSI CMOS像素作为示例来揭示应力图案应用。图4A展示部分制造好的BSI CMOS图像传感器像素400a，其包括光电二极管区105、P阱115、金属叠层150及相对较薄的背侧外延层110。像素400a可经受缓冲膜沉积工艺，如图4A中所展示。缓冲膜沉积可通过物理气相沉积、化学气相沉积、溅射等来完成。结果，可在外延层110的背侧表面上形成缓冲膜410，如图4B中所展示。缓冲膜410可为氧化物、氮化物、氮氧化物、金属、 有机金属等。缓冲膜410的应力特性可为压缩、拉伸或中性的。在本示例实施例中，缓冲膜 410为应力中性的。在缓冲膜410形成之后，缓冲膜410可通过利用如半导体技术中已知的各种工艺来加以图案化。举例而言，缓冲膜410可通过利用光刻工艺来加以图案化，如图4C中所展示。光刻工艺可包括如下步骤施加基本上覆盖缓冲膜410的整个背侧表面的光刻掩模 415 ；曝光及显影；蚀刻光刻掩模415，以及移除光刻掩模415。所得像素400d可包括具有期望图案的缓冲膜410，如图4D中所展示。随后可跟进后续的应力膜形成工艺(诸如，化学气相沉积步骤)，如图4E中所展示。形成应力膜420，如图4F中所展示的导致像素400f。像素400f包括应力膜420，该应力膜420覆盖外延层110的背侧的部分及经图案化的缓冲膜 410。归因于缓冲膜410的应力中性特性，应力膜420将其应力调节效应施加至外延层110 的直接曝露于应力膜420的部分上。对于受缓冲膜410 “保护”的像素400f的部分，其相对无应力。取决于缓冲膜410的特定图案，可在像素的背侧表面上实现各种应力图案。举例而言，缓冲膜410可采取不同图案(归因于光刻工艺中所使用的不同光掩模)，如图4G中所展示。此处，像素401含有与如图4D中所展示的像素400d不同的缓冲膜图案。在应力膜形成之后，在图4H中，所得像素402具有与图4F中的像素400f不同的背侧表面应力图案。与在图像传感器上的经图案化应力膜的上文所揭示的形成类似地，可将经图案化的隔离层选择性地施加至图像传感器的指定区域以实现期望应力调节效应。举例而言，可将隔离层施加至像素或像素阵列的一部分以便在金属叠层的前侧表面上实现期望应力图案。形成期望前侧应力图案的材料及方法可与如上文所揭示的材料及方法类似。通过改变缓冲膜及应力膜(和/或隔离层)的应力特性(压缩应力、拉伸应力或中性应力处于其期望值)且通过使用各种缓冲膜或应力膜(和/或隔离层)图案，可在BSI 图像传感器的背侧表面(和/或前侧表面)上实现多种应力图案。举例而言，在N型光电二极管及P型外延层110的情况下，可通过使用压缩膜将压缩应力施加至在每一光电二极管紧下方的外延层110，而缓冲膜可位于P阱115之下或介于邻近像素之间以免促成邻近像素之间的串扰。另外(或其它)，拉伸膜可位于P阱115之下或介于邻近像素之间(例如，在STI下方的分隔开邻近像素的区)以吸引杂散电荷载流子且进一步阻止邻近像素之间的侧向串扰，而将压缩膜施加于光电二极管区之下。在P型光电二极管及N型外延层110的情况下，可通过使用拉伸膜将拉伸应力施加至在每一光电二极管306紧下方的外延层311，而缓冲膜可位于N阱316之下或介于邻近像素之间以免促成邻近像素之间的串扰。另外(或其它)，压缩膜可位于N阱316之下或介于邻近像素之间以吸引杂散电荷载流子且进一步阻止邻近像素之间的侧向串扰，而将拉伸膜施加于光电二极管区之下。可实施其它组合拉伸/压缩图案。图5为说明根据本发明的实施例的BSI成像系统500的框图。成像系统500的所说明实施例包括像素阵列505、读出电路510、功能逻辑515及控制电路520。可使用包括掺杂剂层116及/或前侧及/或背侧应力调节层的上述技术中的任一者或所有来实施像素阵列505的像素。像素阵列505为背侧照明成像传感器或像素(例如，像素PI、P2........Pn)的
二维(“2D”)阵列。在一实施例中，每一像素为互补金属氧化物半导体(“CMOS”)成像像素。如所说明，将每一像素配置成行(例如，行Rl至Ry)及列(例如，列Cl至Cx)以获取人、地点或对象的图像数据，该图像数据接着可用来呈现人、地点或对象的2D图像。在每一像素已获取其图像数据或图像电荷之后，由读出电路510来读出图像数据且将该图像数据传送至功能逻辑515。读出电路510可包括放大电路、模拟转数字(“ADC”) 转换电路或其它电路。功能逻辑515可仅储存图像数据或甚至通过应用后期图像效果(例如，修剪、旋转、去红眼、调节亮度、调节对比度或其它操作)来操纵图像数据。在一实施例中，读出电路510可沿着读出列线而一次读出一行图像数据(经说明)，或可使用各种其它技术来读出图像数据(未经说明)，诸如，串行读出或同时对所有像素完全并行读出。控制电路520耦合至像素阵列505以控制像素阵列505的操作特性。举例而言， 控制电路520可产生用于控制图像获取的快门信号。在一实施例中，该快门信号为用于同时使像素阵列505内的所有像素能够在单一获取窗期间同时俘获其各自的图像数据的全局快门信号。在一替代实施例中，该快门信号为滚动快门信号，由此在相继获取窗期间依序地启用每一行、每一列或每一群像素。图6为说明根据本发明的实施例的BSI成像阵列内的两个四晶体管(“4T”)像素的像素电路600的电路图。像素电路600为用于实施图5的像素阵列500内的每一像素的一个可能的像素电路架构。然而，应了解，本发明的实施例并不限于4T像素架构；实情为， 受益于本发明的本领域普通技术人员将理解，本发明的教示亦适用于3T设计、5T设计及各种其它像素架构。在图6中，像素1 及1 配置成两行及一列。每一像素电路600的所说明实施例包括光电二极管PD、传送晶体管Tl、复位晶体管T2、源极跟随器(“SF”)晶体管T3及选择晶体管T4。在操作期间，复位晶体管T2耦合在电力轨VDD与浮动扩散节点FD之间以在复位信号RST的控制下对FD进行复位(例如，对FD充电至预设电压)。在图像获取窗期间， 光生电荷载流子(例如，电子)累积在光电二极管PD内。随后，传送晶体管Tl接收传送信号TX，该传送信号TX将光电二极管PD中累积的电荷传送至浮动扩散节点FD。在一实施例中，浮动扩散节点FD可耦合至用于临时储存图像电荷的附加储存电容器。浮动扩散节点FD经耦合以控制SF晶体管T3的栅极。SF晶体管T3耦合在电力轨 VDD与选择晶体管T4之间。SF晶体管T3用作提供来自像素的高阻抗输出的源极跟随器。 最后，选择晶体管T4在选择信号SEL的控制下选择性地将像素电路600的输出耦合至读出列线。在一实施例中，由控制电路520产生TX信号、RST信号及SEL信号。本发明的所说明实施例的以上描述(包括在摘要中所描述的内容)不旨在穷尽或将本发明限于所揭示的精确形式。如本领域普通技术人员将认识到，虽然在本文中出于说明性目的而描述本发明的具体实施例及示例，但在本发明的范畴内各种修改是可能的。可根据以上详细描述而对本发明进行这些修改。在以下权利要求中所使用的术语不应被理解为将本发明限于本说明书中所揭示的具体实施例。实情为，本发明的范畴将完全通过以下权利要求来确定，以下权利要求将根据权利要求解释的既定准则加以理解。
权利要求
1.一种背侧照明(“BSI”)互补金属氧化物半导体(“CMOS”)图像传感器，其包含感光区，其安置于半导体层内，所述感光区对入射于所述BSI CMOS图像传感器的背侧上的光敏感以便收集图像电荷；以及第一应力调节层，其安置于所述半导体层的背侧上，建立第一应力特性以促进光生电荷载流子朝所述感光区迁移。
2.如权利要求1所述的BSICMOS图像传感器，其特征在于，所述第一应力调节层在所述半导体层的背侧上安置于所述感光区之下。
3.如权利要求2所述的BSICMOS图像传感器，其特征在于，所述感光区包含N型光电二极管区，且其中所述第一应力调节层具有压缩应力特性。
4.如权利要求2所述的BSICMOS图像传感器，其特征在于，所述感光区包含P型光电二极管区，且其中所述应力调节层具有拉伸应力特性。
5.如权利要求1所述的BSICMOS图像传感器，其特征在于，所述第一应力调节层安置于所述半导体层上以将经图案化的应力特性施加至所述半导体层，使得所述第一应力调节层将所述第一应力特性施加至在所述半导体层的背侧上的像素的第一部分，而基本上不将所述第一应力特性施加至在所述半导体层的背侧上的像素的第二部分。
6.如权利要求5所述的BSICMOS图像传感器，其特征在于，进一步包含像素阵列，所述像素阵列中的像素各自包括安置于所述半导体层内的感光区，其中所述第一应力调节层不存在于介于邻近像素之间的区下方。
7.如权利要求5所述的BSICMOS图像传感器，其特征在于，所述应力调节层不存在于 P阱的一部分下方，在该部分中安置该像素的像素电路。
8.如权利要求5所述的BSICMOS图像传感器，其特征在于，进一步包含缓冲层，其具有基本上中性的应力特性，所述缓冲层沿所述半导体层的背侧上的该像素的第二部分而安置在所述半导体层与所述第一应力调节层之间。
9.如权利要求5所述的BSICMOS图像传感器，其特征在于，进一步包含第二应力调节层，其沿该像素的第二部分而安置于所述半导体层的背侧上，在所述半导体层上建立与所述第一应力特性相反的第二应力特性以抑制所述光生电荷载流子沿该像素的第二部分向上迁移。
10.如权利要求1所述的BSICMOS图像传感器，其特征在于，进一步包含第二应力调节层，其安置于所述第一应力调节层上，其中所述第一应力调节层及所述第二应力调节层一起在所述半导体层上赋予组合的应力特性。
11.如权利要求1所述的BSICMOS图像传感器，其特征在于，所述第一应力调节层具有抗反射性质。
12.如权利要求1所述的BSICMOS图像传感器，其特征在于，进一步包含金属叠层，其安置于所述半导体层的前侧之上；以及第二应力调节层，其安置于所述金属叠层之上以从像素的前侧将第二应力特性赋予该像素。
13.如权利要求1所述的BSICMOS图像传感器，其特征在于，所述第一应力调节层包含选自由氧化硅、氮化硅及氮氧化硅组成的一组的材料。
14.一种图像传感器，其包含外延层；像素阵列，所述像素阵列中的像素各自包括安置于所述外延层内的感光区，所述感光区用于响应于经由所述外延层的第一侧入射的光而收集图像电荷；以及第一应力调节层，其安置于所述外延层的第一侧之上，在所述外延层上建立第一应力特性以促进光生电荷载流子朝所述外延层的与所述第一侧相反的第二侧迁移。
15.如权利要求14所述的图像传感器，其特征在于，所述感光区包含N型光电二极管区，且其中所述第一应力调节层具有压缩应力特性。
16.如权利要求14所述的图像传感器，其特征在于，所述感光区包含P型光电二极管区，且其中所述应力调节层具有拉伸应力特性。
17.如权利要求14所述的图像传感器，其特征在于，所述第一应力调节层安置于所述外延层上以将经图案化的应力特性施加至所述外延层，使得所述第一应力调节层将所述第一应力特性施加至在所述外延层的第一侧上的给定像素的第一部分，而基本上不将所述第一应力特性施加至在所述外延层的第一侧上的该给定像素的第二部分。
18.如权利要求17所述的图像传感器，其特征在于，所述第一应力调节层不存在于介于邻近像素之间的区下方。
19.如权利要求17所述的图像传感器，其特征在于，进一步包含缓冲层，其具有基本上中性的应力特性，所述缓冲层沿所述外延层的第一侧上的给定像素的第二部分而安置于所述外延层与所述第一应力调节层之间。
20.如权利要求17所述的图像传感器，其特征在于，进一步包含第二应力调节层，其沿所述给定像素的第二部分而安置于所述外延层的第一侧之上， 在所述外延层上建立与所述第一应力特性相反的第二应力特性以抑制光生电荷载流子朝所述第二侧的迁移。
21.如权利要求14所述的图像传感器，其特征在于，进一步包含第二应力调节层，其安置于所述第一应力调节层上，其中所述第一应力调节层及所述第二应力调节层一起在所述外延层上赋予组合的应力特性。
22.如权利要求14所述的图像传感器，其特征在于，进一步包含金属叠层，其安置于所述外延层的第二侧之上；以及第二应力调节层，其安置于所述金属叠层之上以便从给定像素的前侧将第二应力特性赋予该给定像素。
全文摘要
本发明涉及具有应力膜的背侧照明图像传感器。一种背侧照明(“BSI”)互补金属氧化物半导体(“CMOS”)图像传感器包括安置于半导体层内的感光区及应力调节层。该感光区对入射于该BSI CMOS图像传感器的背侧上的光敏感以便收集图像电荷。该应力调节层安置于该半导体层的背侧上以建立促进光生电荷载流子朝该感光区迁移的应力特性。
文档编号H01L27/146GK102376732SQ20111026131
公开日2012年3月14日 申请日期2011年8月8日 优先权日2010年8月10日
发明者D·毛, H·E·罗兹, V·韦内齐亚, W·郑, 戴幸志, 钱胤 申请人:美商豪威科技股份有限公司