专利名称：一种改善超厚顶层金属诱导晶圆翘曲变形的方法
技术领域：
本发明涉及半导体制造领域，特别涉及半导体铜互连领域。
背景技术：
随着半导体集成电路特征尺寸的持续减小，后段互连电阻电容(Resistor Capacitor,简称RC)延迟呈现显著增加的趋势。为减少后段互连RC延迟，铜互连取代铝互连成为主流工艺。同时，铜大马士革镶嵌工艺成为铜互连线的制作的标准方法。在铜互连制作过程中，由于金属铜与介电层热膨胀系数差异大，在此过程中形成的应力会引起晶圆的翘曲变形。金属层厚度增加，应力增加，晶圆变形增加。特别是对于超厚顶层金属(UTM)的制造，厚度会达3um或以上，晶圆会形成严重的翘曲变形。严重的翘曲变形产生的不利影响主要表现在影响光刻的精确度，晶圆无法被后续机台载入；在机台载入传输过程中无法吸附导致掉落摔碎；由于严重翘曲，导致应力过大而开裂。这些不利的因素极易导致晶圆在后续制程中报废。另外，晶圆严重的翘曲变形也会影响到晶圆的封装。 总而言之，晶片的翘曲给集成电路制造带来相当大的困难，严重影响产品良率。目前为改善超厚顶层金属对晶圆翘曲变形的影响通常采用如下方法一种方式是去除超厚顶层金属层中的冗余金属，通过降低金属图形的密度来降低金属铜引起的应力， 能够改善晶圆翘曲变形，然而这会恶化化学机械研磨工艺；另一种方式是增加一块单独冗余金属光掩模版制作浅冗余金属，通过降低冗余金属厚度来改善晶圆翘曲变形，并不会恶化化学机械研磨工艺，但这需要增加光刻刻蚀工艺步骤，工艺复杂，增加生产成本。
发明内容
针对上述存在的问题，本发明的目的是提供一种改善超厚顶层金属诱导晶圆翘曲变形的方法，利于完全兼容传统的铜双大马士革制造工艺的方法，利于避免晶圆翘曲变形恶化并改善化学机械研磨(CMP)工艺，利于简化工艺步骤，节约成本。本发明的目的是通过下述技术方案实现的
一种改善超厚顶层金属诱导晶圆翘曲变形的方法，其中，包括如下步骤， 步骤一，在半导体基体上铜大马士革工艺形成金属层； 步骤二，在所述金属层上依次淀积形成刻蚀阻挡层、介电层和金属硬掩模层； 步骤三，旋涂光刻胶，通过金属层光掩模版光刻形成互连结构沟槽图形； 步骤四，刻蚀所述金属硬掩模层至所述介电层，去除剩余光阻，在所述金属硬掩模层上形成互连结构沟槽开口；
步骤五，旋涂光刻胶，通过通孔光掩模版光刻形成互连结构通孔图形和浅冗余结构图
形；
步骤六，部分刻蚀在介电层中形成适当深度部分互连结构通孔，在金属硬掩模上形成适当深度部分冗余结构沟槽，去除剩余光阻，金属硬掩模作掩模刻蚀，在介电层上形成金属互连结构沟槽及通孔和浅冗余结构沟槽；步骤七，淀积金属阻挡层和铜籽晶层；
步骤八，电镀金属铜填满所述介电层中的所述通孔和所述沟槽； 步骤九，通过化学机械研磨平坦化工艺，研磨至所述介电层上去除多余金属，形成超厚顶层金属层。上述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其中，所述金属结构沟槽深度为20，000-40, 000A,所述通孔高度约2，000-10, 000A且通孔底部打开刻蚀阻挡层，所述浅冗余沟槽深度可控制在在化学机械研磨去除的介电层高度与金属层沟槽深度之间，所述超厚顶层金属层厚度为20，000-40, 000A。上述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其中，部分刻蚀在介电层中所形成的部分互连结构通孔深度为所述通孔高度2，000-10，000A的1. 2-2倍。上述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其中，部分刻蚀在金属硬掩模上所形成的冗余结构沟槽深度为所述金属硬掩模厚度的709Γ90%。上述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其中，所述刻蚀阻挡层可选用 CVD 淀积 SiCN、SiN, SiC、SiCO 形成。上述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其中，所述介电层为CVD淀积USG、FSG形成。上述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其中，所述金属硬掩模层为 PVD 淀积 TiN、Ti、TaN、Ta、WN、W 形成。上述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其中，所述金属阻挡层由PVD 淀积TaN/Ta形成。上述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其中，所述铜籽晶层由PVD 淀积工艺淀积而成。与已有技术相比，本发明的有益效果在于本发明一种改善超厚顶层金属诱导晶圆翘曲变形的方法，在改善超厚顶层金属诱导的晶圆扭曲变形同时，不会恶化化学机械研磨(CMP)工艺；并且能够完全兼容金属硬掩模部分沟槽优先铜双大马士革制造工艺，工艺简单。
图1是本发明一种改善超厚顶层金属诱导晶圆翘曲变形的方法工艺流程示意图。
具体实施例方式下面结合原理图和具体操作实施例对本发明作进一步说明。如图1所示，本发明一种改善超厚顶层金属诱导晶圆翘曲变形的方法，首先，在半导体基体上铜大马士革工艺形成金属层；然后在所述金属层上依次淀积形成刻蚀阻挡层、 介电层和金属硬掩模层；其中，刻蚀阻挡层可选用CVD淀积SiCN、SiN, SiC、SiCO等；介电层可选用CVD淀积USG、FSG等；介电金属硬掩模层可选用PVD淀积TiN、Ti, TaN, Ta、WN、W 等。接着，通过旋涂光刻胶，利用金属层光掩模版光刻形成互连结构沟槽图形；刻蚀金属硬掩模止于介电层，去除剩余光阻，在所述金属硬掩模层上形成互连结构沟槽开口 ；旋涂光刻胶，通过通孔光掩模版光刻形成互连结构通孔图形和冗余结构图形，其中互连结构通孔图形被互连结构沟槽图形包裹，冗余结构图形不与互连结构沟槽图形发生交叠；接下来，部分刻蚀在介电层中形成适当深度互连结构通孔，控制通孔深度为通孔高度2，000-10, 000A的 1. 2-2倍，以保证后续沟槽介电层刻蚀对于互连结构通孔既不至于刻蚀不充分也不会过刻蚀，在金属硬掩模上形成适当深度冗余结构沟槽，保留一定厚度金属硬掩模，控制冗余结构沟槽深度为金属硬掩模厚度的709Γ90%，利于后续沟槽介电层刻蚀中冗余结构沟槽深度控制；然后，去除剩余光阻；以金属硬掩模作掩模的介电层沟槽刻蚀工艺在介电层中刻蚀互连结构沟槽及通孔和冗余结构沟槽，结合部分通孔刻蚀调整介电层沟槽刻蚀工艺，在介电层中形成深度为深度为20，000-40, 000Α的互连结构沟槽及高度为2，000-10, 000Α的互连结构通孔且通孔底部打开刻蚀阻挡层和一定深度的浅冗余结构沟槽，浅冗余结构沟槽深度可控制在化学机械研磨去除的介电层高度与金属层沟槽深度之间，其中最理想的是浅冗余结构沟槽深度等于化学机械研磨去除的介电层高度，化学机械研磨后刚好完全去除冗余结构金属。然后依次通过PVD淀积TaN/Ta形成金属阻挡层和选取PVD淀积工艺形成铜籽晶层、电镀填充金属铜以及化学机械研磨平坦化工艺，研磨至所述介电层上去除多余金属，形成超厚顶层金属层双大马士革结构。 以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何对该进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改， 都应涵盖在本发明的范围内。
权利要求
1.一种改善超厚顶层金属诱导晶圆翘曲变形的方法，其特征在于，包括如下步骤，步骤一，在半导体基体上铜大马士革工艺形成金属层；步骤二，在所述金属层上依次淀积形成刻蚀阻挡层、介电层和金属硬掩模层；步骤三，旋涂光刻胶，通过金属层光掩模版光刻形成互连结构沟槽图形；步骤四，刻蚀所述金属硬掩模层至所述介电层，去除剩余光阻，在所述金属硬掩模层上形成互连结构沟槽开口；步骤五，旋涂光刻胶，通过通孔光掩模版光刻形成互连结构通孔图形和浅冗余结构图形；步骤六，部分刻蚀在介电层中形成适当深度部分互连结构通孔，在金属硬掩模上形成适当深度冗余结构沟槽，去除剩余光阻，金属硬掩模作掩模刻蚀，在介电层上形成金属互连结构沟槽及通孔和浅冗余结构沟槽；步骤七，淀积金属阻挡层和铜籽晶层；步骤八，电镀金属铜填满所述介电层中的所述通孔和所述沟槽；步骤九，通过化学机械研磨平坦化工艺，研磨至所述介电层上去除多余金属，形成超厚顶层金属层。
2.根据权利要求1所述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其特征在于， 所述金属互连结构沟槽深度为20，000-40, 000A，所述通孔高度约2，000-10, 000A且通孔底部打开刻蚀阻挡层，所述浅冗余结构沟槽深度控制在在化学机械研磨去除的介电层高度与金属层沟槽深度之间，所述超厚顶层金属层厚度为20，000-40, 000A。
3.根据权利要求1所述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其特征在于， 所述部分刻蚀在介电层中所形成的部分互连结构通孔深度为所述通孔高度2，000-10, 000A 的1. 2-2倍。
4.根据权利要求1所述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其特征在于，所述部分刻蚀在金属硬掩模上所形成的冗余结构沟槽深度为所述金属硬掩模厚度的 709^90%。
5.根据权利要求1所述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其特征在于， 所述刻蚀阻挡层可选用CVD淀积SiCN、SiN, SiC、SiCO形成。
6.根据权利要求1所述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其特征在于， 所述介电层为CVD淀积USG、FSG形成。
7.根据权利要求1所述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其特征在于， 所述金属硬掩模层为PVD淀积TiN、Ti, TaN, Ta、WN、W形成。
8.根据权利要求1所述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其特征在于， 所述金属阻挡层由PVD淀积TaN/Ta形成。
9.根据权利要求1所述的改善超厚顶层金属诱导晶圆翘曲变形的方法，其特征在于， 所述铜籽晶层由PVD淀积工艺淀积而成。
全文摘要
本发明公开了一种改善超厚顶层金属诱导晶圆翘曲变形的方法，通过改善超厚顶层金属诱导的晶圆扭曲变形，且不会恶化化学机械研磨工艺；此外工艺简单，能够完全兼容金属硬掩模部分沟槽优先铜双大马士革制造工艺，在半导体制造铜互连领域有着广泛的应用前景。
文档编号H01L21/768GK102446845SQ20111038404
公开日2012年5月9日 申请日期2011年11月28日 优先权日2011年11月28日
发明者姬峰, 张亮, 李磊, 胡友存, 陈玉文 申请人:上海华力微电子有限公司