专利名称：用于检测和测量化学反应和化合物的晶体管电路的制作方法
用于检测和测量化学反应和化合物的晶体管电路相关申请本申请要求以前提交的2010年6月30日提交的美国临时专利申请系列号61/360，493、2010年7月I日提交的美国临时申请系列号61/360，495、2010年7月3日提交的美国临时申请系列号61/361，403和2010年7月17日提交的美国临时申请系列号61/365, 327的优先权权益。它们所有的公开内容通过引用整体并入本文。
背景技术：
电子装置和组件已经在化学和生物学(更一般地，“生命科学”)中得到众多应用，特别是用于检测和测量不同的化学和生物反应，以及鉴别、检测和测量不同的化合物。一种这样的电子装置被称作离子敏感的场效应晶体管，在相关文献中经常表示为“ISFET”(或pHFET)。ISFET常规地主要在科学和研究团体中采用，用于便利溶液的氢离子浓度(通常表示为“pH”)的测量。更具体地，ISFET是一种阻抗转化装置，其以类似于MOSFET (金属氧化物半导体场效应晶体管)的方式运行，且为选择性地测量溶液中的离子活性而特别构建(例如，溶液中的氢离子是“分析物”)。在 “Thirty years of ISFET0L0GY:what happened in thepast30years and what may happen in the next30years，nP.Bergveld，Sens.Actuators，88(2003)，第1-20页(“Bergveld”)中给出了 ISFET的详细运行理论，所述出版物通过引用整体并入本文。使用常规CMOS(互补金属氧化物半导体)方法来制造ISFET的细节，可以参见:Rothberg,等人，美国专利公开号2010/0301398, Rothberg,等人，美国专利公开号2010/0282617，和Rothberg等人，美国专利公开2009/0026082 ;这些专利公开统称为“Rothberg”，并且都通过引用整体并入本文。除了 CMOS以外，然而还可以使用biCMOS (例如两极的和CMOS)加工，诸如包括PMOS FET阵列的方法，所述阵列具有在外围上的两极结构。可替换地，可以采用其它技术，其中敏感元件可以用三端装置来制作，其中感知的离子会导致信号的形成，所述信号控制3个线端之一；这样的技术还可以包括，例如，GaAs和碳纳米管技术。以CMOS为例，P-型ISFET制造是基于P-型硅衬底，其中形成晶体管的“主体”的N-型孔被形成。在N-型孔内形成高度掺杂的P-型(P+)区域S和D (构成ISFET的源和排出装置)。在N-型孔内还可以形成高度掺杂的N-型(N+)区域B，以提供与N-型孔的传导体(或“块”)连接。氧化物层可以安置在源、排出装置和主体接头区上面，穿过它们制作开口，以提供与这些区域的电连接(通过电导体)。在源和排出装置之间，在N-型孔区域上面的位置，可以在氧化物层上面形成多晶硅栅。因为它安置在多晶硅栅和晶体管主体(即，N-型孔)之间，所述氧化物层经常被称作“栅氧化物”。类似于M0SFET，ISFET的运行是基于由MOS (金属氧化物半导体)电容造成的电荷浓度(和因而通道电导)的调节，所述电容由多晶硅栅、栅氧化物和在源和排出装置之间的孔(例如，N-型孔)区域组成。当在栅和源区域之间施加负电压时，通过剥夺该区域的电子，在该区域和栅氧化物的界面处建立通道。就N-孔而言，所述通道是P-通道(反之亦然)。在N-孔的情况下，所述P-通道在源和排出装置之间延伸，且当栅-源负电势足以从源吸收孔进入通道时，传导电流穿过P-通道。通道开始传导电流时的栅-源电势称作晶体管的阈值电压VTH(当Vffi具有大于阈值电压Vth的绝对值时，晶体管传导)。源因此得名，因为它是流过通道的电荷载体(P-通道的孔)的源；类似地，排出装置是电荷载体离开通道的地方。如Rothberg所述，可以制造具有浮动栅结构的ISFET，所述浮动栅结构如下形成:将多晶硅栅联接到多个金属层上，所述金属层安置在一个或多个额外的氧化物层内，所述氧化物层安置在栅氧化物的上面。浮动栅结构由此得名，因为它与其它的ISFET相关导体在电学上分离；也就是说，它夹在栅氧化物和钝化层之间，所述钝化层安置在浮动栅的金属层(例如，顶金属层)的上面。如Rothberg进一步所述，ISFET钝化层构成离子敏感的膜,其产生装置的离子灵敏度。与钝化层(尤其可以位于浮动栅结构上面的敏感区域)相接触的分析物溶液(即，含有目标分析物(包括离子)的溶液，或被测试目标分析物存在的溶液)中的分析物(诸如离子)的存在，会改变ISFET的电特征，从而调节流过ISFET的源和排出装置之间的通道的电流。钝化层可以包含多种不同材料中的任一种，以促进对特定离子的灵敏度；例如，包含氮化硅或氮氧化硅以及金属氧化物(诸如硅、铝或钽的氧化物)的钝化层通常会提供对分析物溶液中氢离子浓度(PH)的灵敏度，而包含聚氯乙烯(含有缬氨霉素)的钝化层会提供对分析物溶液中钾离子浓度的灵敏度。适用于钝化层且对其它离子(诸如钠、银、铁、溴、碘、钙和硝酸盐)敏感的物质是已知的，且钝化层可以包含多种材料(例如，金属氧化物、金属氮化物、金属氮氧化物)。关于在分析物溶液/钝化层界面处的化学反应，用于ISFET的钝化层的特定材料的表面可以包括这样的化学基团:其可以为分析物溶液捐献质子，或接受来自分析物溶液的质子，在任意给定的时间在分析物溶液界面处的钝化层的表面上剩下带负电荷的、带正电荷的和中性的位点。关于离子灵敏度，通常称作“表面电势”的电势差出现在钝化层和分析物溶液的固/液界面处，随敏感区域中的离子浓度而变化，这是由于化学反应(例如，通常包含在敏感区域附近的分析物溶液中的离子对氧化物表面基团的解离)。该表面电势又影响ISFET的阈值电压；因而，ISFET的阈值电压随着在敏感区域附近的分析物溶液中的离子浓度的变化而变化。如Rothberg所述，由于ISFET的阈值电压Vth对离子浓度敏感，源电压Vs提供与在ISFET的敏感区域附近的分析物溶液中的离子浓度直接有关的信号。化学敏感的FET ( “chemFET”)的阵列或更具体地ISFET，可以用于监测反应一包括例如核酸(例如，DNA)测序反应，这基于监测在反应过程中存在的、产生的或使用的分析物。更通常地，包括chemFET的大阵列在内的阵列可以用于检测和测量在众多化学和/或生物学过程(例如，生物学或化学反应、细胞或组织培养或监测、神经活性、核酸测序等)中的多种分析物(例如，氢离子、其它离子、非离子型分子或化合物等)的静态和/或动态量或浓度，其中基于这样的分析物测量可以得到有价值的信息。这样的chemFET阵列可以用于检测分析物的方法中和/或通过在chemFET表面处的电荷的变化而监测生物学或化学过程的方法中。ChemFET (或ISFET)阵列的这种用途包括:检测溶液中的分析物，和/或检测在chemFET表面(例如ISFET钝化层)上结合的电荷的变化。
关于ISFET阵列制造的研究记载在下述出版物中:“A large transistor-basedsensor array chip for direct extracellular imaging,J.Milgrew,M.0.Riehle,andD.R.S.Cumming, Sensors and Actuators,B:Chemical, 111-112, (2005),第 347-353 页，和“The development of scalable sensor arrays using standard CMOS technology,^M.J.Milgrew, P.A.Hammond,和 D.R.S.Cumming, Sensors and Actuators, B:Chemical, 103,(2004)，第37-42页，所述出版物通过引用并入本文，且在下文中共同称作“Milgrew等人”。在Rothberg中，含有关于制造和使用ChemFET或ISFET阵列的描述，所述阵列用于化学检测，包括与DNA测序有关的离子的检测。更具体地,Rothberg描述了使用chemFET阵列(特别是ISFET)来对核酸测序，其包括:将已知的核苷酸掺入反应室中的多个相同核酸中，所述反应室与chemFET接触或电容式联接，其中所述核酸与反应室中的单个珠子结合，并检测在chemFET处的信号，其中信号的检测指示一个或多个氢离子的释放，所述氢离子源自己知的三磷酸核苷酸向合成的核酸中的掺入。但是，传统上，通过测量在ISFET的输出处的瞬时电压，测量分析物溶液中的离子浓度。在许多情况下，由瞬时电压提供的信噪比可能不象希望的那样高。此外，利用ISFET传感器阵列设计的缩放，将更多的ISFET传感器填塞在芯片上。因而，本领域需要提供比瞬时电压测量更好的SNR，以及需要在芯片上的(on-chip)数据压缩。然而，通过ISFET传感器阵列设计的标定，越来越多的ISFET传感器包装在芯片上。因此，本技术领域需要提供一种读出方案，以从芯片高速地输出所测量的数据。
图1解释了根据本发明的一个实施方案的IT离子敏感的像素。图2解释了根据本 发明的一个实施方案的IT像素的横断面。图3显示了根据本发明的一个实施方案的具有列读出开关的像素阵列的示意图。图4显示了根据本发明的一个实施方案的IT像素的源极跟随器构型。图5A显示了根据本发明的一个实施方案的IT公共源离子敏感的像素。图5B显示了根据本发明的一个实施方案的公共源读出构型中的像素。图5C显示了根据本发明的一个实施方案的公共源等效电路。图6显示了根据本发明的一个实施方案的具有列读出开关的像素阵列的示意图。图7A显示了根据本发明的一个实施方案的IT公共源像素的横断面。图7B显示了根据本发明的一个实施方案的IT公共源像素的横断面。图8显示了根据本发明的一个实施方案的具有共源共栅行选装置的公共源像素。图9显示了根据本发明的一个实施方案的具有共源共栅列电路的单晶体管像素阵列。图10A和10B显示了根据本发明的一个实施方案的单晶体管像素阵列。图11显示了根据本发明的一个实施方案的双晶体管(2T)像素。图12A至12H解释了根据本发明的实施方案的2T像素构型。图13A至13D解释了根据本发明的实施方案的公共源2T信元构型(cellconfiguration)。图14A显示了根据本发明的一个实施方案的2T像素阵列。
图14B和14C显示了根据本发明的一个实施方案的2X2 2T像素阵列的布局。图15显示了根据本发明的一个实施方案的电容性电荷泵。图16显示了根据本发明的一个实施方案的电荷泵。图17显示了根据本发明的一个实施方案的电荷泵。图18显示了根据本发明的一个实施方案的电荷泵。图19显示了根据本发明的一个实施方案的基础IS堆积像素。图20A-Q显不了根据本发明的一个实施方案的基础电荷堆积的表面电势图。图21和22显示了根据本发明的一个实施方案的具有2个晶体管的IS堆积像素。图23显示了根据本发明的一个实施方案，图22的像素的表面电势图。图24显示了根据本发明的一个实施方案，具有2个晶体管和4个电极的IS堆积像素。图25显示了根据本发明的一个实施方案，图24的像素的表面电势图。图26显示了根据本发明的一个实施方案，具有I个晶体管和3个电极的IS堆积像素。图27显示了根据本发明的一个实施方案的三晶体管(3T)自动像素传感器。图28显示了 3T自动像素传感器的一个替代实施方案。图29显示了根据本发明的一个实施方案，具有采样保持电路的3T自动像素传感器。图30显示了根据本发明的一个实施方案，具有关联的双重采样电路的3T自动像素传感器。图31显示了根据本发明的一个实施方案的2.5T自动像素传感器阵列。图32显示了根据本发明的一个实施方案的1.75T自动像素传感器阵列。
具体实施例方式单晶体管像素阵列可以使用浮动栅(FG)晶体管检测在栅电极紧邻处的离子。所述晶体管可以与其它晶体管一起构造，以形成可以放入可寻址读出阵列中的像素。在最简单的形式中，单独地使用辅助晶体管分离和选择浮动栅晶体管，用于在阵列中的读出。所述浮动栅晶体管可以是化学敏感的晶体管，更具体地，是化学敏感的场效应晶体管(ChemFET)。用使用标准的互补金属氧化物半导体(CMOS)工艺制造的含有自对齐的源和排出装置植入物的金属氧化物半导体场效应晶体管(MOSFET)，可以设计所述ChemFET。所述ChemFET可以是离子敏感的FET (ISFET)，且可以是PMOS或NMOS装置。为了使像素大小减小至最小尺寸和最简单的运行形式，可以消除辅助晶体管，以形成使用单个晶体管的离子敏感的场效应晶体管(ISFET)。该单晶体管(或1T)像素可以如下提供增益:将排出装置电流转化成列中的电压。在所述晶体管的线端之间的寄生重叠电容会限制增益。电容比也会提供一致的像素-至-像素增益匹配和相对恒定的电流运行，这证明了行选线(row selection line)的应用，所述行选线可以汇集必要的电流，而不造成不可接受的变动。它的衍生物允许通过在读出过程中实现的共源共栅晶体管来增加可编程的增益。可以建立可构建的像素，以实现公共源读出以及源极跟随器读出。
图1解释了根据本发明的一个实施方案的IT离子敏感的像素。如图所示，像素100可以具有一个且仅一个晶体管101、一个且仅一个行线R和一个且仅一个列线C。在该实施方案中，晶体管101显示为在P-型外延衬底中的η-通道MOSFET (NMOS)晶体管，其可使用标准的CMOS工艺得到。应当理解，NMOS仅仅用作本发明的一个实例，所述晶体管101也可以是PMOS。NMOS或PMOS作为优选装置的选择，取决于所述装置在给定的工艺中不需要顶侧大块接触。通常，当使用具有P-外延层(称作外延片)的P+晶片时，NMOS是优选的，因为在下面的P+衬底会将主体偏置在像素阵列上，无需在每个像素位置进行大块接触。因此，总体大块接触是用于与IT像素一起使用的有吸引力的组合，其中需要小像素间距。晶体管101的浮动栅G可以含有捕集的电荷，它们可以适当地释放，使得当所有其它线端也偏压衬底电势时，所述电极处于与衬底大致相同的电势。所述行线R可以与晶体管101的排出装置D电容式联接，且所述列线可以与晶体管101的源S联接。通向排出装置重叠电容Cgd的栅可以形成在栅G和排出装置D之间。所述像素100可从行线R寻址，所述行线R供给列电流(即，晶体管101的排出装置-至-源电流)并增强在浮动栅处的电势。在单晶体管像素阵列(诸如图3所示的那个)中，通过增强特定行的FG结，可以促进行选。在一个实施方案中，像素的读出是赢者通吃(赢者通吃)电路，其将在下面描述。图2解释了根据本发明的一个实施方案的IT像素的横断面。通过在P-型半导体内安装使用η-型植入物形成的排出装置D和源S，可以使用η-通道FET装置形成在IT像素中的晶体管。如图所示，所述晶体管可以具有浮动栅G、排出装置D和源S。所述源S可以与列线C联接，所述排出装置D可以与行线R联接。轻度掺杂的排出装置(LDD)区域可以建立通向排出装置重叠电容Cgd的门和/或通向源重叠电容Cgs的门。在一个实施方案中，IT离子像素100可以通过将行选线R弓丨导至浮动栅G来工作，与此同时，为列线偏压提供电流源。在最简单的形式中，无需添加任何额外的电容器，即可发生该引导。通向排出装置重叠电容Cgd的门(如图1和2所示)可以天然地形成必要的电容耦合。如果需要的话，为了增加电容耦合，行选金属线可以形成通向浮动金属电极的额外金属电容器，或者可以用离子注入制备更重要的源和排出装置延伸。图3显示了根据本发明的一个实施方案的具有列读出开关的像素阵列的示意图。为了例证目的，显示了阵列300的4个IT像素301,302,303和304，它们排列成2行和2列，尽管阵列300可以扩展至任意大小的IT像素的阵列。所述IT像素可以与图1所示的IT像素类似。像素301和302的排出装置与行线RO联接，像素301和302的源分别与列线CO和Cl联接。像素303和304的排出装置与行线Rl联接，像素303和304的源分别与列线CO和Cl联接。可以给所述像素阵列加载电流源，但是最简单的实现使用仅单个开关，所述开关将列线预充电至低电势，诸如衬底电势。列读出开关305与列线CO联接，列读出开关306与列线Cl联接。列读出开关305包括开关Sa、开关Sb、电流源I源和电容器Cw。所述开关Sa用于预充电列线，并在样品之间快速地初始化列线。所述开关Sb用于取样，并保留在列线上读出的模拟值。在某些情况下，如果通过模数转换器将像素转换成数字，并同时将像素保持在偏压下，则不需要取样电容器和开关Sb。所述开关Sa用于使列线CO接地。在列线开关Sb开启以后，样品保持在电容器中，在列线上的最终值(随着电容器取样)将几乎完全取决于活动行，因为电路根据“赢者通吃”模式工作(即，得到的电压代表与读出电路联接的ISFET的最大电压)。列读出电路306类似地工作。
该像素的运行依赖于下述事实:与源极跟随器的供给电压或读数范围相比，任何给定的像素的信号范围较小。例如，有用的信号范围可以是仅100mV，且供给电压可以是
3.3V。当选择一行时，R线被驱动至活动的高电压VH，而所有其它行线保持在活动的低电压VL0选择电压VL，使其大致等于任何给定像素读出期间在列线C上的标称电压。在该实施例中，因为信号范围较小，已知该电压是在IOOmV内。因此，通向所有不活动像素的源电压的排出装置总是保持在小值。如果通向不活动像素的源电压的门接近装置阈值，这点是唯一关键性的。就驱动至VH的行而言，该行的FG电压显著高于其它行，因为当行线向VH转换时发生引导。在列线开关Sb开启以后，在列线上的最终值将几乎完全取决于活动行，因为电路根据赢者通吃模式工作。存在来自其它行的2个电流源，它们可以扭曲信号值(一个添加电流，一个取走电流)，且必须存在足够的引导可用于成功地读出像素，而没有来自生成这些源的其它行的显著相互作用。如下进行确定需要多少引导的分析。在对像素取样的时间之前，所述装置已经进入运行的亚阈区域，后者具有例如大约IOOmV/十倍程的跨导斜率。这意味着，门极电压每变化IOOmV,电流变化10倍。为了有效地读出单个像素，设定标准，使得在列线上的99%的电流可归因于活动行，且仅1%可归因于不活动行(畸变电流)。从这里可以确定多室引导是必需的。利用像素阵列中的仅2行，根据亚阈斜率，需要200mV的浮动门极电压差。由于还需要补偿约IOOmV的信号范围，总需求是约300mV。如果存在10行，来自不活动行的贡献可以多10倍。因此，需要额外的100mV。如果增加阵列至100行，需要另外100mV。如果增加阵列至IOn行，则需要300+100 * n mV。作为一个实例，10000 (104)行像素阵列仅需要共700mV(300+100 4)的导。该量的引导可以从栅和排出装置的重叠电容实现。如果需要更多的电容，可以在掩模设计中促进额外的耦合。上述分析仅仅适用于促成读出电流的像素。像素还可以从列线取走电流，并通过去活化的行线汇集所述电流。由于去活化的行线大约设定在列线水平，该电流取走将是最小的，但是它必须仍然定量和控制。为了实现该目的，应当允许在列线上的最终电流减少超过特定水平。这如下确保:给所述列加载小电流吸收器诸如luA。就I的W/L(宽度与长度)比而言，偏置在它的阈值处的晶体管将具有约0.1uA的饱和电流。通向源电压的门每减少100mV，该电流下降10倍。如果需要小于1%的电流贡献，不活动像素的VGS需要保持在阈值电压以下100+100 * n mV，其中IOn是该行中的像素的数目。因而，就10000行像素阵列而言，VGS需要保持在阈值以下500mV。典型的3.3VNMOS晶体管具有600mV的VT。因此，VGS应当小于不活动像素的100mV。假定当行(R)和列(C)线处于OV时FG具有OV的标称电压，该条件得到满足，即使随着R和C与FG联接。如果FG具有比OV更大的标称电压(例如，由于捕集的电荷)，需要更多的引导才能造成列线达到在FG的IOOmV内的水平。只要标称FG电压足够低，用于使畸变电流最小化的第二标准就不是限制因素。最后，需要足够的引导来在列线上产生与流出电流匹配的电流，使得所述像素可以在列线上产生可测量的电压。如果VG名义上是O V，则需要700mV用于引导。因此，就具有大至600mV的VT的NMOS而言，所需的引导的量仅仅由VT限制。为了读出具有余裕的像素，引导的良好靶标是IV。这会留下300mV的变动范围。实现引导的IV，在3.3V供给内是实用的。来自列读出的所有电流通过行线进行分布。如果列电流也是显著的，这会造成行线电压的显著下降。电压下降会影响引导水平，但是对源极跟随器的读出无害，因为排出装置电压的变动仅具有次级效应。由于用多个样品读出像素，取消偏离，使得所述下降不会影响像素的灵敏度。应当指出，相同的设计可以用于源极跟随器读出和公共源读出，只要不对任一种读出进行优化。仅在列电路中做出必要的调节。这会产生灵活的读出体系结构，且可以根据必需的信号范围使用任一种读出方法。如果信号需要高增益，应当使用公共源模式。否则，可以使用源极跟随器模式。图4显示了根据本发明的一个实施方案的IT像素的源极跟随器构型。所述源极跟随器模式具有缓冲的读出且运行在电压模式，并且具有小于I的增益。如图所示，单个晶体管401可以与输入电压Vi (在它的栅G处)联接和与固定电压(在它的排出装置D处)联接。晶体管401的源S可以经由电流源I源接地。输出电压Vo可以取自晶体管401的源。耦合电容Ce可以存在于晶体管401的输入和栅之间，寄生电容器Cgd可以存在于晶体管401的栅G和排出装置D之间，且寄生电容器Cgs可以存在于晶体管401的栅和源S之间。关于源极跟随器读出的增益，给出下述分析。参考图4，电路的增益(G)可以定义为Vo/Vi。使用参照像素，可以清扫该系统的电极以测量增益，使得Vo/Vi = G。使用参数G的测量值(在该实施例中，它是0.65)，可以确定Ce与Cgd之比。如以后将讨论的，该比率将决定公共源模式中的增益。源极跟随器的输入电容是Ci = Cgd+CgS(l-ASf)，其中Asf是源极跟随器的增益。由于体效应，Asf是大约0.85。与FET上的输入电压有关的电容式分压器是Cc/(Ci+Cc)，且因此Cc/(Ci+Cc) = G/Asf ο由于Cgs比Cgd大约3-5倍且Asf是约0.85，以是大约208(1。因此，Ce = 2Cgd(G/(Asf-G))。在该实施例中，Ce与Cgd之比是约 6.5。在一个实施方案中，本发明通过用公共源构型读出来获得电压增益。希望实现像素大小的减小以及信号水平的增加。本发明消除了在其它像素设计(例如，下面讨论的2T和3T)中的辅助晶体管，并使用ISFET的源作为选择线，以实现这2个目的。所述公共源模式是增益模式和电流模式。图5A显示了根据本发明的一个实施方案的IT公共源离子敏感的像素。如图所示，像素500可以具有一个且仅一个晶体管501、一个且仅一个行线R和一个且仅一个列线C。在该实施方案中，晶体管501显示为在P-型外延衬底中的η-通道MOSFET (NMOS)晶体管，其可使用标准的CMOS工艺得到，尽管它也可以是P-通道MOSFET。NMOS装置通常优选的与P+外延片一起使用，后者不需要前侧大块接触。在技术上，PMOS可以与N+外延片一起使用，但是该构型不是象常见的那样在标准CMOS工艺中生产。行线R可以与晶体管501的源S联接，列线可以与晶体管501的排出装置D联接。通过切换到源电压的路径上来促进行选，并且像素的读出是通过排出装置。在图6中显示了根据本发明的一个实施方案的具有列读出开关的像素阵列的示意图。阵列600具有4个IT公共源像素601、602、603和604。所述IT像素可以与图5A所示的IT像素类似。在该实施例中，像素排列成2行和2列。像素601和602的排出装置与列线CO联接，且像素601和602的源S分别与行线RO和Rl联接。像素603和604的排出装置与列线Cl联接，像素603和604的源S分别与行线RO和Rl联接。列读出开关605与列线CO联接,列读出开关606与列线Cl联接。列读出开关605包括开关Sa、开关Sb、电阻器R和电容器CwO。列读出开关606包括开关Sa、开关Sb、电阻器R和电容器Cwl。所述开关Sa可以将列线上的电压拉至固定电压，例如，至3.3V供给。当列线开关Sb开启时，在列线上的最终值将由活动行决定，因为开关Sb与电容器CwO —起充当采样保持电路。可以给像素阵列加载具有有限输出电阻的电流源或其它载荷装置诸如电阻器。一般而言，行选线将保持在活动的高电压VH。当选择行进行读出时，它的行选线下拉至VL。设定VL的值，使得标称电流水平是约luA。如果FG具有比定额高IOOmV的值，将在列线上产生该电流的10倍。如果FG的值比定额低IOOmV,电流将低10倍。在列线上的信号的稳定时间将是信号依赖性的。通过选择R值，实现电压增益，且它是可构建的，以实现可编程的增益。例如，如果R是IOOk欧姆，那么IOOmV转换成在输出处的IV。实际的电路比仅仅单个公共源放大器更复杂，因为涉及寄生电容。由于FG结没有被驱动，而是电容式联接至输出，存在限制增益的反馈机制。该限制大致等于在FG结至栅处的总电容与排出装置电容之比。该比率可以是约3。用小心的掩模运行将它设计成实现更高的增益诸如10倍，以减少源和排出装置延伸。图7A显示了根据本发明的一个实施方案的IT公共源像素的横断面。通过在P-型半导体内安装使用η-型植入物形成的排出装置D和源S，可以使用η-通道FET装置形成在IT像素中的晶体管。如图所示，所述晶体管可以具有浮动栅G、排出装置D和源S。所述源S可以与行线R联接，所述排出装置D可以与列线C联接。轻度掺杂的排出装置(LDD)区域可以建立通向源重叠电容Cgs的门和通向排出装置重叠电容Cgd的门。通过在所述装置的排出装置处跳过LDD植入物，可以减少由LDD区域建立的重叠电容。图7Β显示了根据本发明的一个实施方案的IT公共源像素的横断面。图7Β显示了具有缺少的LDD区域的排出装置结。该缺少的区域会减少电容和增加增益。这可以通过在LDD植入物上掩模来实现，且可以在标准CMOS加工中实现。在图5A所示的IT像素中，由于源电流必须从行选线供给，由信号变动造成的电流变动将产生电压变动。这些变动可以扭曲测量结果。因此，行选线应当是低电阻，且该线的驱动器也应当独立于电流负载而供给稳定的源电压。在这不可能实现的情况下，电流可以从列线供给，且可以添加第二选择晶体管，以形成2T像素用于公共源读出，如下述的图1OA所示。由于增益受限于寄生重叠电容，预见到，使用的最佳负载是用高输出电阻的晶体管实现的电流源。在该情况下，相对恒定的电流将维持在所有装置中，因为所述增益是通过电容器比率实现。这使得IT构型是可行的，因为在源处的电压变动是最小的，即使使用携带所有电流的单个行选线。在图5B中显示了处于公共源读出构型的像素。该晶体管形成具有负电压增益的放大器。该负电压增益形成具有寄生电容器的天然的反馈环，以便控制增益。放大器的开环增益是A = gm(ro)，其中gm是跨导。对于给定的偏压条件和工艺技术，值A通常大于100。如图5C所示，公共源等效电路具有反馈电容Cgd、耦合电容Ce和Cgs。由于A相对于环增益而言较大，负输入线端可以视作虚拟的接地结，且可以确定电路的增益为Vo/Vi = -Cc/Cgd。因为该比率从源极跟随器构型的分析或测量值获知，可以确定增益为约6.5。但是，与源极跟随器相比，增益是Vo/Vi = 2/(Asf-G)。在该实施例中，在源极跟随器构型上面实现10的增益。通过下述假定，给出在该增益上的下界:源极跟随器的输入电容仅仅归因于Cgd，并且Asf等于I。在该情况下，增益是约3。由于这些条件都不是现实的，预期增益总会超过该数值。因而，如果已知像素的源极跟随器构型的增益，也已知该像素的公共源构型的增益。另外，增益越高，像素越灵敏。这使得该公共源构型成为优选的。通过使用与少数载体相同类型的通道掺杂，可以减少闪烁噪音。例如，具有η-型植入物的NMOS会生成埋入的通道晶体管。为了转换该装置的功函数，可以使用P+栅电极。具有共源共栅列电路的单晶体管像素阵列单晶体管像素的一种衍生物允许通过在读出期间实现的共源共栅晶体管来增加可编程的增益。由于公共源读出的增益受限于Cgd电容(如图5Β所示)，降低该电容可以增加增益。图8显示了具有共源共栅行选装置的公共源像素。如图所示，可以将晶体管801添加给公共源像素，例如，在图5Β中所示的电路。晶体管801的栅可以与电压Vb联接，晶体管801的源可以与晶体管501的排出装置联接。输出电压Vo可以取自晶体管801的排出装置。共源共栅有效地从反馈环除去Cgd电容，并用远远更小的Cds替代它。在环增益次序的增益然后是可实现的，其可以超过100。通过使共源共栅装置到达列线像素外面，可以在IT构型中生成更高的增益和可变的增益。图9显示了具有共源共栅列电路的单晶体管像素阵列。这允许高增益，且仍然允许像素间距最小化，每个像素仅I个晶体管。显示的像素阵列是具有许多串联的单晶体管像素(例如，500)的列，且具有在阵列基部的共源共栅装置。所述共源共栅装置可以包含晶体管901。晶体管901的 栅可以与偏置电压Vb联接，晶体管901的源可以与晶体管501的排出装置联接，且晶体管901的排出装置可以经由电流源与固定电压联接。所述输出电压Vo可以取自晶体管901的排出装置。应当理解，所述阵列可以具有许多列。在该情况下，所述共源共栅强制像素的排出装置在输入范围内保持在相当稳定的电压。这会造成像素推动电流中的几乎所有变化穿过在阵列基部的共源共栅装置并进入电流负载。这会减少来自Cds的负反馈，后者否则会限制增益。鉴于电流负载具有无限输出电阻，且实际上没有与FG结联接的耦合电容器，像素的增益现在是_(gmlr01+I)gm2r02，其中gml是在列线基部处的共源共栅装置的跨导，且gm2是像素的跨导，且r01和r02是在排出装置处看到的小信号输出电阻。通过通道长度调节，确定输出电阻的值。更长的栅长度生成更高的输出电阻，因为通道长度调节的效应最小化。由于该增益如此大，通过电流源输出电阻(其在图9中显示为Radj)的变动可以限制和配制它。这允许在列水平的可编程增益，同时维持仅仅I个晶体管像素。像素的增益则由_gm2RL设定，假定负载电阻RL远远小于共源共栅构型的输出电阻，其中&是1^」的调节值。所述增益现在是可配置的，且在1-100或更大的范围内是可编程的。例如，如果偏压电流是约5uA，像素的跨导是约50uA/V，对于I的增益，需要20K欧姆的负载电阻。用200K欧姆负载实现10的增益，并用2M欧姆负载实现100的增益。存在许多方式可实现共源共栅装置在列线处的影响。共源共栅(在图901中显示为NMOS晶体管)的主要目的是，使列线保持在很大程度上独立于像素中的电流水平的电势。可以应用具有高增益的差分放大器，以更精确地维持在该条件。该方案被称作增强增益的栅-阴放大器(cascoding)。可以做出不同的设计选择来执行IT和2T晶体管。为了减小像素的大小，可以共享邻近像素的源和排出装置。以此方式，单个行选线能够一次激活2行。这会减少行布线:对于给定的列间距，一次读出2列。这样的方案显示在图1OA和IOB中。如图所示，像素阵列1000包括在一列中的晶体管1001、1002、1003和1004。1001的源与行线R2联接，1004的源与行线RO联接。晶体管1001和1002可以形成镜像Ml，晶体管1003和1004可以形成镜像M2。1001和1002的排出装置与列线CA联接，1003和1004的排出装置与列线CB联接。在一个实施方案中，用在反馈中的差分放大器增强增益共源共栅装置，以控制在列线上维持恒定电压的晶体管。双晶体管像素阵列在像素阵列中，可以用行选装置进行选择和分离。当激活行选线时，行选装置(MOSFET)形成通道(由于超过阈值电压的门极电压)，并象开关一样起作用。当去活化行选时，通道减少。重要的是，应当指出，行选装置从未真正地完全“开启”或“关闭”。它仅仅模仿开关。当栅大幅低于行选晶体管的源时，实现良好的分离，并且可以有效地读出具有活动行选的像素，无需从去活化的像素输入。由于在像素阵列中的许多行，必须对于每个行选装置而言实现给定的分离水平。也就是说，行选装置的要求取决于行数。图11显示了根据本发明的一个实施方案的双晶体管(2T)像素。如图所示，2T像素1100包括ISFET 1101和行选装置1102。在像素1100中，ISFET 1101的源与列线Cb联接，行选装置1102的排出装置与列线Ct联接，ISFET 1101的排出装置与行选装置1102的源联接。行选装置1102的栅与行线R联接。ISFET 1101和行选装置1102都显示为NM0S，但是也可以使用其它类型的晶体管。将2T像素1100构建为源极跟随器读出模式，尽管2T像素可以构建为公共源读出模式。图12A至12H解释了根据本发明的实施方案的更多的2T像素构型。在这些图中，“BE”代表“具有体效应”，即ISFET是体实现的，因为主体线端与模拟供给电压或模拟接地电压连接(取决于ISFET晶体管类型是P-通道还是η-通道M0S)。如果主体线端与晶体管的源线端相连，则消除体效应。“PR”代表“在反转位置的PMOS装置”，即P-通道ISFET和行选装置在像素电路拓扑学中的位置已经反转(或转换一圈)。“PNR”代表“在反转位置的PM0S/NM0S装置”，即P-通道ISFET和η-通道行选装置在像素电路拓扑学中的位置已经反转(或转换一圈)。图12Α解释了根据本发明的一个实施方案的2Τ像素。如图所示，ISFET和行选装置SEL都是P-通道MOS晶体管，ISFET的源线端与行选装置的排出装置线端联接。ISFET的排出装置线端与模拟接地电压连接，行选装置的源线端与电流源连接，所述电流源给所述像素提供偏压电流。从行选装置的源线端读出输出电压Vwt。图12B解释了根据本发明的一个实施方案的2T像素。如图所示，ISFET和行选装置SEL都是P-通道MOS晶体管，其中ISFET的源线端与主体线端连接以消除体效应，以及与行选装置的排出装置线端连接。ISFET的排出装置线端与模拟接地电压连接，且行选装置的源线端与电流源连接，所述电流源给所述像素提供偏压电流。从行选装置的源线端读出输出电压Vrat。图12C解释了根据本发明的一个实施方案的2T像素。如图所示，ISFET和行选装置SEL都是P-通道MOS晶体管，其中ISFET的排出装置线端与行选装置的源线端连接。行选装置的排出装置线端与模拟接地电压连接，且ISFET的源线端与电流源连接。从ISFET的源线端读出输出电压ν_。图12D解释了根据本发明的一个实施方案的2Τ像素。如图所示，ISFET和行选装置SEL都是P-通道MOS晶体管，其中ISFET的排出装置线端与行选装置的源线端连接。行选线端的排出装置与模拟接地电压连接，且ISFET的源线端与电流源连接，所述电流源给所述像素提供偏压电流。从ISFET的源线端读出输出电压V-。ISFET的源线端与主体线端连接以消除体效应。图12Ε解释了根据本发明的一个实施方案的2Τ像素。如图所示，ISFET和行选装置SEL分别是P-通道和η-通道MOS晶体管，其中它们的源线端连接到一起。ISFET的排出装置线端与模拟接地电压连接，且行选装置的排出装置与电流源连接，所述电流源给所述像素提供偏压电流。从行选装置的排出装置线端读出输出电压Vwt。图12F解释了根据本发明的一个实施方案的2Τ像素。如图所示，ISFET和行选装置SEL分别是P-通道和η-通道MOS晶体管，其中它们的源线端连接到一起。ISFET的排出装置线端与模拟接地电压连接，且行选装置的排出装置与电流源连接，所述电流源给所述像素提供偏压电流。从行选装置的排出装置线端读出输出电压Vwt。ISFET的源线端与主体线端连接以消除体效应。图12G解释了根据本发明的一个实施方案的2T像素。如图所示，ISFET和行选装置SEL分别是P-通道和η-通道MOS晶体管，其中它们的排出装置线端连接到一起。行选装置的源线端与模拟接地电压连接，且ISFET的源线端与电流源连接，所述电流源给所述像素提供偏压电流。从ISFET的源线端读出输出电压Vwt。图12H解释了根据本发明的一个实施方案的2T像素。如图所示，ISFET和行选装置SEL分别是P-通道和η-通道MOS晶体管，其中它们的排出装置线端连接到一起。行选装置的源线端与模拟接地电压连接，且ISFET的源线端与电流源连接，所述电流源给所述像素提供偏压电流。从ISFET的源线端读出输出电压Vwt。ISFET的源线端与主体线端连接以消除体效应。图13A至13D解释了根据本发明的实施方案的公共源2T信元构型。在图13A和13B中，ISFET和行选装置都是η-通道MOS晶体管，且在图13C和13D中，ISFET和行选装置都是P-通道MOS晶体管。在图13Α中，ISFET的源线端与模拟接地供给连接，且行选装置的排出装置线端与电流源连接，所述电流源给所述像素提供偏压电流。行选装置的源线端和ISFET的排出装置线端连接在一起。从行选装置的排出装置线端读出输出电压Vwt。在图13Β中，行选装置的源线端与模拟接地供给连接，和ISFET的排出装置线端与电流源连接，所述电流源给所述像素提供偏压电流。行选装置的排出装置线端和ISFET的源线端连接在一起。从ISFET的排出装置线端读出输出电压Vwt。在图13C中，ISFET的源线端与模拟供给电压连接，且行选装置的排出装置线端与电流源连接，所述电流源给所述像素提供偏压电流。行选装置的源线端和ISFET的排出装置线端连接在一起。从行选装置的排出装置线端读出输出电压Vwt。在图13D中，行选装置的源线端与模拟供给电压连接，且ISFET的排出装置线端与电流源连接，所述电流源给所述像素提供偏压电流。ISFET的源线端行选线端的排出装置线端连接在一起。从ISFET的排出装置线端读出输出电压Vwt。图14A显示了根据本发明的一个实施方案的2T像素阵列。为了例证目的，8个2T像素显示为排列成2列，尽管2T像素阵列1400可以扩展至任意大小的2T像素阵列。每列间距含有三列线cb [O]、ct [O]和cb [I]。行线1^
、1^[1]、1^[2]和rs[3]平行地与所有列相连。行选装置1401RS和ISFET 1401IS可以形成一个2T像素，其中1401的源与1401RS的排出装置连接。1401RS的源与列线cb
连接，且1401IS的排出装置与列线ct
连接。1401RS的栅与行线rs
连接。该像素映射在包含1402IS和1402RS的像素中，其中1401IS和1402的排出装置与列线ct
连接，且1402RS的栅与行线rs[l]连接。包含1402IS和1402RS的像素映射在包含1403IS和1403RS的像素中，其中1402RS和1403RS的源与行线cb [I]连接，且1403RS的栅与行线rs[2]连接。包含1403IS和1403RS的像素映射在包含1404IS和1404RS的像素中，其中1403IS和1404的排出装置与行线ct
连接，且1404RS的栅与行线rs [3]连接，1404RS的源与列线cb
连接。在图14所示的实施方案中，每个IS装置是ISFET，且每个RS装置是行选装置。右列(包括:由1405RS和1405IS组成的像素，由1406RS和1406IS组成的像素，由1407RS和1407IS组成的像素，和由1408RS和1408IS组成的像素)以与上述基本相同的方式与列线cb [2]、ct [I]和cb[3]联接。图14B和14C显示了根据本发明的一个实施方案的2X2 2T像素阵列的设计。所述2X2 2T像素阵列可以是 像素阵列1400的一部分。图14B表明，1401RS、1401IS、1402RS和1402IS的多晶硅栅可以放置在连续扩散层1410的上面，且1405RS、1405IS、1406RS和1406IS的多晶娃栅可以放置在连续扩散层1412的上面。在一个实施方案中，连续扩散层1410和1412可以从像素阵列的顶部连接至像素阵列的底部。也就是说，所述扩散层在所述像素阵列中可以没有中断。图14C显示了可以放置ISFET1401IS、1402IS、1405IS和1406IS的微孔的地方。所述微孔可以用于容纳要通过ISFET进行分析的分析物溶液。如图14C所示，在一个实施方案中，所述微孔可以各自具有六角形形状，且象蜂房一样堆叠。此外，在一个实施方案中，可以将触点直接放置在栅结构的顶部。也就是说，ISFET可以具有放置在薄氧化物上面的多晶娃栅上的触点。因为连续的扩散、共有的触点、镜像的像素和每个物理列的I个Ct (列顶部)线和2个cb (列底部)线，像素阵列1400具有高密度。通过使用具有P-外延区域的P+晶片，可以实现总体接触。像素阵列1400的排列会提供高速运行。一起选择行线rs
和rs[l]，并通过cb [O]和cb[l]读出。由于能够实现单个读出的像素的数目翻倍和连续阵列的寄生负载减半，这会导致快4倍的读出，从而允许每列快2倍地稳定。在一个实施方案中，将整个阵列分成顶半部和底半部。由于一次读出的像素的数目翻倍(在顶部和底部)和连续阵列的寄生负载减半，这会导致另外的快4倍的读出时间。因而，与单个行选择的连续阵列相比，速度的总增加是16倍。在一个实施方案中，在读出过程中，可以同时激活像素阵列的顶半部和底半部。这可以允许在顶半部和底半部之间的读出的多路化。例如，一半可以进行“洗涤”(例如，从像素装置上面的孔中冲洗出反应物)，并且另一半可以进行读出。一旦另一半被读出，切换所述2半的读出。在一个实施方案中，2T像素设计可以包含2个化学敏感的晶体管(例如，ISFET)，而不是关于图11-14所述的一个化学敏感的晶体管和一个行选装置。化学敏感的晶体管或ISFET可以是NMOS或PMOS装置，并以源极跟随器或公共源读出模式构建。这样的2T像素的可能用途可以是这样的情况:第一化学敏感的晶体管与第二化学敏感的晶体管对特定分析物具有不同的灵敏度，从而允许做出局部的和在像素中的区分测量。可替换地，两种化学敏感的晶体管可以对特定分析物具有相同的灵敏度，从而允许做出局部的和在像素中的平均测量。这些是该实施方案的潜在应用的2个实例，且基于本文的描述，本领域普通技术人员将认识到包含2个化学敏感的晶体管(例如，ISFET)的2T像素设计的其它用途。在一个实施方案中，列电路允许列线交换为采样电路，使得可以以源极跟随器模式或公共源模式做出源侧或排出装置侧行选。电容性电荷泵一个或多个电荷泵可以用于放大来自化学敏感的像素的输出电压，所述像素包括一个或多个晶体管，诸如上述的那些。图15显示了根据本发明的一个实施方案的具有2倍电压增益的电容性电荷泵。电荷泵1500可以包含φ 开关1501、1502、1503和1504 φ2幵关1505和1506和电容器1507和1508。设置Vrefl和Vref2，以得到输出信号的希望的DC偏离，选择二者来避免在在增强阶段中的输出饱和。电荷泵的运行可以由定时信号控制，后者可以由定时电路提供。在时间t0，所有开关都关闭。在时间tl，fl开关1501、1502、`1503和1504开启。跟踪阶段可以启动。输入电压Vin (其可以来自离子敏感的像素)可以启动给电容器1507和1508充电。在时间t2，lpl开关1501,1502,1503和1504关闭，且电容器1507和1508充电至Vin-Vrefl0在时间t3，f2开关1505和1506开启，同时Cpl开关1501、1502、1503和1504保持关闭。增强阶段可以启动。电容器1507可以启动以通过电容器1508释放。由于所述电容器在跟踪阶段中是并联且在增强阶段中是串联，并且总电容在增强阶段中减半而总电荷保持固定，所以在总电容上的电压必须翻倍，从而使Vwt是Vin的大约2倍。可以使用源极跟随器SF来从下述阶段解耦合增益电路。电荷泵1500可以提供2倍增益，无需噪声放大器来提供虚拟接地。图16显示了根据本发明的一个实施方案的电荷泵。在时间t0，所有开关都关闭。在时间tl，<pl开关 1501、1502、1503、1504、1601 和 1602 开启。跟踪阶段可以启动。输入电压Vin(其可以来自离子敏感的像素)可以启动给电容器1507、1508和1604充电。在时间t2，《pl开关 1501、1502、1503、1504、1601 和 1602 关闭，且电容器 1507、1508和 1604 充电至 Vin-Vrefl。在时间t3,q>2开关 1505 和 1603 开启，同时Cpl开关 1501,1502，1503，1504，1601和1602保持关闭。增强阶段可以启动。电容器1507可以启动以通过电容器1508和1604释放，且电容器1508可以启动以通过电容器1604释放。由于所述电容器在跟踪阶段中是并联且在增强阶段中是串联，并且总电容在增强阶段中被除以3而总电荷保持固定，所以在总电容上的电压必须是3倍，从而使Vrat是Vin的大约3倍。图17显示了根据本发明的一个实施方案的电荷泵的一个实施方案。显示在图15中的2个电荷泵1500串联连接，从而能够实现增益流水化并使输入电压Vin放大4倍。可以添加附加系列电荷泵，以进一步增加增益。在多阶段电荷泵中，电容器值不必在阶段之间具有相同的大小。可以观察到，电容器占用的总面积随着增益的平方而增加。尽管在某些情况下，该特征可能在区域使用、功率消耗和处理量方面是不希望的，当由离子敏感的像素生成的总噪音和有关的流体噪音大于在使用合理电容器大小情况下的电荷泵KT/C噪音时，可以没有这些损失地使用电荷泵。图18显示了根据本发明的一个实施方案的电荷泵的一个实施方案。将包括源极跟随器SFP和开关φ )的反馈路径添加给电荷泵1500，从而将输出Vwt返回电荷泵的输入。在时间t0，所有开关都关闭。在时间tl,开关cp sp开启，从而将输入电压Vin提供给电荷泵1500的输入。从时间t2至时间t5，电荷泵1500运行，以推动输出电压Vtjut至2 (Vin-Vrefl)，如前面关于图15所述。从时间t6至t7，开关-1b开启，将输出电压2 (Vin-Vrefl)返回电荷泵1500的输入，并且第一循环结束。在第二循环过程中，电荷泵1500使输出电压放大2 (2 (Vin-Vrefl))。所述过程重复，在每个循环过程中放大输出。基于CXD的多晶体管自动像素传感器阵列离子敏感的MOS电极与邻近电极电荷耦合，以促进载体的限制和分离。通过在每个像素处产生的且受势垒和阱限制的离散电荷包，进行离子浓度的测量。离子敏感电极可以充当垒水平或势阱。在电荷结构域中工作会提供几个益处，包括、但不限于:1)通过多个电荷包在每个像素内的堆积，增加的信号水平和提高的信噪比，2) MOS感知和参照结构的更好阈值匹配，3)闪烁噪音减少，和4)总快射运行。使用浮动电极来检测在电极紧邻处的离子。所述电极与其它电极和其它晶体管电荷耦合，以形成可以放入可寻址读出阵列中的像素。通过把电荷堆积在另一个电极中或堆积在浮动扩散(FD)结上或直接地堆积在列线上，可能获得增益。希望实现像素大小的减小以及信号水平的增加。为了减小像素大小，可以消除辅助晶体管，且可以使用具有特定活化和去活化顺序的电荷存储结。离子敏感的(IS)堆积像素含有下述概念中的一些:1.电极与IS电极电荷耦合；2.电荷包的载体的源(电子或空穴)；3.参比电极充当电荷包的垒或阱；4.用于电荷至电压转换的浮动扩散结；5.用于提供可寻址读出的缓冲和分离的辅助晶体管；和6.根据用途消除一些或所有辅助晶体管的顺序。基础IS堆积像素显示在图19中。电荷堆积可以在读出时局部地发生，或在单独的积分时间过程中总体上发生。显示在图19中的实施方案是三晶体管三电极(3T3E)像素。所述三晶体管包括复位晶体管RT、源极跟随器1901和行选晶体管RS，所述三电极包括电极VS、电极VR和离子敏感电极1902。所述像素也包括转移栅TX。也可能构建IS堆积像素，其中用额外元件来实现同时的堆积和读出。这可以如下实现:例如，添加另外2个电极，以流水线化该过程。在该基础构型中，电荷堆积在浮动扩散结上，所述浮动扩散结与复位(RT)控制栅的源连接。在滚动开闭器运行中，浮动扩散(FD)复位至⑶=VDD0然后通过行选(RS)实现的源极跟随器，选择和读出行。接着，将电荷堆积在FD结上，所述FD结释放寄生电容器。然后采取第二样品。样品之间的差异代表离子浓度。关联样品，在在时间上相对快速地采集。因此，消除了读出电路的热噪音，并减少了 Ι/f噪音。为了以总开闭器模式运行，所有FD结同时复位至VDD。然后，电荷堆积在每个分离的FD结上。堆积以后，通过激活RS栅，选择每行。在列线上读出信号值，其中在源极跟随器上具有负载。接着，将像素复位，并再次取样。样品之间的差异代表离子浓度。通过双重采样，减少Ι/f噪音。但是，没有消除热复位噪音，因为复位值在时间上不相关。可以如下减少热噪音:通过遵循复位运行，使功率减半，其中在取样之前具有亚阈值复位。一般而言，热噪音低于由电荷堆积产生的信号。具有总开闭器的关联的复位方案在其它构型中是可得到的。使用表面电势图的基础电荷堆积方案显不在图20中。仅显不电极，因为所述晶体管仅用于读出。在这些序列中的每一个中，增加的电势指向下，正如显示含有电子的势阱的惯例一样。在图20A-Q中显示了电荷堆积的4个循环。首先，从在IS电极下面的通道取出所有电荷，并使用在FD上的高电势完全清空所述通道(A)。接着，TX栅转换至低电势，后者建立限制垒(B)。使用填充和溢出运行来生成与在IS电极处的离子浓度成比例的电荷包(C-D) 0在下一个循环中，该电荷包转移至FD结，所述FD结由于电子而释放。所述简图显示了在FD结上的电子堆积，但是电压实际上降低。在许多循环以后，如图20E-Q所示，信噪比提高，且可以具有增益地读出信号。可以使用数百个至数百万个循环来放大信号。在替代实施方案中，可以转换电极的次序，和/或可以使用IS电极作为垒而不是阱。可以将晶体管加入该堆积线中，以实现大像素阵列。使用辅助晶体管来增加速度。但是，应当指出，为了实现堆积线的完整像素阵列，没有晶体管是必需的。相反，可以分配阵列，使得不需要晶体管。在一个实施方案中，FD结与列线连接。在读出像素之前，列线复位至VDD。然后，如下选择行:将该行的电荷直接堆积在列线上。在许多循环以后，列释放至与离子浓度直接成比例的值。由于列线的电容依赖于行的总数，需要的堆积的量依赖于行数。可以将阵列分成子阵列，以使定时可缩放。例如，每100行可以含有一个局部的源极跟随器缓冲器，后者则连接至总阵列。该分层方案一般而言可以与所有读出方案一起使用，以便快速读出大像素阵列。由于载体的热活动，不能没有噪音地产生电荷包。每次填充和溢出运行都产生与KTC (热噪音in the浮动扩散电容器)成比例的电荷误差，其中C = CoxX离子敏感电极的面积。在填充运行过程中，电荷可以在电子源和限制阱之间自由流动。但是，在溢出运行过程中，所述装置进入亚阈值模式，且载体通过扩散来移动(大部分在仅一个方向)，这会导致抵抗通道的热噪音减半。每个电荷包的电子中的总噪音因此是sqrt(KTC/2)/q，其中q代表以库伦为单位的I个电子的电荷(1.6x10_19)。电子的信号等于VC/q。η个循环以后的信噪比等于V * sqrt(2nC/KT)。应当指出，信噪比随堆积循环次数的平方根而提高。对于小信号水平，堆积的量将限于VR参比电极和离子敏感电极之间的阈值失配。由于在每个像素中存在参比电极，且所述电极是电荷耦合的，每对电极之间的相对阈值失配较小。假定该差异是约lmV，超过1000个堆积循环应当是可行的，从而使信噪比提高超过30倍。作为实例，如果信号是lmV，且电极面积是I平方微米，满足Cox = 5fF/um2，在1000个循环以后的信噪比是50: I。由于信号水平然后达到IV，预期没有其它噪音源是相关的。为了清楚，优势噪音仅仅是众所周知的电荷包热噪音。图21和22显示了具有仅2个晶体管的IS堆积像素。通过在读出行以后使用去活化顺序，消除选择晶体管。为了去活化，释放FD结，这会降低FD结的电势，并静止该行的源极跟随器。图22的像素的表面电势图显示在图23中。图24显示了具有2个晶体管和4个电极的IS堆积像素。该像素生成填充和溢出电荷包，并同时读出所有的FD结。第4个电极允许总开闭器运行和相关的双重采样。为了更快的读出，如果电荷堆积充分地减少Ι/f噪音贡献，可以使用一次抽样。图25显示了图24的像素的基础运行的表面电势图。图26显示了具有I个晶体管和3个电极的IS堆积像素。可以清空所述通道，并从相同结供给。该像素依赖于电荷耦合，且信号范围低于其它像素的信号范围。可得到几种设计变换，取决于希望的运行模式。C⑶通道是表面模式，并在标准CMOS技术(优选地低于0.13um)中构建。可以加入额外的植入物，以避免表面陷扰和其它缺陷。通道档块和通道可以从供体和受体杂质植入物形成。通道可以由多种植入物制成，以产生对于运行模式而言最佳的电势分布图。图27显示了三晶体管(3T)自动像素传感器的一个实施方案。所述三晶体管是复位晶体管2701、源极跟随器2702和行选开关2703。所述复位晶体管2701具有:受复位信号RST控制的栅，与像素的浮动扩散(FD)联接的源，和与固定电压连接的排出装置。所述源极跟随器2702的栅与复位晶体管2701的源相连，且它的排出装置与固定电压相连。行选晶体管2703的栅与行线相连，它的排出装置与固定电压相连，且它的源与列相连。与像素相互作用的其它电极包括:转移栅TG、离子选择电极ISE、输入控制栅ICG和输入扩散ID。这3个元件形成电荷耦合电极，后者以与图19中的VS、VR和TX相同的方式运行。图28显示了 3T自动像素传感器的一个替代实施方案。图28中的传感器和图27所示的传感器之间的差别是，传感器2800具有第二输入控制栅ICG2，其允许对离子敏感电极附近的势垒进行更多的控制。图29显示了具有采样保持电路的3T自动像素传感器的一个实施方案，其可以用于消除信号变异。如图所示，行选晶体管2703的栅受行选移位寄存器提供的行elm信号控制。行选晶体管2703的源与电流吸收器ISink2902和列缓冲器2903联接。所述电流吸收器ISink 2902可以被电压VBl偏压，且列缓冲器(其可以是放大器)可以被电压VB2偏压。所述采样保持电路2901可以包括:开关SH、开关CAL、电容器Csh和放大器Amp。所述开关SH的输入与列缓冲器2903的输出联接，且它的输出与电压VREF (通过开关CAL)、电容器Csh的上部和放大器Amp的输入联接。放大器由电压VB2偏压。放大器的输出与开关2904联接，所述开关2904由来自列选移位寄存器的信号ColSeln控制。开关2904的输出在到达输出线端Vtjut之前被输出缓冲器2905缓冲。所述输出缓冲器被电压VB3偏压。图30显示了具有关联的双重采样电路的3T自动像素传感器的一个实施方案。图30中的传感器和图29中的传感器之间的最显著差异是，前者使用关联的双重采样电路3001来测量来自列缓冲器2903的信号。在关联的双重采样电路3001中的放大器经由开关SH和电容器Cin在它的第一输入处接收列缓冲器2903的输出。所述放大器在它的第二输入处接收参比电压VREF，且被电压VB2偏压。复位开关RST和电容器Cf与所述放大器平行地联接。图31显示了用于4个像素阵列的2.5T自动像素传感器的一个实施方案。每个像素具有它自身的转移晶体管TXl、TX2、TX3和ΤΧ4和它自身的复位晶体管。每个转移晶体管的排出装置与同一像素中的复位晶体管的源联接，且每个转移晶体管的源与源极跟随器的栅联接。图32显示了用于4个像素阵列的1.75Τ自动像素传感器的一个实施方案。每个像素具有它自身的转移晶体管。每个转移晶体管的源与同一像素的浮动扩散联接，且每个转移晶体管的排出装置与传感器的复位晶体管RST的排出装置联接。本文具体地解释和描述了本发明的几个实施方案。但是，应当理解，上述教导覆盖本发明的改进和变体。在其它情况下，没有详细描述公知的操作、组件和电路，以免影响对实施例的理解。可以理解，本文所公开的具体结构和功能细节可以是代表性的，而不一定限制实施方案的范围。例如，用NMOS描述了一些实施方案。技术人员会理解，也可以使用PMOS。本领域技术人员从前面的描述可以理解，本发明可以以多种形式实现，且各个实施方案可以单独地或组合地实现。因此，尽管已经结合其具体实施例描述了本发明的实施方案，不应如此限制本发明的实施方案和/或方法的真实范围，因为熟练的从业人员在研究附图、说明书和下述权利要求以后会明白其它修改。各个实施方案可使用硬件元件、软件元件或者它们的结合来实现。硬件元件的实例可以包括:处理器、微处理器、电路、电路元件(例如晶体管、电阻器、电容器、电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑装置(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等。软件的实例可以包括:软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或者它们的任何结合。确定实施方案是否使用硬件元件和/或软件元件来实现，可根据任何数量的因素而改变，所述因素例如希望的计算速率、功率级、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及其它设计或性能限制。一些实施方案可以例如使用计算机可读介质或产品来实现，所述介质或产品可存储指令或指令集，所述指令或指令集如果被机器执行，会使所述机器执行根据实施方案的方法和/或操作。这样的机器可包括例如:任何适当的处理平台、计算平台、计算装置、处理装置、计算系统、处理系统、计算机、处理器等，并且可使用硬件和/或软件的任何适当组合来实现。所述计算机可读介质或产品可包括例如:任何适当类型的存储器单元、存储器装置、存储器产品、存储器介质、存储装置、存储产品、存储介质和/或存储单元，例如存储器、可移动或不可移动介质、可擦除或不可擦除介质、可写或可重写介质、数字或模拟介质、硬盘、软盘、光盘只读存储器(CD-ROM)、可记录光盘(CD-R)、可重写光盘(CD-RW)、光盘、磁介质、磁光介质、可移动存储卡或盘、各种类型的数字多功能光盘(DVD)、磁带、盒式磁带等。所述指令可以包括任何适当类型的代码，例如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码、加密代码等，所述代码使用任何适当的高级的、低级的、面向对象的、可视的、编译的和/或解释的编程语言来实现。
权利要求
1.一种化学检测像素，其包括: 一个且仅一个晶体管，所述晶体管是化学敏感的晶体管(ChemFET)； 一个且仅一个行线；和 一个且仅一个列线。
2.根据权利要求1所述的化学检测像素，其中所述化学敏感的晶体管是具有浮动栅的场效应晶体管。
3.根据权利要求2所述的化学检测像素，其中所述化学敏感的场效应晶体管的排出装置与所述行线联接，且所述化学敏感的晶体管的源与所述列线联接。
4.根据权利要求2所述的化学检测像素，其中所述ChemFET的排出装置与所述列线联接，且所述ChemFET的源与所述行线联接。
5.根据权利要求2所述的化学检测像素，其中所述ChemFET以源极跟随器模式构建，其中所述ChemFET的排出装置与固定电压联接，且所述ChemFET的源经由电流源接地，且其中所述ChemFET的源与输出 线联接。
6.一种化学检测像素阵列，其包括: 多个化学敏感的像素，每个像素包括: 一个且仅一个晶体管，所述晶体管是化学敏感的晶体管(ChemFET)个且仅一个行线；和一个且仅一个列线；和 读出开关， 其中所述ChemFET是具有浮动栅的场效应晶体管，且其中所述ChemFET的排出装置与所述行线联接，且所述ChemFET的源与所述列线联接。
7.根据权利要求6所述的化学检测像素阵列，其中所述读出开关是列读出开关。
8.根据权利要求7所述的化学检测像素阵列，其中所述列读出开关包括第一开关，所述第一开关用于将所述阵列中的像素列接地。
9.根据权利要求7所述的化学检测像素阵列，其中所述列读出开关包括第一开关，所述第一开关用于将所述阵列中的像素列预充电至参比电压。
10.一种化学检测像素阵列，其包括: 多个化学敏感的像素，每个像素包括:一个且仅一个晶体管，所述晶体管是化学敏感的晶体管(ChemFET);—个且仅一个行线；和一个且仅一个列线；和 读出开关， 其中所述ChemFET是具有浮动栅的场效应晶体管，且其中所述ChemFET的排出装置与所述列线联接，且所述ChemFET的源与所述行线联接。
11.根据权利要求10所述的化学检测像素阵列，其中所述读出开关是列读出开关。
12.根据权利要求10所述的化学检测像素阵列，其中所述列读出开关包括第一开关，所述第一开关用于将所述阵列中的像素列接地。
13.一种像素阵列，所述像素阵列包括: 多个像素，其中每个像素包括: 一个且仅一个化学敏感的场效应晶体管(ChemFET)，其具有浮动栅和与固定电压线联接的源；和 共源共栅装置，所述共源共栅装置与所述ChemFET的排出装置联接；其中所述共源共栅装置构造成抵消所述ChemFET的栅-至-排出装置寄生电容。
14.根据权利要求13所述的像素阵列，其中所述共源共栅装置包括不是ChemFET的第二晶体管。
15.根据权利要求14所述的像素阵列，其中所述第二晶体管具有:与偏置电压联接的栅、与所述ChemFET的排出装置联接的源、和经由电流源与固定电压线联接的排出装置。
16.—种像素阵列,其包括: 多个像素，其中每个像素包括: 一个且仅一个化学敏感的场效应晶体管(ChemFET)，其具有浮动栅和与固定电压线联接的源；和 共源共栅装置，其与所述像素阵列联接； 其中所述共源共栅装置构造成控制所述ChemFET的增益。
17.根据权利要求16所述的像素阵列，其中所述共源共栅装置包括:具有与偏置电压线联接的栅的非-ChemFET晶体管，在所述像素阵列中的列末端处与所述ChemFET的排出装置联接的源，和经由电流源与固定电压线联接的排出装置。
18.—种化学敏感的像素，其包括: 一个且仅一个化学敏感的晶体管；和 选择装置，其包括一 个且仅一个非化学敏感的晶体管。
19.根据权利要求18所述的化学敏感的像素，其中所述选择装置是行选装置。
20.根据权利要求18所述的化学敏感的像素，其中所述化学敏感的晶体管是离子敏感的场效应晶体管(ISFET)。
21.一种化学敏感的像素阵列，其包括: 多个化学敏感的像素，每个像素包括: 一个且仅一个化学敏感的场效应晶体管(ChemFET);和 选择装置，其包括一个且仅一个非化学敏感的晶体管。
22.根据权利要求21所述的化学敏感的像素阵列，其中所述多个ChemFET具有共同的排出装置。
23.根据权利要求21所述的化学敏感的像素阵列，其中所述多个ChemFET包括多对ChemFET，且其中每对ChemFET共有共同的排出装置。
24.根据权利要求21所述的化学敏感的像素阵列，其中所述多个ChemFET包括多对ChemFET，且其中每对ChemFET共有公共源。
25.—种电路，其包括: 输入线，其与化学敏感的像素阵列联接； 第一电荷泵；和 输出线，其中所述化学敏感的像素阵列包括多个化学敏感的像素，每个像素包括化学敏感的晶体管。
26.根据权利要求25所述的电路，其中所述多个化学敏感的像素中的每个像素是单晶体管像素。
27.根据权利要求25所述的电路，其中所述多个化学敏感的像素中的每个像素是双晶体管像素。
28.一种方法，其包括: 使输入线与化学敏感的像素阵列联接，所述阵列包括多个化学敏感的像素，每个像素包括化学敏感的晶体管；和 提供在所述输入线和输出线之间的第一电荷泵。
29.根据权利要求28所述的方法，其中所述多个化学敏感的像素中的每个像素是单晶体管像素。
30.根据权利要求28所述的方法，其中所述多个化学敏感的像素中的每个像素是双晶体管像素。
31.一种运行电荷泵的方法，所述电荷泵与具有输出线的化学敏感的像素阵列联接，所述阵列包括多个化学敏感的像素，每个像素包括化学敏感的晶体管，所述方法包括: 接收第一阶段信号； 响应于接收所述第一阶段信号，将多个电容器连接成并联构型，其中所述多个电容器中的每一个的一个线端与所述化学敏感的像素阵列的输出线联接； 接收第二阶段信号； 响应于接收所述第二阶段信号，将所述多个电容器重新连接成串联构型，其中在所述串联构型的末端处的电容器的一个线端与所述化学敏感的像素阵列的输出线联接，其中在所述串联构型的末端处的电容器的所述一个线端没有与所述多个电容器中的任意其它电容器连接。
32.根据权利要求31所述的方法，其中所述第一阶段信号和第二阶段信号由与所述电荷泵联接的定时电路产生。
33.一种离子敏感的(IS)堆积像素电路，其包括: 读出电路； IS电极； 至少2个电极，所述至少2个电极与所述IS电极电荷耦合；和 用于电荷至电压转换的浮动扩散结，其中所述浮动扩散结与所述读出电路联接。
34.根据权利要求33所述的IS堆积像素电路，其中所述至少2个电极中的一个是参比电极，所述参比电极充当电荷包的鱼。
35.根据权利要求33所述的IS堆积像素电路，其中所述至少2个电极中的一个是参比电极，所述参比电极充当电荷包的阱。
36.根据权利要求33所述的IS堆积像素电路，其中所述读出电路包括一个且仅一个晶体管，所述晶体管具有:与所述浮动扩散结和第一列线联接的源和与第二列线联接的排出>J-U装直。
37.一种像素阵列，其包括至少2个IS堆积像素电路，其中每个IS堆积像素电路包括: 读出电路； IS电极； 至少2个电极，所述至少2个电极与所述IS电极电荷耦合；和 用于电荷至电压转换的浮动扩散结， 其中所述浮动扩散结与所述读出电路联接。
38.根据权利要求37所述的像素阵列，其中所述读出电路包括一个且仅一个晶体管，所述晶体管具有:与所述浮动扩散结和第一列线联接的源和与第二列线联接的排出装置。
39.根据权利要求37所述的像素阵列，其中所述读出电路包括两个且仅两个晶体管，且其中所述两个晶体管包括复位晶体管和源极跟随器晶体管。
40.一种离子敏感的(IS)堆积像素电路，其包括: IS电极； 至少2个电极，所述至少2个电极与所述IS电极电荷耦合； 用于电荷至电压转换的浮动扩散结； 复位晶体管，其具有与所述浮动扩散结联接的源和与固定电压联接的排出装置；和 转移晶体管，其具有与所述复位晶体管的源联接的排出装置。
41.一种像素阵列，其包括: 至少2个离子敏感的堆积像素电路，每个电路包括: IS电极； 至少2个电极，所述至少2个电极与所述IS电极电荷耦合； 用于电荷至电压转换的浮动扩散结； 复位晶体管，其具有与所述浮动扩散结联接的源和与固定电压联接的排出装置；和 转移晶体管，其具有与所述复位晶体管的源联接的排出装置；` 和 读出电路，其包括:源极跟随器晶体管，其具有与所述至少2个离子敏感的堆积像素电路的源联接的栅；和 行选晶体管，其具有:与行线联接的栅、与所述源极跟随器晶体管的源联接的排出装置、和与列线联接的源。
42.一种离子敏感的(IS)堆积像素电路，其包括: IS电极； 至少2个电极，所述至少2个电极与所述IS电极电荷耦合； 用于电荷至电压转换的浮动扩散结；和 转移晶体管，其具有与所述浮动扩散结联接的排出装置。
43.一种像素阵列，其包括: 至少2个离子敏感的堆积像素电路，每个电路包括: IS电极； 至少2个电极，所述至少2个电极与所述IS电极电荷耦合； 用于电荷至电压转换的浮动扩散结；和 转移晶体管，其具有与所述浮动扩散结联接的排出装置； 和 读出电路，所述读出电路包括: 复位晶体管，其具有与所述转移晶体管的排出装置联接的源； 源极跟随器晶体管，其具有与所述转移晶体管的排出装置联接的栅；和行选晶体管，其具有:与行线联接的栅、与所述源极跟随器晶体管的源联接的排出装置、和与列线联接的源。
全文摘要
本文描述了几种用于检测和测量化学反应和化合物的晶体管电路。在有些实施方案中，这样的晶体管电路包括可以用于检测和测量核酸测序反应的离子敏感的场效应晶体管(ISFET)。
文档编号H01L21/50GK103189986SQ201180041976
公开日2013年7月3日 申请日期2011年6月30日 优先权日2010年6月30日
发明者K.G.法伊夫 申请人:生命科技公司