专利名称：侧墙结构的制作方法
技术领域：
本发明涉及一种半导体器件的制作方法，特别涉及侧墙结构的制作方法。
背景技术：
在晶体管制作过程中，通常需要利用沉积工艺和刻蚀工艺等在栅极两侧制作侧墙结构。对于器件特征尺寸为55纳米以上的晶体管，其侧墙结构的宽度通常大于100埃。随着器件特征尺寸不断减小，则需要减小侧墙结构的厚度。为了制作厚度较小的侧墙结构，现有技术采用单层薄介质层制作侧墙结构，比如采用单层的薄氧化硅层或氮化硅层制作侧墙结构，但是采用单层薄氧化硅制作侧墙结构，在刻蚀氧化硅形成侧墙结构的过程中，会造成栅极两侧下方的半导体衬底的硅损伤(Si loss)，若采用单层薄氮化硅层制作侧墙结构，则 氮化硅层会在器件上造成较大的应力，从而影响器件的性能。因此需要一种制作侧墙结构的方法，能够制作出厚度较小的侧墙结构。
发明内容
本发明解决的技术问题是提供了一种侧墙结构的制作方法，能够制作出厚度较小的侧墙结构(厚度范围为50 60埃)。为了解决上述问题，本发明提出一种侧墙结构的制作方法，包括提供半导体衬底，所述半导体衬底上形成有栅极；形成初始氧化层，所述初始氧化层覆盖所述半导体衬底和栅极的表面；对栅极两侧的初始氧化层进行厚度剪裁工艺，形成厚度小于所述初始氧化层厚度的侧墙氧化层，栅极顶部和半导体衬底表面的氧化层作为保护层；形成氮化硅层，所述氮化硅层覆盖所述侧墙氧化层和保护层的表面；进行刻蚀工艺，去除位于保护层表面的氮化硅层和位于侧墙氧化层表面的部分氮化硅层，所述侧墙氧化层和栅极两侧剩余的氮化硅层构成侧墙结构。可选地，所述初始氧化层的厚度范围为45 55埃，所述侧墙氧化层的厚度范围为10 20埃，所述氮化硅层的厚度范围为65 75埃，所述侧墙氧化层两侧剩余的氮化硅层的厚度范围为35 45埃，所述侧墙结构的厚度范围为50 60埃。可选地，所述厚度裁剪工艺利用等离子体刻蚀工艺进行，所述等离子体刻蚀工艺的气体为CF4和02气体混合气体，CF4和02气体的流量比的范围为2 : I 5 : 1，偏置功率为0，等离子体刻蚀工艺的腔室压力为30 70mTorr，工艺时间为10 25秒。可选地，所述初始氧化层利用低压化学气相沉积工艺制作。可选地，所述氮化硅层的刻蚀工艺采用等离子体刻蚀工艺进行，包括利用CF4气体形成等离子体对氮化硅层进行刻蚀，去除的氮化硅层的厚度为18 22埃；利用CF4、02、惰性气体的混合气体对氮化硅层进行刻蚀，所述CF4和02的流量比范围为I : I 4 : 1，刻蚀时间为10 15秒；
采用CH3F和02的混合气体进行刻蚀所述CH3F和02的流量比范围为I : I
3 I，刻蚀时间为20 30秒。可选地，所述氮化硅层利用炉管工艺制作。可选地，还包括清洗步骤，去除所述厚度剪裁工艺形成的聚合物和颗粒物。与现有技术相比，本发明具有以下优点本发明对栅极两侧的初始氧化层进行厚度剪裁工艺，形成了厚度较小的侧墙氧化层，因而能保证形成厚度较小的侧墙结构，而栅极顶部和半导体衬底表面的氧化层作为保护层，该保护层在进行刻蚀工艺去除氮化硅层的同时能够保护半导体衬底和栅极顶部，使得半导体衬底和栅极免于受到刻蚀工艺的损伤；利用本发明实施例形成的侧墙结构的厚度范围为50 60埃；进一步优化地，所述厚度剪裁工艺利用等离子体刻蚀工艺进行，所述等离子体刻蚀工艺的参数为气体为CF4和02气体混合气体，CF4和02气体的流量比的范围为2 I 5 1，偏置功率为0，等离子体刻蚀工艺的腔室压力为30 70mTorr，工艺时间为10 25秒，从而保证了对所述初始氧化层的水平/垂直方向的垂直选择比较高，即在将栅极两侧的初始氧化层的厚度减小而形成侧墙氧化层的同时，也保证了半导体衬底表面的初始氧化硅层的厚度基本不变，从而该位于半导体衬底表面和栅极顶部的初始氧化硅层可以作为保护层，在进行刻蚀工艺去除位于保护层表面的氮化硅层和栅极两侧的部分氮化硅层的过程中，避免栅极顶部和半导体衬底受到损伤，减少了对氮化硅层的刻蚀工艺的选择比的要 求；进一步优化地，所述初始氧化硅层和氮化硅层分别利用现有的低压化学气相沉积工艺和炉管工艺制作，从而本发明的侧墙结构的制作工艺简单。
图I是本发明一个实施例的侧墙结构的制作方法流程示意图；图2 图6是本发明一个实施例的侧墙结构的剖面结构示意图。
具体实施例方式对于特征尺寸在65纳米及以上的工艺，侧墙结构的厚度较大，通常大于100埃，侧墙结构的制作工艺相对容易。但是随着器件特征尺寸的减小，发明人发现，利用现有技术无法形成厚度较小的侧墙结构。若采用单层氧化硅层制作侧墙结构，则在刻蚀氧化硅层形成侧墙结构的过程会造成半导体衬底的娃损伤(Siloss),若采用单层氮化娃层制作侧墙结构，则氮化硅层在器件上造成较大的应力，从而影响器件的性能。因此发明人考虑采用氧化硅层和氮化硅层制作侧墙结构，为了保证形成的侧墙结构的厚度能够满足50 60埃，则需要保证氧化硅层的厚度不超过55埃，氮化硅层的厚度不超过75埃，这样需要对现有的氧化硅层和氮化硅层的工艺进行改进，从而无法与现有的工艺兼容。为了解决上述问题，本发明提出一种侧墙结构的制作方法，具体请结合图I所述的本发明一个实施例的侧墙结构的制作方法流程示意图，所述方法包括步骤SI，提供半导体衬底，所述半导体衬底上形成有栅极；
步骤S2，形成初始氧化层，所述初始氧化层覆盖所述半导体衬底和栅极的表面；步骤S3，对栅极两侧的初始氧化层进行厚度剪裁工艺，形成厚度小于所述初始氧化层厚度的侧墙氧化层，栅极顶部和半导体衬底表面的氧化层作为保护层；步骤S4,形成氮化硅层，所述氮化硅层覆盖所述侧墙氧化层和保护层的表面；步骤S5，进行刻蚀工艺，去除位于保护层表面的氮化硅层和位于侧墙氧化层表面的部分氮化硅层，所述侧墙氧化层和栅极两侧剩余的氮化硅层构成侧墙结构。下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好地说明本发明的技术方案，请结合图2 图6所示的本发明一个实施例的侧墙结构的制作方法流程示意图。首先，请结合图2，提供半导体衬底100，所述半导体衬底100上形成有栅极110。所述半导体衬底100的材质可以为娃。 然后，请参考图3，形成初始氧化层120，所述初始氧化层120覆盖所述半导体衬底100和栅极110的表面。所述初始氧化层120的厚度范围为45 55埃。作为本发明的一个可选实施例，所述初始氧化层120的厚度为50埃。作为一个实施例，所述初始氧化层120利用低压化学气相沉积(LPCVD)工艺制作。在后续的工艺步骤中，将进行厚度剪裁工艺，使得位于栅极110两侧的初始氧化层的厚度减小，而位于半导体衬底100的表面和栅极110顶部的初始氧化层的厚度不变，从而位于所述半导体衬底100表面和栅极110顶部的初始氧化层120在后续将作为保护层，对半导体衬底100表面和栅极110的顶部进行保护，而在栅极110两侧的初始氧化层经过厚度剪裁后形成厚度较小的侧墙氧化层。然后，请参考图4，对栅极110两侧的初始氧化层进行厚度裁剪工艺，在栅极110两侧形成侧墙氧化层121，而保留于栅极110的顶部和半导体衬底100表面的初始氧化层作为保护层122。本实施例中，所述厚度剪裁工艺对所述初始氧化层的水平/垂直方向的垂直选择比较高，即在将栅极110两侧的初始氧化层的厚度减小而形成侧墙氧化层的同时，也保证了半导体衬底表面的初始氧化硅层的厚度基本不变。作为一个实施例，所述厚度剪裁工艺利用等离子体刻蚀工艺进行，所述等离子体刻蚀工艺的参数为气体为CF4和02气体混合气体，CF4和02气体的流量比的范围为2 : I 5 : 1，偏置功率为0，等离子体刻蚀工艺的腔室压力为30 70mTorr，工艺时间为10 25秒。为了保证形成厚度较小的侧墙结构，经过厚度剪裁工艺形成的侧墙氧化层121的厚度范围应为10 20埃。作为一个实施例，所述侧墙氧化层121的厚度为15埃。作为优选的实施例，在厚度剪裁工艺后，可以进行清洗步骤，去除所述厚度剪裁工艺形成的聚合物和颗粒物，防止上述聚合物和颗粒物对后续工艺步骤造成交叉污染，提高器件的良率。然后，请参考图5，形成覆盖所述侧墙氧化层121和保护层122的氮化硅层130。作为一个实施例，所述氮化硅层130利用现有的炉管工艺制作。所述氮化硅层130的厚度范围为65 75埃。作为一个实施例，所述氮化硅层130的厚度范围为60埃。在后续将通过刻蚀工艺将位于保护层122上方的氮化硅层去除，而保留位于侧墙氧化层121两侧的氮化娃层。请参考图6，进行刻蚀工艺，去除位于保护层122表面的氮化硅层和位于侧墙氧化层表面的部分氮化硅层，所述侧墙氧化层121和栅极110两侧剩余的氮化硅层131构成侧墙结构140。所述侧墙氧化层121两侧剩余的氮化硅层131的厚度范围为35 45埃，所述侧墙结构的厚度范围为50 60埃。作为一个实施例，所述侧墙氧化层121两侧剩余的氮化硅层131的厚度为40埃，所述侧墙氧化层121的厚度范围为15埃，最终形成的侧墙结构121的厚度范围为55埃。所述氮化硅层的刻蚀工艺采用等离子体刻蚀工艺进行，包括第一刻蚀步骤，利用CF4气体形成等离子体对氮化硅层进行刻蚀，去除的氮化硅层的厚度为18 22埃；第二刻蚀步骤，也是主刻蚀步骤，利用CF4、02、惰性气体的混合气体对氮化硅层进行刻蚀，所述CF4和02的流量比范围为I : I 4 : 1，刻蚀时间为10 15秒；
第三刻蚀步骤，也是过刻蚀步骤，采用CH3F和02的混合气体进行刻蚀所述CH3F和02的流量比范围为I : I 3 : 1，刻蚀时间为20 30秒。上述刻蚀工艺中，保护层122对半导体衬底100和栅极110进行了保护。与现有技术相比，本发明具有以下优点本发明对栅极两侧的初始氧化层进行厚度剪裁工艺，形成了厚度较小的侧墙氧化层，因而能保证形成厚度较小的侧墙结构，而栅极顶部和半导体衬底表面的氧化层作为保护层，该保护层在进行刻蚀工艺去除氮化硅层的同时能够保护半导体衬底和栅极顶部，使得半导体衬底和栅极免于受到刻蚀工艺的损伤；利用本发明实施例形成的侧墙结构的厚度范围为50 60埃；进一步优化地，所述厚度剪裁工艺利用等离子体刻蚀工艺进行，所述等离子体刻蚀工艺的参数为气体为CF4和02气体混合气体，CF4和02气体的流量比的范围为2 I 5 1，偏置功率为0，等离子体刻蚀工艺的腔室压力为30 70mTorr，工艺时间为10 25秒，从而保证了对所述初始氧化层的水平/垂直方向的垂直选择比较高，即在将栅极两侧的初始氧化层的厚度减小而形成侧墙氧化层的同时，也保证了半导体衬底表面的初始氧化硅层的厚度基本不变，从而该位于半导体衬底表面和栅极顶部的初始氧化硅层可以作为保护层，在进行刻蚀工艺去除位于保护层表面的氮化硅层和栅极两侧的部分氮化硅层的过程中，避免栅极顶部和半导体衬底受到损伤，减少了对氮化硅层的刻蚀工艺的选择比的要求；进一步优化地，所述初始氧化硅层和氮化硅层分别利用现有的低压化学气相沉积工艺和炉管工艺制作，从而本发明的侧墙结构的制作工艺简单。因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
权利要求
1.一种侧墙结构的制作方法，其特征在于，包括 提供半导体衬底，所述半导体衬底上形成有栅极； 形成初始氧化层，所述初始氧化层覆盖所述半导体衬底和栅极的表面； 对栅极两侧的初始氧化层进行厚度剪裁工艺，形成厚度小于所述初始氧化层厚度的侧墙氧化层，栅极顶部和半导体衬底表面的氧化层作为保护层； 形成氮化硅层，所述氮化硅层覆盖所述侧墙氧化层和保护层的表面； 进行刻蚀工艺，去除位于保护层表面的氮化硅层和位于侧墙氧化层表面的部分氮化硅层，所述侧墙氧化层和栅极两侧剩余的氮化硅层构成侧墙结构。
2.如权利要求I所述的侧墙结构的制作方法，其特征在于，所述初始氧化层的厚度范围为45 55埃，所述侧墙氧化层的厚度范围为10 20埃，所述氮化硅层的厚度范围为65 75埃，所述侧墙氧化层两侧剩余的氮化硅层的厚度范围为35 45埃，所述侧墙结构的厚度范围为50 60埃。
3.如权利要求I所述的侧墙结构的制作方法，其特征在于，所述厚度裁剪工艺利用等离子体刻蚀工艺进行，所述等离子体刻蚀工艺的气体为CF4和02气体混合气体，CF4和02气体的流量比的范围为2 : I 5 : 1，偏置功率为0，等离子体刻蚀工艺的腔室压力为30 70mTorr，工艺时间为10 25秒。
4.如权利要求I所述的侧墙结构的制作方法，其特征在于，所述初始氧化层利用低压化学气相沉积工艺制作。
5.如权利要求I所述的侧墙结构的制作方法，其特征在于，所述氮化硅层的刻蚀工艺采用等离子体刻蚀工艺进行，包括 利用CF4气体形成等离子体对氮化硅层进行刻蚀，去除的氮化硅层的厚度为18 22埃； 利用CF4、02、惰性气体的混合气体对氮化硅层进行刻蚀，所述CF4和02的流量比范围为I : I 4 : 1，刻蚀时间为10 15秒； 采用CH3F和02的混合气体进行刻蚀所述CH3F和02的流量比范围为I : I 3 : 1，刻蚀时间为20 30秒。
6.如权利要求I所述的侧墙结构的制作方法，其特征在于，所述氮化硅层利用炉管工艺制作。
7.如权利要求I所述的侧墙结构的制作方法，其特征在于，还包括清洗步骤，去除所述厚度剪裁工艺形成的聚合物和颗粒物。
全文摘要
本发明提出一种侧墙结构的制作方法，包括提供半导体衬底，所述半导体衬底上形成有栅极；形成初始氧化层，所述初始氧化层覆盖所述半导体衬底和栅极的表面；对栅极两侧的初始氧化层进行厚度剪裁工艺，形成厚度小于所述初始氧化层厚度的侧墙氧化层，栅极顶部和半导体衬底表面的氧化层作为保护层；形成氮化硅层，所述氮化硅层覆盖所述侧墙氧化层和保护层的表面；进行刻蚀工艺，去除位于保护层表面的氮化硅层和位于侧墙氧化层表面的部分氮化硅层，所述侧墙氧化层和栅极两侧剩余的氮化硅层构成侧墙结构。本发明解决的技术问题是提供了一种侧墙结构的制作方法，能够制作出厚度较小的侧墙结构(厚度范围为50～60埃)。
文档编号H01L21/311GK102709167SQ201210208908
公开日2012年10月3日 申请日期2012年6月21日 优先权日2012年6月21日
发明者张瑜, 李全波 申请人:上海华力微电子有限公司