专利名称：裂缝检测线器件和方法
技术领域：
本发明一般涉及半导体器件的制作并且更具体地涉及用于半导体器件的测试结构和方法。
背景技术：
一般通过切割工艺从晶片单一化芯片。切割工艺可能在单一化的芯片中产生或者引起管芯裂缝或者碎屑。
发明内容
根据本发明的实施例，公开一种半导体器件。该半导体器件包括在芯片内的裂缝·检测线，裂缝检测线包围芯片的内区域，其中裂缝检测线包括第一端子和第二端子。该半导体器件还包括测试电路，连接到第一端子和第二端子，测试电路被配置成在裂缝检测线之上测量信号；以及输出端子，输出端子连接到测试电路并且配置成提供测量的信号。根据本发明的实施例，公开一种制造半导体器件的方法。该方法包括形成包围集成电路的裂缝检测线；在集成电路中形成测试电路，测试电路连接到裂缝检测线；并且形成输出端子，输出端子连接到测试电路。根据本发明的实施例，公开一种用于测试半导体器件的方法。该方法包括提供具有裂缝检测线的半导体芯片；在裂缝检测线之上测量模拟信号；并且从输出端子读取模拟信号。根据本发明的实施例，公开一种半导体器件，该半导体器件包括在芯片内的裂缝检测线，其中裂缝检测线布置于包围芯片的内区域的裂缝停止屏障(barrier)旁边，并且其中裂缝检测线包括在互连结构中的至少一个传导段和在衬底中的至少一个衬底传导段。
为了更完整理解本发明及其优点，现在参照与附图结合进行的下文描述，在所述附图中
图I示出了具有多个芯片的半导体晶片的俯视 图2示出了半导体晶片中的单个芯片的具体视 图3a示出了裂缝检测线的实施例的横截面 图3b示出了裂缝检测线的实施例的横截面 图3c示出了裂缝检测线的实施例的横截面 图3d示出了裂缝检测线的实施例的横截面 图4示出了用于制造裂缝检测线的方法的流程 图5a示出了测试电路的实施例；
图5b示出了测试电路的实施例；并且
图6示出了用于设置裂缝可靠性测试程序中的参考值的流程图。
具体实施例方式下文具体讨论当前优选实施例的实现和使用。然而应当理解，本发明提供可以在广泛多种具体背景中实现的许多适用发明概念。讨论的具体实施例仅举例说明用于实现和使用本发明的具体方式而未限制本发明的范围。通常在加工半导体晶片之后将晶片单一化成个别芯片。单一化芯片包括半导体衬底和其上的互连结构。互连结构是在隔离材料中嵌入的传导线和塞/通路的网状物。隔离材料通常由低介电常数的材料或者超低介电常数的材料(低k材料)制成。低k材料具有比二氧化硅的k值更小的k值。低k材料往往具有低机械强度和弱粘合性质。芯片切分工艺可能在低k材料内产生裂缝或者分层。裂缝可能穿透芯片并且引起芯片失效。另外，裂缝可能不仅损坏互连结构而且可能还向下层半导体衬底中传播。经常未借助评估工具就可以看见裂缝或者碎屑，因为它们在芯片的表面上可见。然而一些裂缝(例如比如发丝裂缝)可能损坏芯片而不可见。另外，一些裂缝可能向芯片中传播而未在切割芯片时引起损坏。相反，这些裂缝随时间穿透芯片的内部，从而芯片可能在数月或者数年操作之后失效。如果例如在救生应用(比如气囊)中使用芯片，则这些潜在芯片裂缝特别有害。将在具体背景(即用于半导体芯片的裂缝检测线)中关于实施例描述本发明。然而本发明的实施例也可以应用于将从裂缝检测线受益的其它应用。本发明的实施例提供一种包括衬底传导段和金属传导段的裂缝检测线。本发明的实施例提供配置成模拟测试裂缝检测线的测试电路。测试电路被配置成电测试裂缝或者碎屑是否部分损坏芯片。本发明实施例的优点是检测芯片的半导体衬底中的裂缝或者碎屑。又一优点是检测对芯片的潜在损坏。现在参照图1，示出了根据本发明实施例的包括多个芯片或者管芯110的半导体晶片100的俯视图。芯片110可以是方形或者矩形形状。每个芯片110包括集成电路或者独立器件。在加工半导体晶片100之后，芯片110在设置于芯片110之间的划分线120彼此分离。划分线120位于芯片110的周界。沿着划分线120通过锯切或者激光切割工艺单一化芯片110。图2是图I中所示的晶片100的部分的更具体视图，该视示了根据本发明实施例的包括裂缝检测线130的图I的芯片110的俯视图。裂缝检测线130形成于至少一个传导材料层和衬底中。可以与可选裂缝停止屏障或者裂缝防止结构140邻近形成裂缝检测线130。在一个实施例中，裂缝检测线130形成于芯片110的边缘115与芯片110 (例如集成电路)的内部区域116之间。在另一实施例中，裂缝检测线110形成于裂缝停止屏障140与集成电路110的内部区域116之间。裂缝防止结构140包括形成于芯片110的一个或者多个金属化层中的金属结构。裂缝防止结构140有高机械强度。裂缝检测线在一些实施例中包括在裂缝防止结构140旁边设置于整个芯片110周围的堆叠通路链。裂缝检测线130包括传导结构并且与芯片110的内部区域116的周界邻近设置。裂缝检测线130包括与集成电路116的周界邻近设置的传导结构。传导结构可以包括围绕周界的环形形状。传导结构可以包围芯片的除了在第一端子112a与第二端子112b之间的线中的少量不连续之外的内区域。然而传导结构可以包括任何形状，只要该形状能够检测穿透芯片110的内部分116的裂缝或者碎屑。裂缝检测线130包括形成于一个或者多个材料层和衬底中的多个传导段。裂缝检测线130可以例如形成于裂缝防止结构140形成于其中的相同材料层中。裂缝检测线130可以用来检测可能在芯片110从晶片100分离时形成的裂缝。为了测试芯片Iio的裂缝，向检测线130的第一端子112a和第二端子112b施加电压。电流在向两个端子112a/112b施加电压期间流动。如果在裂缝检测线130之上无(或者几乎无)电压降，则检测线130完整并且裂缝未中断或者断裂。如果在裂缝检测线130之上有一定电压降，则检测线可能部分断裂，而如果在裂缝检测线130之上有完全或者几乎完全的电压降，则可能切割或者严重损坏裂缝检测线。图3a示出了裂缝检测线130的实施例的横截面图。裂缝检测线130形成于半导 体衬底200和互连结构300中。半导体衬底200可以包括体硅或者绝缘体上硅(SOI)。备选地，半导体衬底200可以包括化合物半导体(比如GaAs、InP、Si/Ge或者SiC)。比如晶体管、二极管、存储器器件、MEMS等的半导体部件可以形成于衬底200中。衬底传导段210形成于衬底200中。可以沿着衬底200的顶表面205设置或者可以在衬底200中嵌入(即在与顶表面205相距一段距离处设置)衬底传导段210。可以在衬底200中注入其它注入物之时形成衬底传导段210。例如可以在形成晶体管的源极和漏极之时形成衬底传导段210。备选地，可以在单独的注入工艺步骤中形成衬底传导段210。衬底传导段210可以包括掺杂硅层或者嵌入金属层。该嵌入金属层可以例如包括钨、铝或者铜。备选地，衬底传导段210可以例如包括其它传导材料，比如硅化物。衬底传导段210在第一端211连接到第一 M1传导段310而在第二端212连接到第二 M1传导段310。衬底传导段210经由接触305连接到M1传导段310。M1传导段310嵌入于高k或者超高k材料中。M1传导段310可以包括铜、铝或者另一金属。M1传导段310设置于M1互连级中。M1传导段310经由接触305电连接到衬底传导段210。接触305布置于接触层级中。接触305可以例如包括钨或者铜。M2传导段320嵌入于低k材料中。M2传导段320可以包括铜、招或者另一金属。M2传导段320设置于M2互连级中。M2传导段320通过通路/塞315电连接到M1传导段310。通路/塞315布置于V1通路层级中。通路/塞315可以包括钨、铝或者铜或者备选地包括另一类型的金属。通路/塞315可以包括与M2传导段320和/或M1传导段310相同的材料。M1传导段310可以包括如下长度，该长度包括尺度屯。M2传导段320可以包括如下长度，该长度包括尺度d2。传导衬底段210可以包括如下长度，该长度包括尺度d3。尺度Cl1, d2和d3可以相同或者备选地可以不同。例如尺度屯、d2和d3可以在一些实施例中包括约2，OOOnm或者更小,或者可以在其它实施例中例如包括大于约2，OOOnm。备选地,尺度屯、d2和d3可以包括其它值。图3b不出了裂缝检测线130的实施例的横截面图。用于M1传导段310、M2传导段320和传导衬底段210的参考标号与图3a中相同。另外，用于接触305和/或塞/通路315的参考标号也与图3a中相同。然而不同于图3a的实施例中，衬底传导段210经由接触/塞306直接电连接到M2传导段320。图3c示出了裂缝检测线130的实施例的横截面图。裂缝检测线130可以用于如下芯片，这些芯片具有多于两个金属层的互连结构。类似于图3a，衬底传导段210布置于衬底200中。衬底传导段210的第一端211连接到在X金属级中的第一 Mx传导段410，其中x=l-n并且n是设置于芯片中的金属层数。衬底传导段210的第二端212连接到在x金属级中的第二 Mx传导段410。第一 Mx传导段410连接到在y金属级中的第一 My传导段420，其中y=l_n并且其中y不等于X。第二 Mx传导段410连接到第二 My传导段420。注意x可以是高于或者低于y的金属级。层间连接405可以包括接触406和/或塞/通路407。可以通过设置于一个或者多个金属层级中的小连接425来连接接触406和塞/通路407。层间连接415也可以是接触406和/或塞/通路407。可以通过设置于一个或者多个金属层级中的小连接425来连接接触406和塞/通路407。
图3d示出了裂缝检测线130的实施例的横截面图。类似于图3b，衬底传导段210的第一端211连接到第一 Mx传导段410,而衬底传导段210的第二端212连接到第一 My传导段420。第一层间连接409连接衬底传导段210与第一 Mx传导段410。第二层间连接408连接衬底传导段210与第一 My传导段420。层间连接415连接Mx传导段410与My传导段420。再次，层间连接408、409和415可以包括接触406和/或塞/通路407和小连接425。在一个实施例中，My传导段连接到在z金属级中的Mz传导段，其中z=l-n并且其中z既不等于y也不等于x。Mz传导段可以连接到衬底传导段、Mx传导段或者My传导段。再次注意，z可以是高于或者低于X和/或y的金属级。可以通过接触406和/或塞/通路407和连接425来连接Mx、My、Mz传导段。注意图3a_3d的实施例可以用于具有多于两个金属层的芯片。金属层的传导段可以布置于相邻金属层中或者彼此进一步隔开的金属层中。例如裂缝检测线130可以仅包括传导衬底段(在第四金属层M4中的传导段和在第八金属层M8中的传导段)。在一个实施例中，裂缝检测线130可以在衬底中和在金属层Mh的每个单级上至最高金属层级中具有传导段。图4示出了制造裂缝检测线的方法450。在第一步骤460中，在衬底中形成传导衬底段。传导衬底段可以形成于衬底的顶表面或者可以嵌入于衬底中。在第二步骤465中，可以在衬底上沉积接触层。接触层可以是隔离层。例如接触层可以是氧化硅或者低k材料。在第三步骤470中，在接触层中形成接触。可以形成接触，使得第一接触连接到传导衬底段的第一端并且第二接触连接到传导衬底段的第二端。在第四步骤475中，可以在第一金属层中设置第一传导段。第一传导段的第一端可以连接到接触层中的接触之一。例如通过在接触层之上沉积隔离层、图案化和蚀刻隔离层并且用金属(比如铜或者铝)填充隔离层的开口来形成第一传导段。在第五步骤480中，在第一传导段的第二端之上的第一通路层中形成通路。例如用金属(比如铜或者铝)填充通路以形成塞。在又一步骤485中，第二传导段在第二金属层中。第二传导段的第一端连接到塞。第二传导段的第二端可以连接到第一通路层中的又一塞。备选地，第二传导段的第二端可以连接到第二金属层上方的第二通路层中的塞。可以设计该工艺用于在所有金属层级和通路层级中制造传导段和塞。可以调整工艺400使得仅在一些或者选择的金属层级中形成传导段。可以重复若干单镶嵌工艺以例如形成通路层Vx和金属化层Mx。备选地，可以使用双镶嵌工艺来形成通路Vx和金属化层Mx。在双镶嵌技术中，通过使用两个光刻掩模和工艺图案化一个绝缘材料层、然后用传导材料填充图案化的绝缘材料层来同时形成通路层和金属化层。作为实例，双镶嵌工艺可以是通路优先，其中在图案化传导线层(比如Mx)之前图案化通路级(比如Vx);或者通路最后，其中在图案化通路级(比如Vx)之前图案化传导线层(比如MxX备选地，可以通过在衬底之上依次沉积传导材料层并且图案化传导材料层以形成第一段、第二段和第三段、然后在图案化的传导材料之间形成绝缘材料，使用减法蚀刻工艺来图案化通路/塞和传导段。再次参照图2，公开了在裂缝检测线130的第一端设置的第一端子112a和在裂缝 检测线130的第二端设置的第二端子112b。第一端子112a和第二端子112b可以例如包括接触或者键合焊盘。备选地，第一端子112a和第二端子112b可以包括其它类型的电连接。第一端子112a和第二端子112b可以在一些实施例中例如包括接线键合焊盘或者倒装芯片焊盘。图5a示出了测试电路的实施例。测试电路500可以实施于芯片110上，例如实施于芯片110的内部分116中。裂缝检测线的第一端子112a电连接到放大器AMP 550的第一输入，而第二端子112b电连接到放大器AMP 550的第二输入。电压源510可以向测试电路500提供电压和电流。放大器AMP 550可以放大在裂缝检测线130之上的电压降。放大器AMP 550放大电压降，并且可以在输出AO 570测量放大的电压降。在输出AO 570的低电压可以指示裂缝检测线130未受损，在输出AO 570的高电压可以指示裂缝检测线130受损，而在输出AO 570的中等电压电平可以指示裂缝检测线130部分受损。测试电路500提供单一化工艺是否损坏单一化的芯片的信息。如果未损坏或者切割裂缝检测线，则无(或者几乎无)沿着裂缝检测线130的电阻和在电阻器R 540之上的电压降。在放大器AMP 550和输出AO 570的电压差最小。如果切割裂缝检测线130，则在裂缝检测线130中的电阻为高并且完全电压在裂缝检测线130之上下降。在电阻器R 540未测量到电压降。在AMP 550和输出A 580的电压差为高。如果损坏但是未切割裂缝检测线，则有沿着裂缝检测线130的一定电阻。电压可能在裂缝检测线130之上下降并且电压可能在电阻器R 540之上下降。在放大器AM 550的检测到的电压差可以指示裂缝检测线多么严重地受损。可选电阻器R 540可以提供重置参考电压。重置参考电压可以用来如果裂缝检测线断裂或者严重受损则通过将芯片置于重置模式来禁用芯片的功能。图5b示出了测试电路505的另一实施例。测试电路505可以提供用于与其它测试功能一起测试裂缝检测线的布置。例如测试电路505可以被配置成也测试气囊线圈的电阻。在测试电路505的实施例中，裂缝检测线112a的第一端子112a经由MUX 534电连接到放大器AMP 550的第一输入，而裂缝检测线130的第二端子112a经由MUX 532电连接到放大器AMP 540的第二输入。可以经由输出缓冲器560从输出AP 570缓冲放大器AMP 550。
图6示出了用于设置裂缝可靠性测试程序中的参考值并且用裂缝可靠性测试程序测试多个芯片的流程图600。在一个实施例中确定阈值电压，其中阈值电压为如下电压，芯片在该电压以下通过裂缝可靠性测试而芯片在该电压以上没有通过裂缝可靠性测试。在第一步骤610中，例如针对多个(n个)芯片测试裂缝检测线的电阻并且测量电压。在第二步骤620中，评估测试的芯片并且基于评估的芯片确定阈值或者参考电压。例如评估芯片可以造成设置阈值电压。阈值电压为如下电压，芯片在该电压以下视为可靠而芯片在该电压以上未视为可靠。阈值电压可以包括安全裕度。备选地，可以统计发现参考电压。在第三步骤630中，设置阈值电压作为裂缝可靠性测试程序中的参考电压。在最后步骤640中，用裂缝可靠性测试程序测试每个芯片并且基于这一测试来判决芯片是否可靠。如果测量的电压在参考电压以下则芯片通过可靠性测试，而如果测量的电压在参考电压以上则没有通过。当然，可以重新布置测试电路，使得芯片在测试电压在参考电压以上时通过而在测试电压在参考电压以下时没有通过。虽然已经具体描述本发明及其优点，但是应当理解这里可以做出各种改变、替换和变更而未脱离如所附权利要求限定的本发明的精神和范围。·另外，本申请的范围并非旨在于限于在说明书中描述的工艺、机器、制造品、物质组成、装置、方法和步骤的具体实施例。如本领域普通技术人员将根据本发明的公开内容容易理解的那样，可以根据本发明利用执行与这里描述的对应实施例基本上相同功能或者实现基本上相同结果的当前存在或者以后待开发的工艺、机器、制造品、物质组成、装置、方法或者步骤。因而所附权利要求旨在于在它们的范围内包括这样的工艺、机器、制造品、物质组成、装置、方法或者步骤。
权利要求
1.一种半导体器件，包括 在芯片内的裂缝检测线，所述裂缝检测线包围所述芯片的内区域，其中所述裂缝检测线包括第一端子和第二端子； 测试电路，连接到所述第一端子和所述第二端子，所述测试电路被配置成在所述裂缝检测线之上测量信号；以及 输出端子，所述输出端子连接到所述测试电路并且配置成提供测量的信号。
2.根据权利要求I所述的半导体器件，其中所述裂缝检测线布置于包围所述芯片的所述内区域的裂缝停止屏障旁边。
3.根据权利要求I所述的半导体器件，其中所述内区域包括集成电路。
4.根据权利要求I所述的半导体器件，其中所述裂缝检测线包括在互连结构中的至少一个传导段和在衬底中的至少一个衬底传导段。
5.根据权利要求4所述的半导体器件，其中所述裂缝检测线包括在第一金属化层中的第一传导段、在第二金属化层中的第二传导段和在所述衬底中的衬底传导段。
6.根据权利要求4所述的半导体器件，其中所述衬底传导段包括在所述衬底中的高掺杂线。
7.—种制造半导体器件的方法，所述方法包括 形成包围集成电路的裂缝检测线； 在所述集成电路中形成测试电路，所述测试电路连接到所述裂缝检测线；并且 形成输出端子，所述输出端子连接到所述测试电路。
8.根据权利要求7所述的方法，其中形成所述裂缝检测线包括在衬底中形成衬底传导段并且在第一金属化层中形成第一传导段。
9.根据权利要求8所述的方法，还包括在第二金属化层中形成第二传导段。
10.根据权利要求8所述的方法，其中所述衬底传导段包括多个衬底传导段，其中所述第一传导段包括多个传导段，并且其中通过塞/通路和/或接触来电连接所述多个衬底传导段和所述多个传导段。
11.根据权利要求8所述的方法，其中形成所述衬底传导段包括在所述衬底中形成高掺杂线。
12.一种用于测试半导体器件的方法，所述方法包括 提供具有裂缝检测线的半导体芯片； 在所述裂缝检测线之上测量模拟信号；并且 从输出端子读取所述模拟信号。
13.根据权利要求12所述的方法，其中测量所述模拟信号包括测量电阻。
14.根据权利要求12所述的方法，还包括确定所述模拟信号的值是在预定参考值以上 是以下。
15.根据权利要求12所述的方法，其中裂缝检测线部分位于所述半导体芯片的半导体衬底中。
16.一种用于为半导体器件的模拟信号设置参考值的方法，所述方法包括 测试n个根据权利要求12所述的半导体器件，所述测试提供n个测试结果； 评估所述n个测试结果；并且为所述半导体器件的所述模拟信号统计地确定所述参考值。
17.一种半导体器件，包括 在芯片内的裂缝检测线，其中所述裂缝检测线布置于包围所述芯片的内区域的裂缝停止屏障旁边，并且其中所述裂缝检测线包括在互连结构中的至少一个传导段和在衬底中的至少一个衬底传导段。
18.根据权利要求17所述的半导体器件，其中所述裂缝检测线包括在所述互连结构的第一金属化层中的第一传导段、在所述互连结构的第二金属化层中的第二传导段和在所述衬底中的衬底传导段。
19.根据权利要求17所述的半导体器件，其中所述衬底传导段包括在所述衬底中的高掺杂线。
20.根据权利要求17所述的半导体器件，其中所述裂缝检测线布置于所述裂缝停止屏障与所述内区域之间。
全文摘要
公开一种裂缝检测线器件和方法。实施例包括一种半导体器件，该半导体器件包括在芯片内的裂缝检测线，裂缝检测线包围芯片的内区域，其中裂缝检测线包括第一端子和第二端子。该半导体器件还包括测试电路，连接到第一端子和第二端子，测试电路被配置成在裂缝检测线之上测量信号；以及输出端子，输出端子连接到测试电路并且配置成提供测量的信号。
文档编号H01L21/66GK102867812SQ201210233160
公开日2013年1月9日 申请日期2012年7月6日 优先权日2011年7月7日
发明者E.富格, B.高赫, A.迈耶 申请人:英飞凌科技股份有限公司