通用序列总线连接器及制造方法
【专利摘要】本发明提供一种通用序列总线连接器及制造方法，包括基座、第一端子组与第二端子组。第一端子组包括配置在基座上的一对第一差分信号端子与一对第二差分信号端子，其中第一差分信号端子的端子彼此紧邻，第二差分信号端子的端子彼此紧邻。第二端子组的其中两个端子分别位于第一差分信号端子的相对两侧，而第二端子组的另两个端子分别位于第二差分信号端子的相对两侧。
【专利说明】通用序列总线连接器及制造方法
【技术领域】
[0001]本发明是有关于一种连接器，且特别是一种通用序列总线连接器及制造方法。
【背景技术】
[0002]通用序列总线是目前电脑装置彼此连接的热门接口之一，其规格从通用序列总线 1.0/1.1 (Universal Serial Bus, USB 1.0/1.1)升级到通用序列总线 2.0 (UniversalSerial Bus, USB2.0),接着再升级到通用序列总线 3.0 (Universal Serial Bus, USB3.0)。USB 3.0是一种从USB 2.0所发展出来的信号传输规格，其传输速率可达到5G bps，而传统USB 2.0的传输速率则仅有480M bps。目前USB 3.0电连接器已确定可相容于USB 2.0电连接器，即USB 3.0采用了与USB 2.0相同的电连接器结构，并增加了数根用来提供USB
3.0功能的接脚。
[0003]据此。通过传输接口的升级会增加总线内接点的传输速度、频率，但USB 3.0电连接器在相容USB 2.0的电连接器的前提下，如何使USB3.0电连接器克服高速、高率传输时所可能产生的串音等效应是相关设计与生产者所必须克服的问题之一。
【发明内容】
[0004]本发明提供一种通用序列总线连接器及制造方法，其具有较佳的抗干扰与抑制电磁波的能力。
[0005]本发明的一范例实施例提出一种通用序列总线连接器，包括基座，及配置在基座上的第一端子组与第二端子组。第一端子组包括一对第一差分信号端子与一对第二差分信号端子，且该对第一差分信号端子的端子彼此紧邻，该对第二差分信号端子的端子彼此紧邻。第二端子组的其中两个端子分别位于第一差分信号端子的相对两侧，而第二端子组的另两个端子分别位于第二差分信号端子的相对两侧。
[0006]本发明的一范例实施例提出一种通用序列总线连接器的制造方法，包括:冲压成型第一端子组与第二端子组；排列第一端子组与第二端子组，以使第一端子组的一对第一差分信号端子彼此紧邻，第一端子组的一对第二差分信号端子彼此紧邻；第二端子组的其中两个端子设置在第一差分信号端子的相对两侧，而第二端子组的另两个端子设置在第二差分信号端子的相对两侧；以及射出成型基座，以包覆并承载第一端子组与第二端子组。
[0007]在本发明的一范例实施例中，上述的第一差分信号端子是传送差分对(transmitter differential pair, TX+/TX-)或接收差分对(receiverdifferentialpair, RX+/RX-)，第二差分信号端子是接收差分对或传送差分对。第二端子组是USB2.0端子组，其包括一对第三差分信号端子、电源端子与第二接地端子。第一差分信号端子位于电源端子与第三差分信号端子之间。第二差分信号端子位于第二接地端子与第三差分信号端子之间。
[0008]在本发明的一范例实施例中，上述的第一差分信号端子的间距小于电源端子相对于第一差分信号端子的距离。第一差分信号端子的间距小于第三差分信号端子相对于第一差分信号端子的的距离。
[0009]在本发明的一范例实施例中，上述的第二差分信号端子的间距小于第二接地端子相对于第二差分信号端子的距离。第二差分信号端子的间距小于第三差分信号端子相对于第二差分信号端子的距离。
[0010]在本发明的一范例实施例中，上述的基座具有第一几何平面。第一差分信号端子在第一几何平面上的正投影位于电源端子在第一几何平面上的正投影与第三差分信号端子在第一几何平面上的正投影之间。第二差分信号端子在第一几何平面上的正投影位于第二接地端子在第一几何平面上的正投影与第三差分信号端子在第一几何平面上的正投影之间。
[0011]在本发明的一范例实施例中，还包括第一接地端子，其在第一几何平面上的正投影位于第三差分信号端子在第一几何平面上的正投影之间。
[0012]在本发明的一范例实施例中，上述的基座还具有第二几何平面，垂直第一几何平面。第一差分信号端子、第二差分信号端子与第一接地端子在第二几何平面上的正投影彼此重合，并形成一对第一终端段与连接在该对第一终端段之间的第一中间段。第一终端段暴露出基座，第一中间段位于基座内。
[0013]在本发明的一范例实施例中，上述的第三差分信号端子、电源端子与第二接地端子在第二几何平面上的正投影形成一对第二终端段与连接在该对第二终端段之间的第二中间段。第二终端段暴露出基座，第二中间段位于基座内。第二中间段对应第一中间段的局部位于第一中间段的下方，且第二中间段对应第一终端段的另一局部位于第一终端段的下方。
[0014]在本发明的一范例实施例中，上述的第二中间段相对于第二终端段呈具有高低落差的一下沉轮廓。
[0015]在本发明的一范例实施例中，上述电源端子的其中一第二终端段在第一几何平面上的正投影从第一差分信号端子的一侧朝向该对第一差分信号端子的中央处弯折。第二接地端子的其中一第二终端段在第一几何平面上的正投影从第二差分信号端子的一侧朝向该对第二差分信号端子的中央处弯折。
[0016]在本发明的一范例实施例中，上述电源端子的弯折处暴露在基座外，且上述第二接地端子的弯折处暴露在基座外。
[0017]在本发明的一范例实施例中，上述基座还具有一第三几何平面，平行第一几何平面且位于第一几何平面的下方。进入基座的第一终端段与第二终端段沿平行第一几何平面的方向延伸一距离后，朝向第三几何平面弯折延伸。
[0018]在本发明的一范例实施例中，上述基座还具有一第三几何平面，平行第一几何平面且位于第一几何平面的下方。进入基座的第一终端段与第二终端段朝向第三几何平面延伸并穿过第一几何平面。
[0019]在本发明的一范例实施例中，上述第一中间段相对于第一终端段呈具有高低落差的一下沉轮廓。
[0020]在本发明的一范例实施例中，上述通用序列总线连接器的制造方法还包括:套接一外壳于上述基座的外部。
[0021]在本发明的一范例实施例中，上述冲压后的第一端子组与第二端子组分别呈现高低落差结构。
[0022]在本发明的一范例实施例中，当上述基座包覆并承载第一端子组与第二端子组时，第一端子组在基座内的部分与第二端子组在基座内的部分呈现高低落差。
[0023]基于上述，在本发明的上述范例实施例中，通过将第一端子组的第一差分信号端子相互紧邻，且第二差分信号端子相互紧邻，而使第二端子组的端子分别从第一差分信号端子的左、右侧，与第二差分信号端子的左、右侧通过，因而能提高第一差分信号端子之间(与第二差分信号端子之间)的耦合程度，因而增进差分信号的传送效率，抑制电磁干扰并减少外界的串首干扰。
[0024]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【专利附图】
【附图说明】
[0025]图1是本发明一范例实施例的一种通用序列总线连接器的示意图；
[0026]图2是图1的通用序列总线连接器的内部构件示意图；
[0027]图3是图1的通用序列总线连接器的俯视剖面图；
[0028]图4是图2的通用序列总线连接器的部分构件示意图；
[0029]图5是图2的通用序列总线连接器的侧视图；
[0030]图6是本发明另一范例实施例的通用序列总线连接器的侧视图。
[0031]附图标记说明
[0032]10:通用序列总线连接器；
[0033]100,500:第一端子组；
[0034]110、120:第一差分信号端子；
[0035]130、140:第二差分信号端子；
[0036]150:第一接地端子；
[0037]200、600:第二端子组；
[0038]210,220:第三差分信号端子；
[0039]230:电源端子；
[0040]240:第二接地端子；
[0041]300、700:基座；
[0042]310、320:挡墙；
[0043]400:外壳；
[0044]410、420:侧壁；
[0045]Al、A3、A4:第一终端段；
[0046]A2、A5:第一中间段；
[0047]B1、B3、B31、B32、B4:第二终端段；
[0048]B2、B5:第二中间段；
[0049]B21、B22:局部
[0050]El:第一端；
[0051]E2:第二端；[0052]Pl:第一几何平面；
[0053]P2:第二几何平面；
[0054]P3:第三几何平面。
【具体实施方式】
[0055]图1是本发明一范例实施例的一种通用序列总线连接器的示意图。图2是图1的通用序列总线连接器的内部构件示意图。另，为能清楚描述构件关系，在本案图式中加注直角座标系以作为参考。
[0056]请同时参考图1与图2，在本范例实施例中，通用序列总线连接器10为通用序列总线3.0 (Universal Serial Bus, USB3.0)规格的电连接器,其包括第一端子组100、第二端子组200、基座300以及外壳400，其中第一端子组100与第二端子组200以平行于X-Y平面的排列方式而结合至基座300，并以外壳400套设在基座300外部，以作为第一端子组100与第二端子组200的保护结构，并在外壳400接地时作为噪声的屏蔽之用。
[0057]举例来说，先将第一端子组100的端子与第二端子组200的端子一次性地冲压成型，其中冲压后的第一端子组100与第二端子组200分别呈现高低落差结构。接着排列第一端子组100与第二端子组200，而后再以模内射出(in-mold injection)的方式以塑料射出包覆在上述端子的局部而形成基座300，并让第一端子组100在基座300内的部分，与第二端子组200在基座300内的部分呈现高低落差。最后再以金属制的外壳400套接在基座300外部，因此而完成本案所述的通用序列总线连接器10。在此并未限定通用序列总线连接器10的制作方式，任何能达到上述结构的制造皆可适用于本范例实施例。
[0058]另外，通用序列总线连接器10具有第一端El与第二端E2(即上述端子暴露出基座300的部分)，其中第一端El用以与储存单元或传输单元(未示出)连接，而第二端E2用以与外接装置进行可拆卸地连接。在本范例实施例中虽以插头结构作为描述对象，但并不以此为限，也即在结构上形成与本案所述排列相同者，皆可适用于本范例实施例。
[0059]图3是图1的通用序列总线连接器的俯视剖面图。图4是图2的通用序列总线连接器的部分构件示意图，且在图4中以虚线绘制基座300。请同时参考图2至图4，在本范例实施例中，第二端子组200是通用序列总线2.0(Universal Serial Bus, USB2.0)端子组，即通用序列总线连接器10是在第二端子组200 (USB2.0端子组)的架构下增设提供USB3.0传输功能的第一端子组100。
[0060]详细而言，第一端子组100包括一对彼此紧邻的第一差分信号端子110、120、一对彼此紧邻的第二差分信号端子130、140与第一接地端子150。在本范例实施例中，第一差分信号端子110、120为接收差分对(receiver differential pair, RX+/RX-),而第二差分信号端子 130、140 为传送差分对(transmitter differential pair, TX+/TX-),用以提供USB3.0的高速信号传输之用。惟本范例实施例并未限定第一差分信号端子110、120与第二差分信号端子130、140的型式，在另一范例实施例中，第一差分信号端子可为传送差分对，而第二差分信号端子可为接收差分对。
[0061]第二端子组200包括一对第三差分信号端子210、220、电源端子230与第二接地端子240，其中该对第一差分信号端子110、120彼此紧邻，且第二端子组200的电源端子230与第三差分信号端子210位于该对第一差分信号端子110、120的相对两侧。再者，该对第二差分信号端子130、140彼此紧邻，且第二端子组200的第二接地端子240与第三差分信号端子220位于该对第一差分信号端子130、140的相对两侧。
[0062]如此一来，该对第一差分信号端子110、120之间仅有基座300的挡墙310作为其绝缘结构，并未存在其他端子。同样地，该对第二差分信号端子130、140之间也仅有基座300的挡墙320作为其绝缘结构，并未存在其他端子。据此，如图3所示，通过使第二端子组200的其中两个端子通过该对第一差分信号端子110、120的左、右两侧，且使第二端子组200的另两个端子通过该对第二差分信号端子130、140的左、右两侧，因而降低第二端子组200对第一端子组100所产生的串音干扰。
[0063]请再参考图2与图3，在本范例实施例中，基座300具有第一几何平面Pl，平行于X-Y平面，而第一差分信号端子110、120在第一几何平面Pl上的正投影是位于电源端子230在第一几何平面Pl上的正投影与第三差分信号端子210、220在第一几何平面Pl上的正投影之间。另，第二差分信号端子130、140在第一几何平面Pl上的正投影是位于第二接地端子240在第一几何平面Pl上的正投影与第三差分信号端子210、220在第一几何平面Pl上的正投影之间。第一端子组100还包括第一接地端子150，其在第一几何平面Pl上的正投影位于该对第三差分信号端子210、220在第一几何平面Pl上的正投影之间。
[0064]基于上述，所述端子便形成由图3的右侧至左侧依序为电源端子230、第一差分信号端子110、120、第三差分信号端子210、第一接地端子150、第三差分信号端子220、第二差分信号端子130、140及第二接地端子240的排列结构，并因此让第一差分信号端子110、120彼此相邻、第二差分信号端子130、140彼此相邻，而电源端子230与第三差分信号端子210从第一差分信号端子110、120相对两侧通过，及第二接地端子240与第三差分信号端子220从第二差分信号端子130、140相对两侧通过的结构配置。
[0065]值得注意的是，第一差分信号端子110、120的间距小于电源端子230相对于第一差分信号端子110的距离，且第一差分信号端子110、120的间距也小于第三差分信号端子210相对于第一差分信号端子120的距离。另一方面，第二差分信号端子130、140的间距小于第二接地端子240相对于第二差分信号端子140的距离，且第二差分信号端子130、140的间距也小于第三差分信号端子220相对于第二差分信号端子130的距离。此举除避免上述的串音干扰外，并进一步地利用同一组差分信号端子的极性相反，因此所产生的磁场能达到磁力相互抵消的效果，且同一组差分信号端子耦合得越紧密，其所能抵消的磁力也越多，因而释放至外界的电磁能量也能越少，而具有较低的电磁干扰。
[0066]换句话说，为让具备USB3.0传输规格的通用序列总线连接器10在传输过程中同时具有足够的抗干扰能力与有效地抑制电磁干扰，因此在降低第一差分信号端子110、120的间距与第二差分信号端子130、140的间距外，还需使第二端子组200的端子能与第一端子组100保持适当距离。
[0067]图5是图2的通用序列总线连接器的侧视图。请同时参考图3与图5，上述图3在描述第一端子组100与第二端子组200在第一几何平面Pl的配置关系，以确保第一差分信号端子110、120的间距与第二差分信号端子130、140的间距，及第二端子组200相对于前述差分信号端子110、120、130与140的适当距离。
[0068]另一方面，在基座300的第二几何平面P2上，本范例实施例的第二端子组200尚须以图5所示结构进行配置，而使第二端子组200达到与第一端子组100保持距离的效果，其中第一几何平面Pl垂直于第二几何平面P2，即第二几何平面P2是平行于Y-Z平面。
[0069]详细而言，在本范例实施例中，第一差分信号端子110、120、第二差分信号端子130、140与第一接地端子150在第二几何平面P2上的正投影彼此重合，并形成一对第一终端段A1、A3与连接在第一终端段A1、A3之间的第一中间段A2，其中第一终端段A1、A3暴露出基座300，第一中间段A2位于基座300内，且第一中间段A2相对于第一终端段Al、A3呈具有高低落差的一下沉轮廓。对应地，第三差分信号端子210、220、电源端子230与第二接地端子240在第二几何平面P2上的正投影形成一对第二终端段B1、B3与连接在第二终端段B1、B3之间的第二中间段B2，其中第二终端段B1、B3暴露出基座300，第二中间段B2位于基座300内。
[0070]换句话说，第一端子组100的端子是彼此平行地排列在一起，而第二端子组200的端子也是彼此平行地排列在一起。故下述将以图5，即以第一端子组100的其中一端子与第二端子组200的其中一端子加以描述并作为其他端子的代表。
[0071]在本范例实施例中，为达到前述第二端子组200与第一端子组100保持适当距离的目的，在此，第二中间段B2相对于第二终端段B1、B3是呈现下沉轮廓，而值得注意的是，第二端子组200的第二中间段B2的局部B21对应于第一端子组100的第一中间段A2，该局部B21是位于第一中间段A2的下方，且第二端子组200的第二中间段B2的另一局部B22对应于第一端子组100的第一终端段A3,该另一局部B22是位于第一终端段A3的下方。如此，便造成第一端子组100与第二端子组200在基座300内呈现存在高低落差的配置方式。
[0072]换句话说，第二端子组200在从第二终端段BI延伸进入基座300后，会平行Y轴延伸一距离后朝向基座300的第三几何平面P3延伸(即让第二端子组200的第二中间段B2实质上是相对于第二终端段B1、B3而向下弯折)，进而让局部B22实质上是位于第三几何平面P3上，直到即将延伸至第二终端段B3时方朝第一几何平面Pl弯折并暴露出基座300。在此，第二端子组200在第二中间段B2与第二终端段B3之间的弯折是沿着Z轴延伸，即第二中间段B2与第二终端段B3之间是呈垂直弯折。
[0073]相对地，第一端子组100在从第一终端段Al延伸进入基座300后，也会平行Y轴延伸后再朝第一几何平面Pl处弯折延伸。惟与第二端子组200不同的是，第一端子组100在进入基座300后直至第一终端段A3，其皆会相对于第二端子组200保持高低落差，据以有效地降低串音干扰。
[0074]基于上述，通过第二端子组200在Y-Z平面上远离第一端子组100，而提高第二端子组200相对于第一端子组100的距离，同时搭配如图3所示，第一端子组100与第二端子组200在X-Y平面上的配置，因而更能降低第二端子组200对第一端子组100 (特别是第一差分信号端子110、120与第二差分信号端子130、140)造成的串音干扰。
[0075]图6是本发明另一范例实施例的通用序列总线连接器的侧视图。与图5所示之范例实施例不同的是，第一端子组500的第一终端段A4在进入基座700后是直接朝向第一几何平面Pl斜向延伸而形成第一中间段A5。同样地，第二端子组600的第二终端段B4也在进入基座700后直接朝向第三几何平面P3斜向延伸而形成第二中间段B5。唯相同的是，第一端子组500在基座700内的配置仍与第二端子组600存在高低落差。另外，第二端子组600的第二中间段B5是从第三几何平面P3以斜向延伸至第一几何平面P1，并在第一几何平面Pl上形成第二终端段B3。换句话说，进入基座700的第一终端段A4与第二终端段B4会朝向第三几何平面P3延伸并穿过第一几何平面Pl而形成第一中间段A5与第二中间段B5
[0076]请再参考图3与图5，另外，在本范例实施例中，通过将第二端子组200的电源端子230与第二接地端子240配置在图3的最右侧与最左侧，即让电源端子230紧邻外壳400的侧壁410，而让第二接地端子240紧邻外壳400的侧壁420，其中侧壁410与420隔着基座300而彼此相对。为让第一端子组与第二端子组能符合USB3.0的传输规格，因此电源端子230与第二接地端子240皆须在其第二终端段B3处予以弯折配置。
[0077]进一步地说，电源端子230的第二终端段B31在第一几何平面Pl上的正投影会从第一差分信号端子110的一侧(即第一差分信号端子110与侧壁410之间)弯折后再朝向该对第一差分信号端子110、120的中央处弯折，而第二接地端子240的第二终端段B32在第一几何平面Pl上的正投影会从第二差分信号端子140的一侧(即第二差分信号端子140与侧壁420之间)弯折后再朝向该对第二差分信号端子130、140的中央处弯折。换句话说，本范例实施例的电源端子230与第二接地端子240分别具有暴露在基座300外，且分别朝基座的侧壁410、420凸出而呈弯折状的金手指结构。如此，便能使第一端子组的终端段A3与第二端子组200的终端段B3皆能符合USB3.0的传输规格，也同时兼顾在高速传输时能有效降低串音与电磁干扰。
[0078]综上所述，在本发明的上述范例实施例中，第一端子组的第一差分信号端子相互紧邻，且第二差分信号端子相互紧邻，并使第二端子组的端子分别从第一差分信号端子的左、右侧，与第二差分信号端子的左、右侧通过，因而能提高第一差分信号端子的端子之间的耦合程度(第二差分信号端子相同)。如此，外界的噪声仅会同时被耦合到该对第一差分信号端子(或该对第二差分信号端子)上，因而不会对信号差值产生影响。再者，由于该对第一差分信号端子(或该对第二差分信号端子)的极性相反，故而各自产生的电磁会因此而相互抵消，因而降低对外界产生的电磁干扰。
[0079]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【权利要求】
1.一种通用序列总线连接器，其特征在于，包括: 一基座; 一第一端子组，至少包括一对第一差分信号端子与一对第二差分信号端子，分别配置在该基座上，且该对第一差分信号端子的端子彼此紧邻，该对第二差分信号端子的端子彼此紧邻；以及 一第二端子组，配置在该基座上，该第二端子组的其中两个端子分别位于该对第一差分信号端子的相对两侧，而该第二端子组的另两个端子分别位于该对第二差分信号端子的相对两侧。
2.根据权利要求1所述的通用序列总线连接器，其特征在于，该对第一差分信号端子是传送差分对或接收差分对，该对第二差分信号端子是接收差分对或传送差分对，而该第二端子组是一通用序列总线2.0端子组，包括一对第三差分信号端子、一电源端子与一第二接地端子，且该对第一差分信号端子位于该电源端子与该对第三差分信号端子之间，该对第二差分信号端子位于该第二接地端子与该对第三差分信号端子之间。
3.根据权利要求2所述的通用序列总线连接器，其特征在于，该对第一差分信号端子的间距小于该电源端子相对于该对第一差分信号端子的距离，且该对第一差分信号端子的间距小于该对第三差分信号端子相对于该对第一差分信号端子的距离。
4.根据权利要求2所述的通用序列总线连接器，其特征在于，该对第二差分信号端子的间距小于该第二接地端子相对于该对第二差分信号端子的距离，且该对第二差分信号端子的间距小于该对第三差分信号端子相对于该对第二差分信号端子的距离。
5.根据权利要求2所述的通用序列总线连接器，其特征在于，该基座具有一第一几何平面，该对第一差分信号端子在该第一几何平面上的正投影位于该电源端子在该第一几何平面上的正投影与该对第三差分信号端子在该第一几何平面上的正投影之间，该对第二差分信号端子在该第一几何平面上的正投影位于该第二接地端子在该第一几何平面上的正投影与该对第三差分信号端子在该第一几何平面上的正投影之间。
6.根据权利要求5所述的通用序列总线连接器，其特征在于，该第一端子组还包括: 一第一接地端子，其在该第一几何平面上的正投影位于该对第三差分信号端子在该第一几何平面上的正投影之间。
7.根据权利要求5所述的通用序列总线连接器，其特征在于，该基座还具有一第二几何平面，垂直该第一几何平面，而该对第一差分信号端子、该对第二差分信号端子与该第一接地端子在该第二几何平面上的正投影彼此重合，并形成一对第一终端段与连接在该对第一终端段之间的一第一中间段，该对第一终端段暴露出该基座，该第一中间段位于该基座内。
8.根据权利要求7所述的通用序列总线连接器，其特征在于，该对第三差分信号端子、该电源端子与该第二接地端子在该第二几何平面上的正投影形成一对第二终端段与连接在该对第二终端段之间的一第二中间段，该对第二终端段暴露出该基座，该第二中间段位于该基座内，该第二中间段对应该第一中间段的一局部位于该第一中间段的下方，且该第二中间段对应该第一终端段的另一局部位于该第一终端段的下方。
9.根据权利要求8所述的通用序列总线连接器，其特征在于，该第二中间段相对于该对第二终端段呈具有高低落差的一下沉轮廓。
10.根据权利要求8所述的通用序列总线连接器，其特征在于，该电源端子的其中一第二终端段在该第一几何平面上的正投影从该对第一差分信号端子的一侧弯折后再朝向该对第一差分信号端子的中央处弯折，该第二接地端子的其中一第二终端段在该第一几何平面上的正投影从该对第二差分信号端子的一侧弯折后再朝向该对第二差分信号端子的中央处弯折。
11.根据权利要求10所述的通用序列总线连接器，其特征在于，该电源端子的其中一第二终端段在该第一几何平面上的正投影从该对第一差分信号端子的一侧弯折处暴露在该基座外，且该第二接地端子的其中一第二终端段在该第一几何平面上的正投影从该对第二差分信号端子的一侧弯折处暴露在该基座外。
12.根据权利要求8所述的通用序列总线连接器，其特征在于，该基座还具有一第三几何平面，平行该第一几何平面且位于该第一几何平面的下方，进入该基座的该第一终端段与该第二终端段沿平行该第一几何平面的方向延伸一距离后，朝向该第三几何平面弯折延伸。
13.根据权利要求8所述的通用序列总线连接器，其特征在于，该基座还具有一第三几何平面，平行该第一几何平面且位于该第一几何平面的下方，进入该基座的该第一终端段与该第二终端段朝向该第三几何平面延伸并穿过该第一几何平面。
14.根据权利要求7所述的通用序列总线连接器，其特征在于，该第一中间段相对于该对第一终端段呈具有高低落差的一下沉轮廓。
15.一种通用序列总线连接器的制造方法，其特征在于，包括: 冲压成型一第一端子组与一第二端子组； 排列该第一端子组与该第二端子组，以使该第一端子组的一对第一差分信号端子彼此紧邻，该第一端子组的一对第二差分信号端子彼此紧邻，且该第二端子组的其中两个端子设置在该对第一差分信号端子的相对两侧，而该第二端子组的另两个端子设置在该对第二差分信号端子的相对两侧；以及 射出成型一基座，以包覆并承载该第一端子组与该第二端子组。
16.根据权利要求15所述的通用序列总线连接器的制造方法，其特征在于，还包括: 套接一外壳于该基座外部。
17.根据权利要求15所述的通用序列总线连接器的制造方法，其特征在于，该第二端子组是一通用序列总线2.0端子组，包括一对第三差分信号端子、一电源端子与一第二接地端子，且该对第一差分信号端子设置在该电源端子与该对第三差分信号端子之间，该对第二差分信号端子设置在该第二接地端子与该对第三差分信号端子之间。
18.根据权利要求15所述的通用序列总线连接器的制造方法，其特征在于，该第一端子组还包括一第一接地端子，设置在该对第三差分信号端子之间。
19.根据权利要求15所述的通用序列总线连接器的制造方法，其特征在于，冲压后的该第一端子组与该第二端子组分别呈现高低落差结构。
20.根据权利要求15所述的通用序列总线连接器的制造方法，其特征在于，当该基座包覆并承载该第一端子组与该第二端子组时，该第一端子组在该基座内的部分与该第二端子组在该基座内的部分呈现高低落差。
【文档编号】H01R13/6471GK103915725SQ201310007586
【公开日】2014年7月9日 申请日期:2013年1月9日 优先权日:2013年1月9日
【发明者】陈庆源, 锺弘毅, 李均锋 申请人:康特精密工业股份有限公司, 群联电子股份有限公司