半导体器件的制造方法和半导体器件与流程

本发明涉及制造半导体器件的方法、半导体器件以及使用b阶段可固化聚合物的方法。

背景技术：
半导体器件可包括多个由载体支撑的半导体元件，其中该元件的一个或多个与载体电绝缘。多芯片封装比如可包括一个或多个半导体功率芯片以及例如用于控制功率芯片的一个或多个逻辑和/或存储器芯片。这种器件通常可以用于控制和开关高的电流和电压，或者可以更具体地在电力电子电路中用作开关或整流器。

技术实现要素：
根据一个实施例，提供了一种载体。第一半导体元件被安装在载体上。b阶段可固化聚合物被沉积在载体上。第二半导体元件被附着在该聚合物上。附图说明附图被包括从而提供对各种实施例的彻底理解，并且被结合在说明书中且构成其一部分。各图说明不同实施例，并且与说明书一起用于解释其各个方面。其它实施例以及所述实施例预期的优点将容易被理解并且参考下述具体描述而更好地理解。在图和描述中，相似附图标记通常始终用于表示相似元件。注意，图中所示各种元件和结构不一定按比例绘制。特征和/或元件被说明为具有相对于彼此的特定尺寸，这主要是为了清楚起见以及便于理解；因此，真实实施方式中的相对尺寸可能显著不同于此处说明的相对尺寸。图1A-1D示意性说明半导体器件制造方法的第一实施例；图2A-2J说明半导体器件制造方法的第二实施例；图3A、3B说明半导体器件制造方法的第三实施例；图4A、4B说明半导体器件制造方法的第四实施例；图5A-5C说明半导体器件制造方法的第五实施例；图6A-6C说明半导体器件制造方法的第六实施例；图7示意性说明半导体器件的实施例；以及图8为说明使用b阶段可固化聚合物的方法的实施例的流程图。具体实施方式在下文描述中，出于解释而非限制的原因，参考附图阐述各种实施例，所述实施例包括其许多特定细节，从而提供对本发明的彻底理解。应理解，在这些特定细节的一个或多个上不同的其它实施例可以被实践而不背离本发明的范围。因此，下文描述旨在是说明性的而非限制目的，并且本发明的范围应由所附权利要求限定。还将理解，此处描述的各种示例性实施例的特征可以彼此组合，除非明确指出不可以组合。在下文中描述了半导体器件，其可包括一个或多个半导体元件。例如在半导体器件的制造是在晶片水平执行的环境下，包括多个半导体芯片的这种器件的示例性实施方式可以称为多芯片封装。比如，半导体器件可以是由晶片水平封装技术得到的芯片级封装(CSP)。在这些或其它器件中，一个或多个半导体元件可以与载体关联地被提供。此处提到的载体可以是任何材料、尺寸和形状。载体可以由一种或多种金属材料制造，其包括金属合金，诸如例如镍、铜、钢、不锈钢、铝等，并且/或者可以由任何其它导电材料制成或者包括任何其它导电材料。附加地或可替换地，载体可包括诸如氧化铝的陶瓷材料，和/或任何其它电绝缘材料。附加地或可替换地，载体可包括诸如硅的半导体材料。通常，载体可以由下述制成，或者包括，和/或可以涂覆有：诸如单晶硅、碳化硅、二氧化硅等的硅材料。载体可以涂覆有诸如铜的导电材料。绝缘载体本体可以例如涂覆或覆盖有(结构化)导电层、诸如结构化铜板的(结构化)导电板。涂层也可以包括覆盖至少部分载体的电镀层(galvaniclayer)。载体的示例性实现方式可包括诸如金属或陶瓷衬底的衬底、引线框等。此处提到的半导体元件可以基于诸如Si、SiC、SiGe、GaAs等半导体材料来制造，并且通常可以包括不是半导体的无机和/或有机材料，诸如绝缘体、金属、塑料等。半导体元件的实现方式可包括无源或有源元件，诸如电阻器，电容器，电、电光和/或电机电路系统、集成电路(IC)和半导体芯片。半导体芯片的实施方式可包括功率芯片，诸如例如功率二极管、功率双极晶体管、IGBT(绝缘栅双极晶体管)、JFET(结栅场效应晶体管)、功率MOSFET(金属氧化物半导体场效应晶体管)等。附加地或可替换地，半导体芯片可包括控制电路系统、控制逻辑、逻辑IC、微处理器、微控制器等。附加地或可替换地，半导体芯片可包括其中芯片临时或永久地保持数据和/或程序的存储器设施，其包括RAM(随机存取存储器)芯片、ROM(只读存储器)芯片、闪存芯片等。半导体器件的实现方式可包括功率芯片以及逻辑和/或存储器芯片，存储器芯片适于控制功率芯片。一个或多个半导体元件可以电耦合到载体。通常，术语“耦合”和/或“电耦合”不暗示任何元件被直接耦合在一起。中间元件可以被提供在耦合元件之间。通常，布置在半导体器件中的任何半导体元件可以彼此电耦合，并且/或者电耦合到载体，并且/或者电耦合到外部。例如功率芯片的一个或多个半导体元件可以通过例如扩散焊接的焊接安装在载体上。用于焊接的材料(诸如铜)扩散到芯片的侧壁可能导致电气故障。例如，即使在层叠或成形(mold)器件中，在层叠或成形部件与芯片侧表面和/或载体(即金属衬底或金属层)之间的粘着不足的情况下，CuSi可能形成于半导体元件的硅侧表面上。一个或多个半导体元件可以与载体电绝缘。例如，多芯片器件可包括功率芯片，该功率芯片电耦合或连接到可以用作功率总线的载体。功率芯片也可以接合到逻辑芯片，该逻辑芯片被提供用于控制功率芯片。功率芯片还可以电连接到器件的外部环境。逻辑芯片可以与功率轨(载体)电绝缘。器件的一个或多个元件以及载体可以封装到成形部件、层叠件、预浸料材料等，其中可以采用诸如压缩成形或注射成形的层叠或成形技术。此处，它被称为b阶段可固化聚合物，其被理解为通常在两阶段(称为预固化阶段和(最终)固化阶段)中可固化的聚合物。这种聚合物通常在沉积在例如载体表面上之后是可流动的，并且/或者在预固化期间是可流动的。在最后固化期间以及之后，当聚合物材料的交联通常已经完成时，材料典型地不再是可流动的。通常，b阶段可固化聚合物的在沉积或应用期间和之后和/或在预固化期间的可流动性可以被控制，例如通过相应地配置聚合物的粘性。聚合物可以按照糊料、凝胶和/或其它粘稠或流体形式、箔等的形式被应用。聚合物可以使用各种技术被沉积或应用，所述技术包括下述中的一种或多种：旋涂、浸涂、印刷技术(包括喷墨印刷、丝网印刷)、配给、层叠技术(诸如膜层叠)、沉积一个或多个箔等。通过应用例如热量、UV辐射、伽玛辐射或其它技术，b阶段可固化聚合物可以被预固化和/或最后固化。根据各种实施例，预固化可以通过应用第一温度范围中的热量和/或通过应用紫外辐射来实现，而最后固化可以通过应用第二温度范围中的热量和/或通过应用伽玛辐射来实现。b阶段可固化聚合物可包括各种材料中的一种或多种，所述材料包括例如：特氟龙类型聚合物、聚酰亚胺、聚酰亚胺聚合物等。该聚合物可包括粘合剂。例如，该粘合剂可包括：(b阶段)树脂形式的环氧树脂粘合剂、(b阶段)树脂形式的丙烯酸粘合剂、包括环氧树脂和聚胺硬化剂的热固化聚合物等。也可以采用纤维增强塑料材料。聚合物或粘合剂可包括一种或多种填料材料。填料材料可以是电绝缘的并且可包括例如SiO2、Si3N4、AlN、BN、PTFE。该材料可以按照颗粒形式被提供，并且/或者可以是基于纤维的(包括纤维毡、预浸料等)。纤维的长度或直径可以在例如1-10微米的范围。填料材料可以导致类似于载体和/或器件的一个或多个半导体元件的CTE(热膨胀系数)的聚合物的CTE。示例性地，硅可具有约2.5的CTE，而铜可具有约16.5的CTE。通过提供适当份额的填料材料，聚合物可以调适到可比的CTE值。例如，诸如SiO2的填料可以被提供有按体积计5%至95%之间的任何填料水平以实现期望的CTE。该聚合物材料可以用于提供粘合属性，电绝缘属性，并且/或者诸如对半导体器件或其部件的机械可靠性、机械保护和/或机械稳定性有贡献的封装属性。器件的封装可包括例如移除聚合物材料，从而提供凹部、穿孔、通孔("垂直互连接入")或沟槽。相应技术可包括下述中的一种或多种：激光束技术、喷水技术、使用锯或切割器的机械锯割、化学蚀刻、研磨等。导电材料可以例如沉积在凹部、穿孔等中，从而提供诸如电直通连接的电连接。电连接可以提供器件的两个或更多个半导体元件的电耦合。作为示例，器件芯片可以被电互连。附加地或可替换地，外部连接例如可以被提供，从而提供用于封装在器件中的芯片的外部连接性。为了提供电导性，可以采用糊料用于镀覆或填充目的，例如用于部分或全部地填充或镀覆凹部、通孔、穿孔等，或者用于沉积在器件的任何其它表面上，该糊料可含有金属颗粒。金属颗粒例如可以包括银、金、铜、锡或镍。金属颗粒可以具有小于100纳米、或者小于50纳米、或者小于10纳米的尺寸(例如平均直径)。金属颗粒的尺寸可以遵循这样的分布，根据该分布，所有颗粒的仅仅一个份额具有在纳米范围中的尺寸，而另一颗粒份额具有更大的尺寸。金属颗粒可以涂覆有一层有机材料或助焊剂材料(诸如松香)。另外，金属颗粒可以分散在合适的液体或溶剂中。在它们应用之后，金属颗粒可以被加热并且由此被烧结。图1A至1D示意性说明半导体器件制造方法的实施例。根据图1A，提供载体102，该载体可以是金属，或者可以是非金属，例如具有结构化导电层或镀覆的陶瓷载体。根据图1B，第一半导体元件104被安装在载体102上。通过示例方式，元件104可以是功率芯片，其中将芯片104安装到载体102的工艺可包括将芯片104焊接到载体102。参考图1C，b阶段可固化聚合物106被沉积在载体102上。聚合物106可以被应用到载体102的自由表面，即，载体102表面的未被元件104覆盖的部分。例如通过在沉积期间和/或在预固化期间提供聚合物106的足够可流动性，可以建立聚合物106与元件104的侧表面108、110的至少一部分的直接接触。根据图1D，第二半导体元件112被附着在聚合物106上。聚合物106可以在附着之前已经被预固化。半导体元件112可包括具有逻辑IC和/或存储器设施的半导体芯片。元件104和112其中之一或二者可以通过诸如取放、转移箔等的技术被定位。图2A至2J说明半导体器件200的制造方法的实施例，其中在图2J中描绘器件200的截面。制造方法200可以是图1A至1D中说明的制造方法100的变型。反之亦然，在下文中描述的制造方法200细节可以类似地应用到图1A至1D的方法100。在图2A中，提供载体202，该载体可包括例如金属或金属化芯片-载体。根据图2B，功率芯片204、206和208被焊接在芯片-载体202上。通过示例方式，可以在300℃或更高的温度执行焊接。参考图2C，b阶段可固化聚合物(即粘合剂210)被沉积在载体202上，更精确地被沉积在载体202的未被功率芯片204、206和208覆盖的自由区上。粘合剂210可以按照糊料、凝胶或者任何其它粘稠成份的形式被应用，或者可以作为箔或膜被应用。粘合剂210可以具有电绝缘属性。聚合物或粘合剂210形成粘合剂层212，例如与芯片204、206和208相比，该粘合剂层被说明为是薄的。作为示例性值，粘合剂层212可以具有大约(或小于)50微米、或者小于30微米、或者小于10微米的厚度。粘合剂层212在载体202上的沉积可以利用诸如下述的各种技术中的一种或多种来执行：旋涂、浸涂、喷墨印刷或配给。在图2C中说明，粘合剂层212完全覆盖芯片204、206和208之间的自由空间，意味着粘合剂210直接接触例如芯片204、206和208的侧表面214、216、218和220并且覆盖例如芯片204、206和208的下边缘222、224、226和228(其中"下"理解为"面向载体202")。直接接触可以通过相应地沉积粘合剂210来实现，并且/或者粘合剂210在沉积之后(在预固化之前)具有适当的可流动性。更具体地，粘合剂在载体202上的沉积可包括将载体202的自由区覆盖至少75%，或者至少90%，或者至少95%，或者至少99%，或者至少100%。覆盖度可以取决于粘合剂与芯片侧表面的期望的直接接触程度，并且/或者取决于粘合剂在沉积之后和/或在预固化期间的可流动性。例如，粘合剂的高的可流动性减轻了在沉积期间对载体自由区的覆盖的要求。参考图2D，在沉积粘合剂210之后，粘合剂层212被预固化。粘合剂210的预固化属性在图2D和其它图中通过粘合剂层212的单线阴影来描绘。可以通过应用热量到粘合剂210来执行预固化；例如，粘合剂210可以被加热到80℃至150℃范围内的温度。附加地或可替换地，可以采用诸如紫外辐射的辐射用于预固化。如上文讨论，在预固化期间粘合剂210的流动可以至少对粘合剂层212与所安装芯片204、206和208的侧表面形成直接接触有贡献。参考图2E，半导体元件230、232和234被附着在预固化粘合剂层212上。通过示例方式，元件230、232和234可以是意图分别用于控制功率芯片204、206和208的操作的逻辑和/或存储器芯片。芯片230、232和234可以利用顺序和/或并行技术(诸如取放、固定到转移膜等)来定位。根据图2F，最后固化被应用到粘合剂层212，其用交叉性阴影表示。最后固化可以通过例如在高于150℃的温度(例如在170℃至250℃范围内的一个或多个温度)应用热量来执行。在特定示例性实施例中，最后固化可以利用175℃至200℃范围内的温度来执行。在最后固化之后粘合剂210完全交联并且芯片230、232和234被附着到载体202，同时通过层212与载体202电绝缘。固化的粘合剂210的粘合剂层212继续直接接触功率芯片204、206和208的至少部分侧表面。在所固化的粘合剂层212直接接触芯片204、206和208的侧表面情况下，例如在器件200操作期间，可以防止焊料材料从焊接(图2B)扩散到芯片侧表面。参考图2G，半导体芯片204、230、206、232、208和234利用封装材料236被封装以形成封装层238。该封装可包括成形工艺、层叠工艺、配给工艺等。通过示例方式，成形工艺可包括下述中的一种或多种：压缩成形、注射成形、粉末成形、液体成形等。尽管未在各图中示出，该封装不仅可以包括芯片和/或半导体元件的封装，而且可以包括载体的一个或多个侧面/表面的封装。因此，封装材料236可包括成形材料、层叠材料或者任何其它封装剂材料中的一种或多种。封装材料236可包括电介质材料。封装材料236可包括热塑性或热固化材料。封装材料236可包括纤维材料和/或预浸料材料。封装材料236可包括将在下文更详细讨论的一种或多种填料材料。根据图2H，提供延伸穿过封装层238的沟道240。沟道240在下文通常称为穿孔，这并不排除具有类似狭缝或类似柱的形状的沟道240。可以通过例如机械钻孔或激光钻孔的钻孔来形成沟道240。附加地或可替换地，可以采用光化学工艺，诸如光刻或蚀刻，或者再其它工艺。沟道240延伸穿过封装层或本体238并且因此露出例如功率芯片204、206和208的连接垫242、244，并且进一步起作用以露出例如逻辑/存储器芯片230、232和234的接触垫246。因此，接触垫242、244、246对于电连接是可用的。根据图2I，电连接248被提供用于连接功率芯片204、206和208以及逻辑芯片230、232和234。特别地，沟道240填充(或镀覆)有导电材料249，该导电材料可包括例如金属、金属合金和/或焊料材料。导电材料249可以比如通过印刷技术来应用。通过示例方式，焊料糊料可以通过使用丝网印刷工艺被挤到沟道240中。导电材料249形成延伸穿过沟道240的导电元件250。在同一工艺步骤中或者在一个或多个后续工艺步骤中，导电元件250可以在导电层252中被内部或外部地电连接。任何适当技术或技术组合可以用于形成结构化层252，例如电镀技术或其它沉积方法、蚀刻技术或其它结构化技术。通过示例方式，金属片(例如铜板)可以定位在封装剂层238和导电元件250之上。金属片可以被预先结构化并且/或者可以在定位之后被结构化，从而形成例如期望的导电线。在图2I所示的示例性配置中，导电层252提供了功率芯片204、206和208分别与逻辑芯片230、232和234的互连253，并且还通过连接254提供外部连接性，从而允许每个功率芯片204、206和208连接到外部。根据图2J，导电层252通过在其上沉积保护层256而被机械和/或电绝缘。层256可包括在成形工艺期间应用的电绝缘材料。通过沿着图2J的投影中虚线258指示的垂直区域进行分离或分割而形成多个半导体器件200。分割可包括锯割、切割、激光切割、钻孔、蚀刻等中的一种或多种。在图3A和3B中示意性说明图2A至2J中所说明的制造方法的变型。图3A说明载体302，芯片304焊接在载体表面上。根据图3A，聚合物粘合剂306被沉积在载体302的未被(选择性地位于载体的有限部分上的)芯片304覆盖的自由区中，如斑点308所说明。注意，斑点308形式的粘合剂306的沉积例如可以利用配给技术、印刷技术、通过应用相应结构化的粘合剂箔等来执行。斑点308的沉积可以在顺序工艺步骤中，或者在并行工艺中，或者这二者中执行。例如，图3A中描述的斑点308的一些或全部可以并行地被沉积。载体302的自由区仅仅部分地被涂覆，这包括斑点308在沉积之后可以不接触芯片304的侧表面或者仅仅有限地接触芯片304的侧表面。更具体地，粘合剂306的可流动性可能不足以形成这样的粘合剂层，其基本上覆盖载体302的整个自由区并且与芯片304形成接触。因此，在沉积之后，斑点308仍是隔离的斑点和/或斑点的互连网络。斑点308在沉积之后可以覆盖(并且有可能具有有限程度的扩展)载体302的自由区到小于50%的程度，或者小于30%的程度，或者可以覆盖旨在通过粘合剂306固定的半导体元件的覆盖区，或者更小，例如在旨在仅仅在预固化期间到达覆盖区的情况下。根据图3B，粘合剂306被预固化，其中参考图2D讨论的预固化技术可以被应用。如图3B中说明，由于粘合剂306的可流动性增大，粘合剂306在预固化期间流动，并且载体302的自由区被粘合剂306覆盖的程度增大。以此方式，粘合剂306可以形成粘合剂层310，其也直接接触芯片304的侧表面或侧壁。得到的配置因此类似于参考图2D讨论的配置。针对图2E至2J详细讨论的后续工艺步骤可以被应用于图3B所示的配置。图2A至2J和3A至3B中说明的制造方法的变型示于图4A和4B。粘合剂404的斑点402被沉积在载体406上，其中斑点402可以例如通过就此方面针对图3A的斑点308讨论的技术中的任何一种而被应用。在沉积工艺期间和之后(在预固化之前)粘合剂404的可流动性可以是低的，这可能暗示着在斑点402的沉积之后，这些斑点基本上保持它们在载体406的表面上的形式和扩展。图4B说明借助拍打器(spanker)408使斑点402平坦化，该拍打器在斑点402上施加机械压力。经由拍打对斑点402的处理沿索引方向410示于图4B。所沉积的滴状斑点402,412经由拍打器408的应用而被转变为斑点402,414，成为片状或扁平斑点402,416，例如由于拍打器408施加机械压力在斑点402上。由于该扁平化，斑点402在载体406上扩展，并且斑点416的覆盖区大于原始斑点412的覆盖区。根据一些实施例，扁平或扩展的点416的覆盖区可以与旨在用于通过斑点416被附着在载体406上芯片的覆盖区相当。尽管在图4B中仅仅说明单个拍打器408，通过提供例如在相应一排或多排粘合剂斑点上并行操作的一排或多排拍打器，拍打工艺可以被实施为并行工艺。拍打器408可以具有用于与斑点402交互的基底或底座418，其具有与将被附着的芯片的覆盖区相当或更大的面积。拍打器408的各种实施例包括抗粘基底418，其中抗粘属性可以如此实施：例如通过提供包括抗粘材料的拍打器或其基底，并且/或者在基底418处提供抗粘涂层，例如特氟龙涂层，使得粘合剂404在拍打器408的粘附可以被最小化。在拍打之后(附加地或可替换地，用于使斑点402平坦化的任何其它技术可以被应用)，可以接着进行如参考图2D至2J或图3B所讨论的另一处理。例如，在图4B中说明的平坦化之后，扁平的斑点402、416可以被预固化，其中在预固化期间粘合剂404可以与芯片420的侧表面形成直接接触。附加地或可替换地，这种直接接触可以在预固化之前已经通过类似于图4B所说明的拍打工艺而建立。图5A至5C说明先前各图所示的制造方法的变型。在图5A中，载体502被描述为具有焊接在其上的功率芯片504。粘合剂箔506包括开孔508，该开孔对应于安装在载体502上的芯片504的位置。箔的材料可包括b阶段可固化聚合物。仅仅作为一个示例，箔506可以是粘合剂箔的实施方式。纯粹是为了说明的原因，箔506以直立姿势示于图5A；在沉积工艺期间箔506不一定需要以此方式布置。图5B说明在载体502上沉积箔506之后(在预固化之前)的配置。尽管载体502的自由区大部分被箔506覆盖，由于沉积该箔506的原因，开孔508必须大于芯片504的覆盖区，这导致箔506的粘合剂材料512和芯片504的至少一些侧表面之间的间隙510。根据其它实施例，箔可以具有更低的对自由载体表面的覆盖程度，例如对于沉积粘合剂材料的斑点的情形，覆盖程度可以对应于图3A中说明的覆盖程度。在那些实施例中，粘合剂箔和所安装的芯片或其它半导体元件之间的间隙将更大，如图5B中说明。根据图5C，所沉积的粘合剂箔506被预固化，这可以通过此处讨论的相应技术中的任何一种来实现。在预固化期间b阶段可固化粘合剂材料512的可流动性会导致粘合剂512与芯片504的侧表面形成直接接触，使得图5B的间隙510的一个或多个消失。例如，粘合剂512在预固化期间可以形成粘合剂层514，该粘合剂层514覆盖载体502的自由区。图5C所示布置的另外处理可以跟在例如参考图2E至2J阐述的相应方面的一个或多个之后。前文说明的一个或多个制造方法的变型示于图6A至6C。根据图6A，芯片602被安装在载体604上，并且聚合物(例如粘合剂)层606覆盖芯片602之间的载体604的自由区。例如与图2B中的薄粘合剂层212相比之下，粘合剂层606比芯片602的高度厚并且在图6A的示例性实施例中被说明为具有与芯片602近似相同的高度。根据其它实施例，聚合物层可以具有大于安装在载体上的一个或多个芯片的高度的厚度。根据各种实施例，厚聚合物层可以具有例如至少50微米、或者至少100微米、或者至少200微米或者更大的厚度。图6A中的符号608表示填料材料，其形成粘合剂层606的聚合物(例如粘合剂)材料610的一部分或者与其混合。填料608可包括下述材料中的一种或多种：诸如SiO2或类似的玻璃类型或矿物材料，诸如Al2O3、Si3N4、AIN、BN或PTFE，或者包括有机填料材料的其它电绝缘填料材料。填料608可以按照下述的形式存在：颗粒、纤维、预浸料材料和/或任何其它固定或流体(包括气态)形式。所述一种或多种填料材料608可以被选择，从而使所固化的粘合剂层606实现诸如机械稳定性等的期望封装属性，和/或从而实现期望CTE，例如从而实现与载体和/或安装在载体上或者通过粘合剂附着的一个或多个半导体元件(芯片)的CTE类似的CTE。例如，诸如SiO2的填充材料可以利用按体积计约5%至95%的填充度被使用，以实现与硅的CTE(2.5)相当，或者与铜的CTE(16.5)相当的CTE。CTE的适当调节可以引起最终半导体器件/封装的机械应力和翘曲的减小。参考图6B，在粘合剂610的预固化之后，半导体元件诸如芯片612被放置在粘合剂层606之上。在粘合剂610的最后固化之后，根据图6C，封装材料614可以被应用以封装芯片602和612(以及可选地载体604，如果需要)，用以形成封装层或本体616。如图6C所示，粘合剂材料610和封装材料614都可以从体积和/或材料(重量)角度而言对结果器件618的封装有贡献。另一制造工艺可包括例如参考图2G至2I描述的一个或多个方面。图7为半导体器件700上的示意性截面图，该半导体器件700包括载体702、功率芯片704以及用于控制功率芯片704的逻辑芯片706。器件700可以根据此处讨论的各个方面的一个或多个来制造。载体702可包括电绝缘本体708，该电绝缘本体包括例如陶瓷材料。导电层710可以至少被提供在本体708的芯片承载表面上。导电层710可包括下述材料的层或板，该材料例如包括金属或金属合金，或者可以以其它方式被调适用于功率芯片704的电耦合。功率芯片704可以被焊接到载体702的导电层710。电绝缘层712支撑逻辑芯片706，即逻辑芯片706与导电层710电绝缘。层712包括b阶段固化的聚合物材料713，例如两阶段热固化聚合物材料。绝缘层712直接接触功率芯片704的侧表面714并且特别地覆盖其下边缘716。聚合物(例如粘合剂)层712的聚合物713与芯片704的直接接触可以防止焊料材料718扩散到芯片704的侧表面714。引线接合720提供芯片704和706的内部耦合。导电层710以及引线722经由连接器724、725将功率芯片704连接到外部。成形区块726封装芯片704和706、引线720和722以及至少一部分的载体702。图8为说明使用b阶段可固化聚合物的方法的实施例800的流程图。尽管方法800被示为包括具体步骤顺序，应理解，根据其它实施例该步骤顺序可以改变，并且/或者一个或多个所述步骤可以彼此并行地执行。在步骤804，第一半导体元件被安装在载体上。在步骤806，例如包括粘合剂的b阶段可固化聚合物被沉积在载体上。聚合物可以被沉积为例如糊料或箔。聚合物材料可包括填料材料。在沉积步骤期间或之后(在预固化之前)，聚合物可以与第一半导体元件，特别是其一个或多个侧表面形成直接接触。在步骤808，沉积的聚合物被预固化。在预固化期间，聚合物可以与第一半导体元件形成直接接触。换言之，在沉积聚合物期间或之后，或者在聚合物的预固化期间，或者这二者，聚合物和第一半导体元件之间的一个或多个直接接触可以被建立。在步骤810，第二半导体元件被附着在聚合物上。此步骤可以跟在预固化之后。聚合物可以具有电绝缘属性；因此，附着到其的第二半导体元件与该载体电绝缘。在步骤812，执行聚合物材料的最后固化，这暗示第二半导体元件的最后固定。聚合物材料可以用于助于或者实现第一半导体元件、第二半导体元件和载体中的至少其一的封装。随后可以执行其它步骤，诸如所固化的b阶段聚合物的另外处理，例如在聚合物层等中提供凹部或(通)孔。如此处使用，在诸如"包括"、"具有"、"带有"或其变型的术语在具体实施方式或权利要求中被使用的范围内，应理解的是，这种术语旨在按照与术语"包括"类似的方式是开放式的。术语"示例性的"意图仅仅表示一个或一种示例，而不是根据任何给定标准的最佳或最优示例。尽管可能已经就若干实施方式的仅仅其一而公开了本发明实施例的具体特征或方面，但是对于任何给定或具体应用会是期望以及有利的是，这种特征或方面可以与其它实施方式的一个或多个其它特征或方面组合。尽管已经在此处说明和描述了特定实施例，但是本领域普通技术人员将理解，鉴于所示出和描述的特定实施例，可以进行许多调整，进行改动以及实施变型而不背离本发明的范围。因此，意图涵盖对此处讨论的特定实施例的任何这种调整、改动和变型，并且本发明仅仅由权利要求的范围限制。