双反熔丝的制作方法
【专利摘要】本发明涉及双反熔丝，根据一个示例性实施方式，双反熔丝结构包括在公共半导体鳍中与第一可编程栅极相邻的第一沟道。双反熔丝结构还包括在公共半导体鳍中与第二可编程栅极相邻的第二沟道。第一反熔丝在第一沟道和第一可编程栅极之间形成。另外，第二反熔丝在第二沟道和第二可编程栅极之间形成。第一可编程栅极可以在公共半导体鳍的第一侧壁上，并且可以包括第一栅极电介质和第一电极。第二可编程栅极可以在公共半导体鳍的第二侧壁上，并且可以包括第二栅极电介质和第二电极。
【专利说明】双反熔丝
【技术领域】
[0001]本发明涉及双反熔丝(dual ant1-fuse)。
【背景技术】
[0002]反熔丝可以以具有位于半导体衬底中的源极、漏极和沟道的平面布置来配置。可编程栅极位于沟道上方，并且包括位于栅极电介质上方的栅电极。栅极电介质最初在反熔丝的栅电极和沟道之间提供高阻抗电流路径。可以通过在栅电极和沟道两端施加编程电压以引起栅极电介质击穿来对反熔丝编程。一旦编程，电流路径从高阻抗变成低阻抗，以促使电流流经电流路径。
【发明内容】
[0003]本公开针对双反熔丝，该反熔丝基本上联系至少一个附图示出和/或描述并且在权利要求中更完全地提出。
[0004]本发明提供了一种双反熔丝结构，包括:第一沟道，在公共半导体鳍中，该第一沟道与第一可编程栅极相邻；第二沟道，在公共半导体鳍中，该第二沟道与第二可编程栅极相邻；第一反熔丝，在第一沟道和第一可编程栅极之间形成；第二反熔丝，在第二沟道和第二可编程栅极之间形成。
[0005]优选地，第一可编程栅极在公共半导体鳍的第一侧壁上。
[0006]优选地，第二可编程栅极在公共半导体鳍的第二侧壁上。
[0007]优选地，第一可编程栅极包括第一栅极电介质和第一电极。
[0008]优选地，第二可编程栅极包括第二栅极电介质和第二电极。
[0009]优选地，第一反熔丝包括位于公共半导体鳍中的第一源极和第一漏极。
[0010]优选地，第二反熔丝包括位于公共半导体鳍中的第二源极和第二漏极。
[0011]优选地，第一沟道位于第一可编程栅极和第二可编程栅极之间。
[0012]优选地，第二沟道位于第一可编程栅极和第二可编程栅极之间。
[0013]优选地，第一沟道和第二沟道位于公共沟道区中。
[0014]本发明还提供了一种双反熔丝结构，包括:第一反熔丝，包括位于公共半导体鳍中的第一沟道、第一源极以及第一漏极；第二反熔丝，包括位于公共半导体鳍中的第二沟道、第二源极以及第二漏极；第一反熔丝在第一沟道和第一可编程栅极之间形成；第二反熔丝在第二沟道和第二可编程栅极之间形成。
[0015]优选地，第一源极和第二源极位于公共源极区中。
[0016]优选地，第一漏极和第二漏极位于公共漏极区中。
[0017]优选地，第一沟道和第二沟道位于第一源极和第一漏极之间。
[0018]优选地，第一沟道和第二沟道位于第二源极和第二漏极之间。
[0019]优选地，第一源极和第二源极耦接至地。
[0020]优选地，第一漏极和第二漏极耦接至地。[0021]本发明还提供了一种双反熔丝结构，包括:第一反熔丝，包括位于公共半导体鳍中的第一沟道、第一源极以及第一漏极；第二反熔丝，包括位于公共半导体鳍中的第二沟道、第二源极以及第二漏极；第一可编程栅极，包括第一栅极电介质和第一电极，第一栅极电介质与第一沟道接触；第二可编程栅极，包括第二栅极电介质和第二电极，第二栅极电介质与第二沟道接触；第一反熔丝在第一沟道和第一可编程栅极之间形成；第二反熔丝在第二沟道和第二可编程栅极之间形成。
[0022]优选地，第一电极和第二电极均包括金属。
[0023]优选地，第一栅极电介质和第二栅极电介质均包括高k电介质材料。
【专利附图】
【附图说明】
[0024]图1示出了包括双反熔丝结构的示例性电路的示意图。
[0025]图2示出了说明制造双反熔丝结构的示例性加工的流程图。
[0026]图3A示出了加工期间的示例性晶圆的一部分的截面图。
[0027]图3B示出了加工期间的示例性晶圆的一部分的截面图。
[0028]图3C示出了加工期间的示例性晶圆的一部分的截面图。
[0029]图4A示出了双反熔丝结构的顶视图。
[0030]图4B示出了双反熔丝结构的透视图。
【具体实施方式】
[0031]以下描述包含关于本公开中的实施方式的具体信息。本申请中的附图及其随附的详细描述仅针对示例性实施方式。除非另有说明，否则附图中相同或相应的元件可以用相同或相应的参考标号来表示。此外，本申请中的附图和说明一般不按比例，并且不意图与实际相对尺寸对应。
[0032]图1示出了包括双反熔丝结构150的电路100的示意图。双反熔丝结构150包括反熔丝102a和反熔丝102b。
[0033]反熔丝102a包括源极104a、漏极106a、可编程栅极108a以及沟道110a。最初，可编程栅极108a和沟道IlOa形成用于电流流动的高阻抗路径。如图1所示，源极104a和漏极106a可以通过沟道IlOa耦接至高阻抗路径。可以通过在可编程栅极108a和沟道IlOa两端施加编程电压以引起可编程栅极108a中的栅极电介质的击穿来对反熔丝102a编程。一旦编程，高阻抗路径变为低阻抗路径以促使电流流动。
[0034]类似地，反熔丝102b包括源极104a、漏极106b、可编程栅极108b以及沟道110b。最初，可编程栅极108b和沟道IlOb形成用于电流流动的高阻抗路径。如图1所示，源极104b和漏极106b可以通过沟道IlOb耦接至高阻抗路径。可以通过在可编程栅极108b和沟道I IOb两端施加编程电压以弓I起可编程栅极108b中的栅极电介质击穿来对反熔丝102b编程。一旦编程，高阻抗路径变为低阻抗路径以促使电流流动。
[0035]在双反熔丝结构150中，反熔丝102a的源极104a耦接至反熔丝102b的源极104b。此外，在双反熔丝结构150中，反熔丝102a的漏极106a耦接至反熔丝102b的漏极106b。然而，在某些实施方式中，在双反熔丝结构150中，源极104a不耦接至源极104b和/或漏极106a不耦接至漏极106b。[0036]双反熔丝结构150可以具有多种不同配置，并且可以用于多种不同电路。电路100示出了这种使用双反熔丝结构150的电路。在电路100中，可编程栅极108a耦接在编程晶体管114a和读取晶体管116a之间。类似地，可编程栅极108b耦接在编程晶体管114b和读取晶体管116b之间。源极104a和源极104b耦接至地Gp而且，漏极106a和漏极106b耦接至可以与地G1相同的地G2。
[0037]在电路100中，例如可以通过经过可由栅极120a控制的编程晶体管114a在可编程栅极108a和沟道IlOa两端施加编程电压Vm来对反熔丝102a编程。通过熔固(blow)反熔丝102a，编程电压Vm足以对反熔丝102a编程。例如，可以通过经过可由栅极122a控制的读取晶体管116a向可编程栅极108a施加读取电压Vddi来从反熔丝102a读取。然后，可以基于可编程栅极108a的电阻率利用读取电压Vddi来感应是否已经对反熔丝102a编程。
[0038]类似地，在电路100中，例如可以通过经过可由栅极120a控制的编程晶体管114b在可编程栅极108b和沟道IlOb两端施加编程电压Vpp2来对反熔丝102b编程。通过熔固反熔丝102b，编程电压Vpp2足以对反熔丝102b编程。例如，可以通过经过可由栅极122b控制的读取晶体管116b向可编程栅极108b施加读取电压Vdd2来从反熔丝102b读取。然后，可以基于可编程栅极108b的电阻率利用读取电压Vdd2来感应是否已经对反熔丝102b编程。
[0039]因此，双反熔丝结构150包括反熔丝102a和反熔丝102b，可选地，它们可以如上所述地独立操作。上述反熔丝102a包括用于连接到反熔丝102a的源极104a和漏极106a。然而，在某些实施方式中，源极104a和/或漏极106a不包括在双反熔丝结构150中或者不用于连接到反熔丝102a。例如，应理解，反熔丝102a可以包括源极104a而不包括漏极106a或者可以包括漏极106a而不包括源极104a。类似地，上述反熔丝102b包括用于连接到反熔丝102b的源极104b和漏极106b。然而，在某些实施方式中，源极104b和/或漏极106b不包括在双反熔丝结构150中或者不用于连接到反熔丝102b。例如,应理解,反熔丝102b可以包括源极104b而不包括漏极106b或者可以包括漏极106b而不包括源极104b。然而，利用源极104a和104b以及漏极106a和106b可以提供各种优势，包括在编程后降低反熔丝102a和102b的电阻率。
[0040]图2示出了说明用于制造诸如图1中的双反熔丝结构150的双反熔丝结构的加工200的加工流程图。应注意，可以使用加工200以外的加工来制造双反熔丝结构150以及根据本公开的其他双反熔丝结构。而且，虽然可以用于制造各种双反熔丝结构，但是为了说明的目的，参照图3A、图3B和图3C来描述加工200。由加工200示出的实施方式可以在加工的晶圆上进行，在加工200之前，该加工的晶圆可以包括具有在公共半导体鳍(fin)中的源极区、漏极区和沟道区的衬底，栅极电介质层以及场电介质层。
[0041]现在参照图2和图3A，加工200包括在公共半导体鳍(例如，330)上方形成导电栅极层(例如，328)(图2中的270)。
[0042]图3A示出了加工期间晶圆370的一部分的截面图。如图3A中所示，晶圆370包括衬底332、场电介质层334、公共半导体鳍330、栅极电介质层340以及导电栅极层328。
[0043]在晶圆370中，衬底332包括半导体材料，诸如单晶半导体材料。在本实施方式中，衬底332是硅衬底，并且更具体地，是单晶硅衬底。在所示出的实施方式中，衬底332是P型衬底(例如，轻掺杂P-衬底)。应注意，在其他实施方式中，衬底332是N型(例如，轻掺杂N-衬底)衬底或未掺杂。而且，在其他实施方式中，衬底332是绝缘衬底上的半导体，诸如绝缘衬底上的硅(SOI)(未示出)。
[0044]公共半导体鳍330包括半导体材料，并且在本实施方式中是硅。公共半导体鳍330在衬底332中及其上面形成，并且包括位于公共沟道区310的沟道310a和310b。公共沟道区310是公共半导体鳍330的掺杂区。在本实施方式中，公共沟道区310是P型的(例如，轻掺杂P-)。然而，公共沟道区310可以与图3A所示不同地进行掺杂。例如，在某些实施方式中，公共沟道区310是N型的(例如，轻掺杂N-)。在本实施方式中，由于公共沟道区310由衬底332形成，因此公共沟道区310具有与衬底332类似的掺杂分布(doping profile),然而，公共沟道区310可以具有与衬底332不同的掺杂分布。此外，虽然在本实施方式中沟道310a和310b在公共沟道区310中，但是在某些实施方式中，沟道310a和310b在分开的沟道区中。
[0045]而且在示出的实施方式中，场电介质层334位于衬底332上方。场电介质层334包括一个或多个电介质材料，诸如二氧化硅。在本实施方式中，场电介质层334是浅沟槽隔离(STI)层并且在导电栅极层328和栅极电介质层340之下。
[0046]栅极电介质层340位于衬底332、公共半导体鳍330以及场电介质层334上方以及之上。栅极电介质层340包括电介质材料。适于栅极电介质层340的电介质材料包括用于诸如finFET的场效应晶体管(FET)的栅极电介质材料。在本实施方式中，栅极电介质层340包括高k电介质材料。作为具体示例，用于栅极电介质层340的高k电介质材料的示例包括氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化铬(CrO2)等。
[0047]导电栅极层328位于衬底332上方并且在栅极电介质层340和场电介质层334上。导电栅极层328包括导电材料。适于导电栅极层328的导电材料包括用于诸如finFET的FET的栅极材料。在本实施方式中，导电栅极层328包括金属，诸如高k金属栅极材料。作为具体示例，用于导电栅极层328的高k金属栅极材料的示例包括钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钥(Mo)、钌(Ru)、氮碳化钽(TaCN)、或其他金属或金属叠层(metal stack)。
[0048]导电栅极层328形成在公共半导体鳍330上方。在形成导电栅极层328以前，晶圆370还可以包括场电介质层334、栅极电介质层340以及公共沟道区310和公共半导体鳍330中的公共源极和漏极区(图3A中没有示出公共源极和漏极区)。通过在公共半导体鳍330上方沉积诸如金属的一层或多层导电材料，可以在公共半导体鳍330上方形成导电栅极层328。沉积可以利用物理气相沉积(PVD)、化学气相沉积(CVD)或其他沉积技术。所沉积的一层或多层导电材料随后可利用化学机械平坦化(CMP)或其他平坦化技术来平坦化，得到如图3A中所示的晶圆370。
[0049]现在参照图2和图3B，加工200包括在导电栅极层(例如，328)上方形成掩模(例如，344)(图2中的272)。
[0050]图3B示出了加工期间晶圆372的一部分的截面图。如图3B所示，晶圆372包括在导电栅极层328上方形成的掩模344。掩模344露出在公共半导体鳍330上面的导电栅极层328的区域336。掩模344可以包括光致抗蚀剂。可以通过在导电栅极层328上方对图3A的晶圆370应用光致抗蚀剂来在导电栅极层328上方形成掩模344。光致抗蚀剂可以图案化从而露出导电栅极层328的区域336，得到图3B中示出的晶圆372。
[0051]现在参照图2和图3C，加工200包括使用掩模(例如，344)蚀刻导电栅极层(例如，328)，以形成第一反熔丝(例如，302a)的第一可编程栅极(例如，308a)和第二反熔丝(例如，302b)的第二可编程栅极(例如，308b)(图2中的274)。
[0052]图3C示出了加工期间晶圆374的截面图。应注意，为了清楚，图3C仅示出了区域336。晶圆374包括反熔丝302a和反熔丝302b。反熔丝302a包括可编程栅极308a并且反熔丝302b包括可编程栅极308b。可编程栅极308a包括电极328a和栅极电介质340a。栅极电介质340a与沟道310a接触。可编程栅极308b包括电极328b和栅极电介质340b。栅极电介质340b与沟道310b接触。
[0053]可以通过使用晶圆372的掩模344蚀刻图3B中的晶圆372的导电栅极层328来形成可编程栅极308a和可编程栅极308b。通过电断开导电栅极层328的一部分从而形成电极328a和328b，蚀刻形成了可编程栅极308a和308b。随后，掩模344可以去除，得到图3C中所示的晶圆374。导电栅极层328的蚀刻还可以可选地去除栅极电介质层340的一部分，以形成栅极电介质340a和340b。然而在某些实施方式中，可以采用专用蚀刻来去除栅极电介质层340的一部分，以形成栅极电介质340a和340b。此外,在某些实施方式中，可以不蚀刻栅极电介质层340的一部分。例如，栅极电介质层340可以如同在晶圆372中那样保持覆盖公共半导体鳍330。
[0054]可以对晶圆374进行额外的加工，包括形成接触以及接触的硅化。因此，加工200提供了双反熔丝结构的制造。加工200可以整合到用于制造一个或多个finFET的加工中。在某些实施方式中，该整合仅需要增加用于蚀刻导电栅极层328的掩模344。然而，掩模344还可以用于制造finFET或其他部件。
[0055]图4A示出了双反熔丝结构450的顶视图。图4B示出了双反熔丝结构450的透视图。双反熔丝结构450与图1中的双反熔丝结构150对应。此外，双反熔丝结构450沿图4A中的截面3C-3C与图3C中的晶圆374的区域336对应。
[0056]双反熔丝结构450包括与图1中的反熔丝102a和反熔丝102b以及图3C中的反熔丝302a和反熔丝302b分别对应的反熔丝402a和反熔丝402b。双反熔丝结构450还包括与图3C中的衬底332、公共半导体鳍330、公共沟道区310和场电介质层334分别对应的衬底432、公共半导体鳍430、公共沟道区410和场电介质层434。
[0057]反熔丝402a包括沟道410a、源极404a、漏极406a以及可编程栅极408a。沟道410a、源极404a、漏极406a以及可编程栅极408a分别与图1中的沟道110a、源极104a、漏极106a以及可编程栅极108a对应。沟道410a进一步与图3C中的沟道310a对应。此外，虽然在图3C中未示出，但是源极404a和漏极406a在图3C中的晶圆374中可以具有对应组件，在形成图3A中的晶圆370之前，该对应组件可以在公共半导体鳍330中。可编程栅极408a包括分别与图3C中的栅极电介质340a和电极328a对应的栅极电介质440a和电极 428a。
[0058]类似地，反熔丝402b包括沟道410b、源极404b、漏极406b以及可编程栅极408b。沟道410b、源极404b、漏极406b以及可编程栅极408b分别与图1中的沟道110b、源极104b、漏极106b以及可编程栅极108b对应。沟道410b进一步与图3C中的沟道310b对应。此外，虽然在图3C中未示出，但是源极404b和漏极406b在图3C中的晶圆374中可以具有对应组件，在形成图3A中的晶圆370之前，该对应组件可以在公共半导体鳍330中。可编程栅极408b包括分别与图3C中的栅极电介质340b和电极328b对应的栅极电介质440b和电极428b。[0059]在本实施方式中，源极404a和404b位于公共源极区404。公共源极区404是公共半导体鳍430的掺杂区。在本实施方式中，公共源极区404是N型的(例如，高掺杂N+)。然而，公共源极区404的掺杂可以与图4A和图4B中示出的不同。例如，在某些实施方式中，公共源极区404是P型的(例如，高掺杂P+)。虽然在本实施方式中，源极404a和404b在公共源极区404中，但是在某些实施方式中，源极404a和404b在分开的源极区中。
[0060]类似地，漏极406a和406b位于公共漏极区406中。公共漏极区406是公共半导体鳍430的掺杂区。在本实施方式中，公共漏极区406是N型的(例如，高掺杂N+)。然而，公共漏极区406的掺杂可以与图4A和4B中示出的不同。例如，在某些实施方式中，公共漏极区406是P型的(例如，高掺杂P+)。虽然在本实施方式中，漏极406a和406b在公共漏极区406a中，但是在某些实施方式中，漏极406a和406b在分开的漏极区中。源极404a和404b以及漏极406a和406b可以对于彼此相同或不同地掺杂。
[0061]因此，双反熔丝结构450包括各自位于公共半导体鳍430中的沟道410a和410b、源极404a和404b以及漏极406a和406b。可选地，公共源极区404和公共漏极区406可以与finFET的源极区和漏极区同时形成。而且可选地，公共沟道区410可以与finFET的沟道区同时形成。因此，公共源极区404、公共沟道区410以及公共漏极区406可以整合到用于制造finFET的加工中，而不需要额外的加工步骤。
[0062]公共半导体鳍430中的沟道410a与可编程栅极408a相邻。可编程栅极408a在公共半导体鳍430的侧壁446a上。反熔丝402a在沟道410a和可编程栅极408a之间形成。公共半导体鳍430中的沟道410b与可编程栅极408a相邻。可编程栅极408b在公共半导体鳍430的侧壁446b上。反熔丝402b在沟道410b和可编程栅极408b之间形成。
[0063]双反熔丝结构450的各种配置允许对反熔丝402a和反熔丝402b编程。例如，可以通过在可编程栅极408a和沟道410a两端施加编程电压以引起可编程栅极408a中的栅极电介质440a的击穿来对反熔丝402a编程。例如，源极404a和/或漏极406a可以耦接至地并且可以将编程电压施加到电极428a来击穿栅极电介质440a。一旦编程，电极428a将具有到由沟道410a与源极404a和/或沟道410a与漏极406a形成的二极管和/或多个二极管的低阻抗路径。利用用于连接到反熔丝402a的源极404a和漏极406a提供了低电阻率电流路径，然而应当理解，反熔丝402a可以只用源极404a和漏极406a中的一个运行。因此，某些实施方式可以不包括源极404a和漏极406a中的一个，并且可以不连接至源极404a和漏极406a中的一个。
[0064]类似地,可以通过在可编程栅极408b和沟道410b两端施加编程电压以引起可编程栅极408b中的栅极电介质440b的击穿来对反熔丝402b编程。例如，源极404b和/或漏极406b可以耦接至地并且可以将编程电压施加到电极428b来击穿栅极电介质440b。一旦编程，电极428b将具有到由沟道410b与源极404b和/或沟道410b与漏极406b形成的二极管和/或多个二极管的低阻抗路径。利用用于连接到反熔丝402b的源极404b和漏极406b提供了低电阻率电流路径，然而应当理解，反熔丝402b可以只用源极404b和漏极406b中的一个运行。因此,某些实施方式可以不包括源极404b和漏极406b中的一个，并且可以不连接至源极404b和漏极406b中的一个。
[0065]通过在公共半导体鳍430中包括沟道410a和沟道410b，为反熔丝402a和反熔丝402b提供的双反熔丝结构450是紧凑的，同时仍然能够独立运行。沟道410a和410b各自位于可编程栅极408a和可编程栅极408b之间。另外，沟道410a和410b各自位于源极404a和漏极406a之间，并且还各自位于源极404b和漏极406b之间。除了其他优点之外，利用这种布置允许双反熔丝结构450的进一步的紧凑以及反熔丝402a和402b的同时制造。
[0066]通过上面的描述，显然在不偏离这些概念的范围的情况下，可以使用各种技术来实现本申请中描述的概念。此外，虽然这些概念具体参考某些实施方式来描述，但是本领域普通技术人员应当理解，在不背离这些概念的范围的情况下，可以在形式和细节上作出改变。因此，所描述的实施方式在所有方面都应认为是说明性的而非限制性的。还应当理解，本申请不限于上述【具体实施方式】，而在不偏离本公开的范围的情况下，可能有多种重新布置、修改和替换。
【权利要求】
1.一种双反熔丝结构，包括: 第一沟道，在公共半导体鳍中，所述第一沟道与第一可编程栅极相邻； 第二沟道，在所述公共半导体鳍中，所述第二沟道与第二可编程栅极相邻； 第一反熔丝，在所述第一沟道和所述第一可编程栅极之间形成； 第二反熔丝，在所述第二沟道和所述第二可编程栅极之间形成。
2.根据权利要求1所述的双反熔丝结构，其中，所述第一可编程栅极在所述公共半导体鳍的第一侧壁上，并且其中，所述第二可编程栅极在所述公共半导体鳍的第二侧壁上。
3.根据权利要求1所述的双反熔丝结构，其中，所述第一可编程栅极包括第一栅极电介质和第一电极，并且其中，所述第二可编程栅极包括第二栅极电介质和第二电极。
4.根据权利要求1所述的双反熔丝结构，其中，所述第一反熔丝包括位于所述公共半导体鳍中的第一源极和第一漏极，并且其中，所述第二反熔丝包括位于所述公共半导体鳍中的第二源极和第二漏极。
5.根据权利要求1所述的双反熔丝结构，其中，所述第一沟道位于所述第一可编程栅极和所述第二可编程栅极之间，并且其中，所述第二沟道位于所述第一可编程栅极和所述第二可编程栅极之间。
6.根据权利要求1所述的双反熔丝结构，其中，所述第一沟道和所述第二沟道位于公共沟道区中。
7.一种双反熔丝结构，包括: 第一反熔丝，包括位于公共半导体鳍中的第一沟道、第一源极以及第一漏极； 第二反熔丝，包括位于所述公共半导体鳍中的第二沟道、第二源极以及第二漏极； 所述第一反熔丝在所述第一沟道和第一可编程栅极之间形成； 所述第二反熔丝在所述第二沟道和第二可编程栅极之间形成。
8.—种双反熔丝结构,包括: 第一反熔丝，包括位于公共半导体鳍中的第一沟道、第一源极以及第一漏极； 第二反熔丝，包括位于所述公共半导体鳍中的第二沟道、第二源极以及第二漏极； 第一可编程栅极，包括第一栅极电介质和第一电极，所述第一栅极电介质与所述第一沟道接触； 第二可编程栅极，包括第二栅极电介质和第二电极，所述第二栅极电介质与所述第二沟道接触； 所述第一反熔丝在所述第一沟道和所述第一可编程栅极之间形成； 所述第二反熔丝在所述第二沟道和所述第二可编程栅极之间形成。
9.根据权利要求8所述的双反熔丝结构，其中，所述第一电极和所述第二电极均包括金属。
10.根据权利要求8所述的双反熔丝结构，其中，所述第一栅极电介质和所述第二栅极电介质均包括高k电介质材料。
【文档编号】H01L23/525GK103545291SQ201310285046
【公开日】2014年1月29日 申请日期:2013年7月8日 优先权日:2012年7月12日
【发明者】许有志, 尼尔·基斯特勒 申请人:美国博通公司