半导体封装件、其制造方法及其使用的切割冶具的制作方法
【专利摘要】半导体封装件包括基板、半导体芯片、封装体、数个电性接点及散热板。基板具有上表面及下表面。半导体芯片设于基板的上表面。封装体形成于基板的上表面上且包覆半导体芯片。电性接点形成于基板的下表面。散热板设于封装体上且具有上表面、外侧面及毛边。毛边形成于散热板的上表面与外侧面之间，且毛边的突出量小于3密耳。
【专利说明】半导体封装件、其制造方法及其使用的切割冶具
【技术领域】
[0001]本发明是有关于一种半导体封装件、其制造方法及其使用的切割冶具，且特别是有关于一种从散热板往基板方向切割而形成的半导体封装件、其制造方法及其使用的切割冶具。
【背景技术】
[0002]为了散热，传统半导体封装件包括散热板，以快速散逸半导体封装件的热量。散热板多是额外制作后再黏贴于封胶上。然而，在单一化步骤中，由于散热板受到刀具切割力的撕扯，因此容易导致散热板与封胶之间结合性降低。
【发明内容】
[0003]本发明是有关于一种半导体封装件、其制造方法及其使用的切割冶具，一实施例中，散热板与封装体之间的结合性不会因为切割而过度下降。
[0004]根据本发明的一实施例，提出一种半导体封装件。半导体封装件包括一基板、一半导体芯片、一封装体、数个电性接点及一散热板。基板具有一上表面及一下表面。半导体芯片设于基板的上表面。封装体形成于基板的上表面上且包覆半导体芯片。电性接点形成于基板的下表面。散热板设于封装体上且具有一上表面、一外侧面及一毛边。毛边形成于散热板的上表面与外侧面之间，且毛边的突出量小于3密耳。
[0005]根据本发明的另一实施例，提出一种切割冶具。切割冶具包括一冶具本体、一气室、一吸气道、一接点容纳槽及一第一挡墙。冶具本体具有一上表面。气室从冶具本体的上表面往下延伸而形成一气室底面。吸气道从气室的气室底面往下延伸。接点容纳槽从冶具本体的上表面往下延伸，用以容纳一待切割封装结构的数个电性接点。第一挡墙设于接点容纳槽与气室之间。待切割封装结构抵压于第一挡墙的上表面上。
[0006]根据本发明的另一实施例，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一待切割封装结构。待切割封装结构包括一基板、一半导体芯片、一封装体、数个电性接点及一散热板，基板具有一上表面及一下表面，半导体芯片设于基板的上表面上，封装体形成于基板的上表面上且包覆半导体芯片，电性接点形成于基板的下表面上，而散热板设于封装体上且具有一上表面；设置待切割封装结构于一切割冶具上，其中待切割封装结构以基板的下表面设于切割冶具上；以及，从散热板往基板的方向，单一化待切割封装结构，使散热板形成一毛边及一外侧面，毛边形成于散热板的上表面与外侧面之间且毛边的突出量小于3密耳。
[0007]为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下:
【专利附图】
【附图说明】
[0008]图1绘示依照本发明一实施例的半导体封装件的剖视图。
[0009]图2A至2D绘示依照本发明一实施例的半导体封装件的切割过程图。
[0010]图3绘示依照本发明另一实施例的切割冶具的剖视图。
[0011]图4绘示依照本发明另一实施例的切割冶具的外观图。
[0012]符号说明:
[0013]100:半导体封装件
[0014]100’:待切割封装结构
[0015]110:基板
[0016]IlOb:下表面
[0017]110s、140s、150s:外侧面
[0018]110u、140u、150u、210u、211u、212u、213u:上表面
[0019]120:半导体芯片
[0020]120a:主动面
[0021]121:焊线
[0022]130:电性接点
[0023]130b、210b2:底面
[0024]131:第一部分
[0025]132:第二部分
[0026]140:封装体
[0027]150:散热板
[0028]151:毛边
[0029]210:冶具本体
[0030]210bl:气室底面
[0031]2 1g:吸气道
[0032]210rl:气室
[0033]210r2、210r2’’:接点容纳槽
[0034]21Or3:切割槽
[0035]21 Or4:通气孔
[0036]211:第一挡墙
[0037]212:第二挡墙
[0038]213:第三挡墙
[0039]200、200，、200，，:切割冶具
[0040]220:刀具
[0041]300:真空源
[0042]Al:开口面积
[0043]A2:横向面积
[0044]Hl:第一距离
[0045]H2:第二距离
[0046]L:突出量
[0047]P:切割道
[0048]Wl:宽度
[0049]W2:外径
【具体实施方式】
[0050]请参照图1，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括基板110、半导体芯片120、数个电性接点130、封装体140及散热板150。
[0051]基板110例如是单层或多层基板，其可承载半导体芯片120。基板110具有上表面IlOu及下表面110b。本例中，半导体芯片120以主动面120a朝上方位设于基板110的上表面IlOu上，且通过至少一焊线121电性连接于基板110。另一例中，半导体芯片120是以主动面朝下方位的覆晶(flip chip)方式,设于基板110的上表面IlOu上,且通过至少一凸块电性连接于基板110。
[0052]电性接点130例如是焊球、导电柱或凸块，其形成于基板110的下表面IlOb上。半导体封装件100通过电性接点130电性连接于一外部电路(未绘示)，如电路板。
[0053]封装体140形成于基板110的上表面IlOu上且包覆半导体芯片120。封装体140可包括酌■醒基树脂(Novolac-based resin)、环氧基树脂(epoxy-based resin)、娃基树脂(silicone-based resin)或其他适当的包覆剂。封装体140亦可包括适当的填充剂,例如是粉状的二氧化硅。可利用数种封装技术形成封装体140，例如是压缩成型(compress1nmolding)、注身寸成型(inject1n molding)或转注成型(transfer molding)。
[0054]散热板150设于封装体140的上表面140u上且具有上表面150u、外侧面150s及毛边151，毛边151形成于散热板150的上表面150u与外侧面150s之间。在单一化半导体封装件100步骤中，刀具由散热板150往基板110方向进刀，使毛边151的突出量L小于3密耳(mil)。相较于由基板110往散热板150方向进刀，本实施例所产生的毛边151较小。
[0055]此外，当刀具由基板110往散热板150方向进刀时，散热板150会受到刀具由基板110往散热板150方向作用的拉扯力，如此会破坏散热板150与封装体140之间的结合性。反观本实施例，由于刀具由散热板150往基板110方向进刀，使散热板150受到刀具由散热板150往封装体140方向作用的抵压力，如此散热板150与封装体140之间的结合性较不易因为切割而下降。
[0056]此外，由于采用全穿切(full cut)方式单一化半导体封装件100，因此散热板150的外侧面150s、封装体140的外侧面140s及基板110的外侧面IlOs大致上对齐，如齐平。
[0057]请参照图2A至2D，其绘示依照本发明一实施例的半导体封装件的切割过程图。
[0058]如图2A所示，提供一切割冶具200。切割冶具200包括冶具本体210、至少一气室210rl、至少一吸气道210g、至少一接点容纳槽210r2、至少一第一挡墙211、至少一第二挡墙212、至少一第三挡墙213及数条切割槽210r3。数条切割槽210r3分离出数个封装单元的区域。在单一化步骤中，可沿切割槽210r3的区域单一化待切割封装结构100’(图2B)，以形成至少一半导体封装件100。
[0059]冶具本体210例如是由软质或硬质材料制成，本例中，冶具本体210以橡胶制成为例说明。冶具本体210具有上表面210u。气室210rl从冶具本体210的上表面210u往下延伸而形成气室底面210bl，以容纳待切割封装结构100’(图2C)的一些电性接点131 (图2C)。吸气道210g从气室210rl的气室底面210bl往下延伸并连通一真空源300 (图2C)。接点容纳槽210r2从冶具本体210的上表面210u往下延伸一距离，但不贯穿冶具本体210。接点容纳槽210r2用以容纳待半导体封装件100’(图2C)的另一些电性接点132 (图2C)。
[0060]在一种切割冶具200的制法中，可采用机械或激光钻孔，形成数个接点容纳槽210r2于冶具本体210上。接点容纳槽210r2形成后，气室210rl与接点容纳槽210r2之间形成第一挡墙211，相邻二接点容纳槽210r2之间形成第二挡墙212，而切割槽210r3与接点容纳槽210r2之间形成第三挡墙213。
[0061]如图2B所示，提供待切割封装结构100’。待切割封装结构100’包括基板110、半导体芯片120、数个电性接点130、封装体140及散热板150。图2B的基板110例如是一长条基板，其具有上表面IlOu及下表面110b。半导体芯片120设于基板110的上表面IlOu上，封装体140形成于基板110的上表面IlOu上且包覆半导体芯片120，电性接点130形成于基板110的下表面IlOb上,而散热板150设于封装体140的上表面140u上且具有上表面 150u。
[0062]如图2C所示，设置待切割封装结构100’于切割冶具200上，其中待切割封装结构100’以基板110的下表面IlOb设于切割冶具200的上表面210u上，使基板110的下表面IlOb朝向切割冶具200，而散热板150的上表面150u朝向远离切割冶具200的方向。
[0063]此些电性接点130的第一部分(一个或一些)131容纳于气室210rl内，而此些电性接点130的第二部分132 (另一个、另一些或其余)容纳于接点容纳槽210r2内，其中第一部分131可以是位于基板110的下表面IlOb之中间区域的电性接点，而第二部分132可以是位于基板110的下表面IlOb的周边区域的电性接点。另一例中，第一部分131可以是位于基板110的下表面IlOb的周边区域的电性接点，而第二部分132可以是位于基板110的下表面IlOb的中间区域的电性接点。
[0064]本例中，单个接点容纳槽210r2容纳单个电性接点130。另一例中，单个接点容纳槽210r2可容纳至少二电性接点130。接点容纳槽210r2的最大宽度Wl介于对应的电性接点130的最大外径W2的1.1至1.5之间，使电性接点130不会与接点容纳槽210r2的内侧壁干涉。另一实施例中，接点容纳槽210r2的最大宽度Wl可大于对应的电性接点130的最大外径W2的1.5倍以上。一例中，宽度Wl的值介于0.4毫米至0.6毫米之间。此外，接点容纳槽210r2的宽度Wl视电性接点130的外径W2而定，本发明实施例并未特别限定宽度Wl及外径W2的数值。
[0065]冶具本体210的上表面210u与接点容纳槽210r2的底面210b2相距一第一距离H1，而基板110的下表面IlOb相距电性接点130的底面130b —第二距离H2，其中第一距离Hl大于第二距离H2，使电性接点130的底面130b不会干涉到接点容纳槽210r2的底面210b2。第一距离Hl可介于第二距离H2的1.1至1.5之间。
[0066]第二距离!12与第二宽度12的比值(!12/12)可介于0.4至1.5之间。当比值小于I时，电性接点130形成一矮胖结构；当比值大于I时，电性接点130形成一高瘦结构。
[0067]一例中，第一距离Hl与宽度Wl的比值(H1/W1)可小于2，如此可避免接点容纳槽210r2的细长比过大而导致相邻二接点容纳槽的挡墙过于薄弱；进一步地说，当第一距离Hl与宽度Wl的比值愈大，表示接点容纳槽210r2愈细长，导致相邻二接点容纳槽210r2之间的第二挡墙212愈细长而变得薄弱。当第一距离Hl与宽度Wl的比值小于2时，可使第二挡墙212具备足够强度。此外，在宽度Wl不变的情况下，第一距离Hl愈长，则电性接点130愈不容易与接点容纳槽210r2的底面210b干涉，但却会导致切割冶具200的强度降低。由于本实施例的第一距离Hl与宽度Wl的比值小于2，故可兼顾”切割冶具200具有足够强度”与”避免底面210b与电性接点130干涉问题”。
[0068]待切割封装结构100’抵压到第一挡墙211的上表面211u，使真空吸力吸附的范围被控制于气室210rl。此外，第一挡墙211的上表面211u、第二挡墙212的上表面212u与第三挡墙213的上表面213u大致上等高时，使待切割封装结构100’同时抵压到第一挡墙211的上表面21 lu、第二挡墙212的上表面212u与第三挡墙213的上表面213u，进而使切割冶具200与待切割封装结构100’的接触面积增大，而分担(减少)切割冶具200的承受应力，以避免切割冶具200过度变形。另一例中，第二挡墙212的上表面212u及/或第三挡墙213的上表面213u可低于第一挡墙211的上表面211u，使待切割封装结构100’抵压到第一挡墙211的上表面21 lu，但不抵压第二挡墙212的上表面212u及/或第三挡墙213的上表面213u。只要切割冶具200不会过度变形，本发明实施例不限定第二挡墙212的上表面212u、第三挡墙213的上表面213u与第一挡墙211的上表面211u的高度位置。
[0069]此外，当气室210rl的开口面积Al过小时，无法稳固吸住待切割封装结构100’。当气室210rl的开口面积Al过大时，切割冶具200容易变形(例如，第一挡墙211往气室210rl方向变形)。本例中，气室210rl的开口面积Al占半导体封装件100的横向面积A2(图2D)的60%至80%之间，如此一来，除了可避免切割冶具200过度变形外，亦可有效吸住待切割封装结构100’。
[0070]如图2D所示，从散热板150往基板110的方向，单一化待切割封装结构100’，以形成至少一如图1所示的半导体封装件100。举例来说，可使用刀具220形成至少一切割道P依序经过散热板150、封装体140及基板110，使散热板150形成毛边151及外侧面150s，其中毛边151形成于散热板150的上表面150u与外侧面150s之间。由于刀具220由散热板150往基板110方向进刀，可使毛边151的突出量L小于3密耳。本例中，切割道P经过整个散热板150、整个封装体140及整个基板110，以切断散热板150、封装体140及基板110，这样的切割方式称为全穿切。
[0071]此外，单一化后，封装体140及基板110分别形成外侧面140s及110s，其中封装体140的外侧面140s、基板110的外侧面IlOs与散热板150的外侧面150s对齐，例如是齐平。
[0072]请参照图3，其绘示依照本发明另一实施例的切割冶具的剖视图。切割冶具200’包括冶具本体210、至少一气室210rl、至少一吸气道210g、至少一接点容纳槽210r2、至少一第一挡墙211、至少一第二挡墙212、至少一第三挡墙213、数条切割槽210r3及至少一通气孔210r4。通气孔210r4连通气室210rl与接点容纳槽210r2，以增加真空源300可吸附的面积，进而增加待切割封装结构100’所受到的真空吸力。如此，待切割封装结构100’可更稳固地设于切割冶具200’上。另一例中，另一通气孔210r4可连通二个或二个以上的接点容纳槽210r2，以增加真空源300更多可吸附的面积。
[0073]请参照图4，其绘示依照本发明另一实施例的切割冶具的外观图。切割冶具200’ ’包括冶具本体210、至少一气室210rl、至少一吸气道210g、接点容纳槽210r2’ ’、至少一第一挡墙211、至少一第三挡墙213及数条切割槽210r3。数条切割槽210r3围绕数个封装单元的区域，在单一化工艺中，可沿切割槽210r3的区域单一化待切割封装结构100’(图2B)，以形成至少一半导体封装件100。本例中，在一个封装单元区域中，接点容置槽210r2’’是封闭环形容置槽，单个接点容纳槽210r2可容纳电性接点130的全部第二部分132(图2C)。在一个封装单元区域中，接点容纳槽210r2的数量是单个，故切割冶具200’’不会形成第二挡墙212。
[0074]综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
【权利要求】
1.一种半导体封装件，其特征在于，包括: 一基板，具有一上表面及一下表面； 一半导体芯片，设于该基板的该上表面； 一封装体，形成于该基板的该上表面上且包覆该半导体芯片；数个电性接点，形成于该基板的该下表面；以及 一散热板，设于该封装体上且具有一上表面、一外侧面及一毛边，该毛边形成于该散热板的该上表面与该外侧面之间，且该毛边的突出量小于3密耳。
2.如权利要求1所述的半导体封装件，其特征在于，该基板及该封装体各具有一外侧面，该封装体的该外侧面、该基板的该外侧面与该散热板的该外侧面对齐。
3.一种切割冶具，其特征在于，包括: 一冶具本体，具有一上表面； 一气室，从该冶具本体的该上表面往下延伸而形成一气室底面； 一吸气道，从该气室的该气室底面往下延伸； 一接点容纳槽，从该冶具本体的该上表面往下延伸，用以容纳一待切割封装结构的数个电性接点；以及 一第一挡墙，设于该接点容纳槽与该气室之间，其中该待切割封装结构抵压于该第一挡墙的上表面。
4.一种半导体封装件的制造方法，其特征在于，包括: 提供一待切割封装结构，该待切割封装结构包括一基板、一半导体芯片、一封装体、数个电性接点及一散热板，该基板具有一上表面及一下表面，该半导体芯片设于该基板的该上表面上，该封装体形成于该基板的该上表面上且包覆该半导体芯片，该些电性接点形成于该基板的该下表面上，而该散热板设于该封装体上且具有一上表面； 设置该待切割封装结构于一切割冶具上，其中该待切割封装结构以该基板的该下表面设于该切割冶具上；以及 从该散热板往该基板的方向，单一化该待切割封装结构，使该散热板形成一毛边及一外侧面，该毛边形成于该散热板的该上表面与该外侧面之间且该毛边的突出量小于3密耳。
5.如权利要求4所述的制造方法，其特征在于，于单一化该待切割封装结构的步骤中包括: 形成一切割道经过整个该散热板、整个该封装体及整个该基板，以切断该散热板、该封装体及该基板，其中，该封装体及该基板各形成一外侧面，该封装体的该外侧面、该基板的该外侧面与该散热板的该外侧面对齐。
6.如权利要求4所述的制造方法，其特征在于，该切割冶具包括数个接点容纳槽； 于设置该待切割封装结构于该切割冶具的步骤中，该些电性接点的一第一部分容纳于该气室，而该些电性接点的一第二部分容纳于该些接点容纳槽。
7.如权利要求6所述的制造方法，其特征在于，该些电性接点的该第一部分位于该基板的该下表面的中间区域，而该些电性接点的该第二部分位于该基板的该下表面的周边区域。
8.如权利要求4所述的制造方法，其特征在于，该接点容纳槽是一封闭环形容置槽，该些电性接点的一第一部分容纳于该气室，而该些电性接点的一第二部分容纳于该接点容纳槽。
9.如权利要求6所述的制造方法，其特征在于，设置该待切割封装结构于该切割冶具的步骤中，该气室的开口面积占该半导体封装的面积的60%至80%之间。
10.如权利要求6所述的制造方法，其特征在于，各该接点容纳槽的最大宽度介于对应的该电性接点的外径的1.1至1.5倍之间。
11.如权利要求6所述的制造方法，其特征在于，该冶具本体的一上表面与该接点容纳槽的底面相距一第一距离，该基板的该下表面与该些电性接点的底面相距一第二距离，该第一距离大于该第二距离。
【文档编号】H01L23/34GK104425403SQ201310392808
【公开日】2015年3月18日 申请日期:2013年9月2日 优先权日:2013年9月2日
【发明者】张嘉铭, 李金松, 黄柏庭, 孙铭伟, 刘承政 申请人:日月光半导体制造股份有限公司