干式积层陶瓷电容器的电磁干扰过滤器的制造方法
【专利摘要】本发明涉及干式积层陶瓷电容器的电磁干扰过滤器的制造方法，本发明是利用晶片基板制造过滤器的方法，包括晶片准备阶段，阻抗形成阶段，电容器形成阶段，阻抗和电容器连接阶段，晶片背面研磨阶段，把积层的晶片以芯片形态切断的阶段与切断的晶片外部形成外部电极的阶段。本发明因是在一个元器件上，阻抗和电容器一起以内藏的形态制造的方式，所以与把基准的阻抗和电容器用各个不同的元件单纯组装的方式是不同的，产品的大小可以按照所需的大小制作，回路基板的大小大幅度的减少，内藏的电容器是使用高真空的干式蒸镀方式，产品的电特性优秀，无需进行在一般的电容器制造方法中必须经过的多次高温热处理，可以降低制造成本。
【专利说明】干式积层陶瓷电容器的电磁干扰过滤器的制造方法
【技术领域】
[0001]本发明属于电磁干扰过滤器制造领域，尤其涉及一种使用硅晶片的干式积层陶瓷电容器的内藏型电磁干扰过滤器的制造方法。
【背景技术】
[0002]通常，电子信号是输入掺杂杂音的模拟频率，而此时电磁干扰过滤器(EMI)是在精密的电子机器回路中，对掺杂这样杂音的模拟频率值，对于某个值以上或者以下的频率进行过滤去掉，使最终通过过滤器的频率信号，变为没有杂音的干净数字信号的机能。过滤器的过滤原理是利用电容器的时间推迟的特性，用允许任意频率以下的信号通过的方式进行过滤的过滤器是称为低域通过过滤器，用允许任意频率以上的信号通过的方式进行过滤的过滤器称为高域通过过滤器。这种过滤器的基本概念:低域通过过滤器时，在输入部分连接阻抗后，是把电容器并列连接，利用电容器两端输出的方法。但，高域通过过滤器时，相反，转换阻抗体和电容器的位置后使用。
[0003]另外，可以通过这样回路的信号频率大小是如以下公式一样，按照过滤器内部中的阻抗体的大小和电容器的大小进行调整。
[0004]f=l/2 31 RC
R:阻抗，C:电容器的静电容量，31:圆周率
这里，f称为断绝_止)频率，低域通过过滤器时，意味着可通过的最大频率，相反，高域通过过滤器时，意味着可通过的最小频率值。例如，R和C值大的话断绝(截止)频率值变小，因此低域通过过滤器时，可通过的最大频率值会降低，有利于把低频率的电子信号精密过滤。
[0005]利用这种过滤特性的电磁干扰过滤器广乏应用于，音响设备，移动通信机器，数字AV机器等调节输入信号的频率的必要的零件。
[0006]另外，随着电子机器小型化，薄型化的发展，所需的电磁干扰过滤器也逐渐向小型化，薄型化的要求发展，以往的电磁干扰过滤器的制造方式是把独立的阻抗体和电容器只是单纯连接后使用，因此，不仅制造的成本高，而且因为两个以上独立部件的形态组成，所以具有很难调整过滤器的大小的缺点。
[0007]而且，有关过滤器内部的电容器制造方法上，在现有的方式中因使用的原材料是液状原料，所以为了形成坚固的膜，高温热处理是必要的。另一面，由于浆化粒子大小的小型化在技术上的限制，高频率的电容器在增加静电容量时有些困难。
【发明内容】
[0008]本发明设计了一种干式积层陶瓷电容器的内藏型过滤器的制造方法，其目的在于在相同的芯片内部上同时制造阻抗和电容器，从而减小过滤器的大小，且减少制造费用。
[0009]本发明的另一个目的还在于提供一种方法能够在同一个的芯片内部同时制造阻抗和电容器并可轻易调节阻抗或电容器。[0010]本发明的另一个目的还在于提供一种方法在过滤器内部中配备的电容器是在高真空设备中使用的原子层蒸镀方式和溅镀方式的干式方法来制造，该方法将提供高容量，高频率特性良好的电容器。
[0011]为了实现上述目的，本发明采用了以下方案:
干式积层陶瓷电容器的电磁干扰过滤器的制造方法，其特征在于包括如下的阶段: 第一阶段:晶片准备阶段；
第二阶段:在晶片上形成阻抗体阶段；
第三阶段:在阻抗体上形成电容器阶段；
第四阶段:阻抗体和电容器过通孔垂直连接阶段；
第五阶段:晶片背面研磨阶段；
第六阶段:以芯片形态切断阶段；
第七阶段:切断的晶片的外部形成外部电极的阶段。
[0012]第一阶段中所述的晶片为硅晶片，所述的硅晶片为电阻值在IkQ以上的高阻抗晶片。
[0013]第二阶段所述的在晶片上形成阻抗体包括如下的步骤:在硅晶片上部涂抹光刻胶并通过曝光，显影把光刻胶按所需的图样形成图形，之后在光刻胶上部形成阻抗体，最后通过湿式光刻胶清除工程完成第二阶段。
[0014]所述的在光刻胶上部形成阻抗体方法是利用高真空溅镀方式进行金属蒸镀，所述用来蒸镀的金属为铜与镍的合金或者镍与铬的合金；所述金属膜的厚度为500-1500 A ;或者利用注入不纯离子的方法在光刻胶上部形成阻抗体，所述的不纯离子为氟化硼或磷化氢，注入不纯离子形成的膜厚度为为500-1000 L
[0015]第三阶段所述的在阻抗体上形成电容器阶段包括两种形成顺序，其分别形成低域通过过滤器和高域通过过滤器；
其中，低域通过过滤器的形成顺序包括如下阶段:第一电介膜蒸镀阶段，第一内部金属蒸镀阶段，第二电介膜蒸镀阶段，第一通孔形成阶段，第二内部金属蒸镀阶段，得到低域通过过滤器，进而进行保护膜蒸镀阶段；
其中，高域通过过滤器的形成顺序包括如下阶段:第一电介膜蒸镀阶段，第一内部金属蒸镀阶段，第二电介膜蒸镀阶段，第一通孔形成阶段，第二内部金属蒸镀阶段，第三电介膜蒸镀阶段，第二通孔形成阶段，上部阻抗体形成阶段，得到高域通过过滤器，进而进行保护膜蒸镀阶段。
[0016]所述的保护膜蒸镀阶段的保护膜层为二氧化硅和硒的复合层，所述保护膜的厚度为 40_60Mm。
[0017]第三阶段中所述的内部金属蒸镀是按照如下顺序完成的:首先利用光刻胶涂抹在第二阶段所得的产品之上，经过曝光，显影光刻成像后，在上部蒸镀金属膜，最后除去光刻胶；所述内部金属蒸镀的镀层材料为铜或者铝；所述的金属膜的厚度为800-1000 L
[0018]第三阶段中所述的电介膜蒸镀是利用原子层蒸镀方式进行的，所述电容器的电介膜是由氧化铝，氧化锆，二氧化钛，钛酸锶中的一种或是两种以上的复合所形成的，所述的电介膜的厚度为10-50nm。
[0019]作为第三阶段所述的介电膜蒸镀的前躯体，氧化铝是用三甲基铝-甲基吡咯烷络合物MPTMA，氧化锆是用四(乙基甲基氨基)锆TEMAZ，二氧化钛是用异丙氧基钛TIP，钛酸锶酸化物的锶是用三异丙基环戊二烯锶Sr(iPr3Cp)2。并且，作为各个薄膜的酸化媒介优先使用氧气(O2)。
[0020]第四阶段所述阻抗体和电容器过通孔垂直连接阶段是使用通孔工程连接，这个阶段包括在电介膜上进行光刻胶涂抹，曝光现象的光刻成像，电介膜蚀刻以及光刻胶除去；采用硅晶片时使用氟酸溶液作为蚀刻液，所述蚀刻液的体积分数为20%-30% ;所述的低域通过过滤器是电容器工程前形成阻抗体并和电容器连接，所述的高域通过过滤器是电容器完成后，追加形成阻抗体后的连接方式。
[0021]第五阶段所述的硅晶片背面研磨阶段中可以通过晶片的背面研磨调节第四阶段所得的产品的厚度。
[0022]第七阶段所述的外部电极材料为金属铜，所述的外部电极外层保护膜为金属锡；所述铜的厚度为38-58 μ m，所述锡的厚度为6-16 μ m。
[0023]第七阶段所述的切断的晶片的外部形成外部电极的阶段中，当低域通过过滤器连接形成外部电极时，阻抗体作为输入端和输出端，电容器内部电介膜两端外接作为接地端子；当高域通过过滤器连接形成外部电极时，电容器内部金属两端中其一端作为输入端，上部阻抗体和下部阻抗体其中一个作为输出端，另一个则作为接地的一端。
[0024]该干式积层陶瓷电容器的电磁干扰过滤器的制造方法具有以下有益效果:
1、本发明干式积层陶瓷电容器的电磁干扰过滤器的制造方法是同一个芯片内部上同时制造阻抗体和电容器，因此可提供阻抗和电容器的特性容易调节的制造方法。
[0025]2、本发明干式积层陶瓷电容器的电磁干扰过滤器的制造方法中，安装在过滤器内部的电容器不是使用液状原料的湿式方式，而使用高真空设备中原子层蒸镀方式和溅镀方式的干式方法来制造，因此将提供高容量，高频率特性良好的电容器。
[0026]3、本发明干式积层陶瓷电容器的电磁干扰过滤器的制造方法是在一个元器件上，阻抗和电容器一起以内藏的形态制造的方式，所以与把基准的阻抗和电容器用各个不同的元件单纯组装的方式是不同的，是把产品的大小可以按照所需的大小制作，因此最终，回路基板的大小大幅度的减少，减少生产费用。
[0027]4、本发明干式积层陶瓷电容器的电磁干扰过滤器的制造方法的内藏的电容器是使用高真空的干式蒸镀方式，所以产品的电特性优秀，无需进行在一般的电容器制造方法中必须经过的多次高温热处理，因此可以降低制造成本。
【专利附图】
【附图说明】
[0028]图1:本发明实施例中干式积层陶瓷电容器的电磁干扰过滤器的工程顺序示意图；
图2:本发明干式积层陶瓷电容器的电磁干扰过滤器低域通过过滤器的内部电极层面
图；
图3:本发明干式积层陶瓷电容器的电磁干扰过滤器高域通过过滤器的内部电极层面
图；
图4:本发明干式积层陶瓷电容器的电磁干扰过滤器低域通过过滤器的外部电极端子配置图； 图5:本发明干式积层陶瓷电容器的电磁干扰过滤器高域通过过滤器的外部电极端子配置图。
[0029]附图标记说明:
20—外部电极；21—娃晶片基板；22—下部阻抗体；23—第一电介膜；24—第二电介膜；25—第一内部金属；26—第二内部金属；27—通孔；30—第三电介膜；31—上部阻抗体；40一阻抗体；50—电容器内部金属。
[0030]
【具体实施方式】
[0031 ] 下面结合附图，对本发明做进一步说明。
实施例
[0032]如图1所示，本发明干式积层陶瓷电容器的电磁干扰过滤器的制造方法的一个示意图，其中包括
第一阶段:晶片准备阶段(Si)；
第二阶段:在晶片上形成阻抗体阶段即下部阻抗体形成阶段(S2)；
第三阶段:在阻抗体上形成电容器阶段；
第四阶段:阻抗体和电容器过通孔垂直连接阶段；
第五阶段:晶片背面研磨阶段(S12)；
第六阶段:以芯片形态切断阶段(S13);
第七阶段:切断的晶片的外部形成外部电极的阶段(S14)。
[0033]第三阶段所述的在阻抗体上形成电容器阶段包括两种形成顺序，其分别形成低域通过过滤器和高域通过过滤器；
其中，低域通过过滤器的形成顺序包括如下阶段:第一电介膜蒸镀阶段(S3)，第一内部金属蒸镀阶段(S4)，第二电介膜蒸镀阶段(S5)，第一通孔形成阶段(S6)，第二内部金属蒸镀阶段(S7)，得到低域通过过滤器，进而进行保护膜蒸镀阶段(Sll)；
其中，高域通过过滤器的形成顺序包括如下阶段:第一电介膜蒸镀阶段(S3)，第一内部金属蒸镀阶段(S4)，第二电介膜蒸镀阶段(S5)，第一通孔形成阶段，(S6)第二内部金属蒸镀阶段(S7)，第三电介膜蒸镀阶段(S8)，第二通孔形成阶段(S9)，上部阻抗体形成阶段(S10)，得到高域通过过滤器，进而进行保护膜蒸镀阶段(Sll)。
[0034]这种阻抗体是如图2和图3所示，按照电磁干扰过滤器的用途一次或两次形成，在低域通过过滤器的情况时作为电容器形成前的下部层只形成一次，但高域通过过滤器时会形成两次，在电容器形成前，后的各个下部层和上部层来形成。
[0035]使硅晶片自身拥有的电镀性最小化，为了确保电容器部分的电的稳定性，第一阶段中所述的晶片为硅晶片，硅晶片为电阻值在IkQ以上的高阻抗晶片。
[0036]第二阶段所述的在晶片上形成阻抗体包括如下的步骤:在硅晶片上部涂抹光刻胶并通过曝光，显影把光刻胶按所需的图样形成图形，之后在光刻胶上部形成阻抗体，最后通过湿式光刻胶清除工程完成第二阶段。
[0037]所述的在光刻胶上部形成阻抗体方法是利用高真空溅镀方式进行金属蒸镀，用来蒸镀的金属为铜与镍的合金或者镍与铬的合金；所述金属膜的厚度为1000 A ;溅镀方法是通常利用在半导体制作工程上，根据溅镀完的金属膜的种类，产品的阻抗值会有所变化。
[0038]或者利用注入不纯离子的方法在光刻胶上部形成阻抗体，所述的不纯离子为氟化硼或磷化氢(此处离子为气态)，注入不纯离子形成的膜厚度为为800 L对于注入不纯离子方法是在硅晶片上任意调节要注入的离子量后，可以轻易调节阻抗值。
[0039]第三阶段中所述的内部金属蒸镀是按照如下顺序完成的:首先利用光刻胶涂抹在第二阶段所得的产品之上，经过曝光，显影光刻成像后，在上部蒸镀金属膜，最后除去光刻胶；所述内部金属蒸镀的镀层材料为铜或者铝；所述的金属膜的厚度为900 L
[0040]内部金属是在电介膜上按溅镀的方式以铜或者铝蒸镀形成。这时，在内部电极中使用的Ag，Ag-Pd, Pt金属替换成铜或铝，因此积层电容器的生产成本会减少而且可提高产品的价格竞争力。
[0041]第三阶段中所述的电介膜蒸镀是利用原子层蒸镀方式进行的，所述电容器的电介膜是由氧化铝，氧化锆，二氧化钛，钛酸锶中的一种或是两种以上的复合所形成的，所述的电介膜的厚度为40nm。这样的理由是因上述酸化膜的电极特性各个不同，复合层构成的条件是电介特性相互弥补的方式构成。
[0042]例如该实施例中可以采用下部先蒸镀铝后蒸镀二氧化钛最后重新蒸镀铝的方法，这样的方法是利用铝的泄漏电流优秀特性在上部和下部上蒸镀，为了弥补内电压特性中间蒸镀内电压特性优秀的二氧化钛的方法。
[0043]作为第三阶段所述的介电膜蒸镀的前躯体，氧化铝是用三甲基铝-甲基吡咯烷络合物MPTMA，氧化锆是用四(乙基甲基氨基)锆TEMAZ，二氧化钛是用异丙氧基钛TIP，钛酸锶酸化物的锶是用三异丙基环戊二烯锶Sr(iPr3Cp)2。并且，作为各个薄膜的酸化媒介优先使用氧气(O2)。
[0044]在半导体制造工程中利用化学粘上去的单原子层现象的纳米薄膜蒸镀技术，在硅晶片表面上反复进行分子的吸附和更换，而且在原子层的超微小层间厚度也可蒸镀，可以把酸化物和金属膜最大程度上做薄，与把化学气象反应形成的粒子蒸镀在晶片表面化学气象技术相比，可在低温(通常300度以下)中形成膜的技术。
[0045]这样的原子层蒸镀方法的顺序是加热硅晶片基板后，流入酸化剂原料氧，净化氮气，提供电介膜的原料气，净化氮气的顺序，一连(系列)的一个循环构成。蒸镀是在可调节温度的真空室里形成，所使用的膜的先驱反应气体在室里提供后，在表面，通过原子层反应性蒸镀来形成。这时，热反应的化学气象蒸镀需要高温(400°C以上)的话，原子层蒸镀方式是不需要高温(300°C以下)即可实现。
[0046]另外，电介膜达到一定程度，才有可能起到稳定电介层的作用。不只一次的蒸镀必须进行多次反复的循环。然后，通过原子层蒸镀方式的蒸镀是可设定为I循环的蒸镀速度，因此可调节电介膜的厚度。
[0047]本发明的实施例1中用干式方法可蒸镀电介膜，省略了湿式工程中必须的烧结工程，从而除去烧结工程中发生的膜收缩和各层间界面的不良，可形成精密的薄膜厚度。
[0048]连接电容器和阻抗体后最终为了制造内藏型电磁干扰过滤器，按各个部分连接的方法很重要。图2是这样的电磁干扰过滤器的电极层面图，左右尽量对称中间，通过通孔工程，设计成阻抗体和电容器可连接上。第四阶段所述阻抗体和电容器过通孔垂直连接阶段是使用通孔工程连接，这个阶段包括在电介膜上进行光刻胶涂抹，曝光现象的光刻成像，电介膜蚀刻以及光刻胶除去；采用硅晶片时使用氟酸溶液作为蚀刻液，所述蚀刻液的体积分数为20% ;低域通过过滤器是电容器工程前形成阻抗体并和电容器连接，高域通过过滤器是电容器完成后，追加形成阻抗体后的连接方式。
[0049]电容器和上部阻抗体的工程完成后，最后蒸镀原件保护膜。保护膜是以在工程中保护下部原件为目的代表性的蒸镀酸化膜。保护膜蒸镀阶段的保护膜层为二氧化硅和硒的复合层，保护膜的厚度为50Mm。
[0050]第五阶段所述的硅晶片背面研磨阶段中可以通过晶片的背面研磨调节第四阶段所得的产品的厚度。研磨后残留的厚度是按照产品的要求会有变化，通常留300um程度厚度后去除。
[0051]第六阶段硅晶片是以芯片形态切断的工程，切断后在外部上镀金铜再形成外部电极，这时保护膜使用锡。
[0052]第七阶段外部电极材料为金属铜，外部电极外层保护膜为金属锡；铜的厚度为
50μ m,锡的厚度为10 μ m。
[0053]第七阶段所述的切断的晶片的外部形成外部电极的阶段中，如图4所示，当低域通过过滤器连接形成外部电极时，阻抗体40作为输入端2和输出端4或者是输入端4和输出端2，电容器内部电介膜两端接作为接地端子即I和3的位置；如图5所示，当高域通过过滤器连接形成外部电极时，电容器内部金属两端中其一端作为输入端即01端或者03端的位置，上部阻抗体和下部阻抗体其中一个作为输出端，另一个则作为接地的一端，即02端为输出，04端为接地，或者02端为接地，04端为输出。
[0054]此过程中为了便于查询及参照，图纸中线的粗细或构成要素的大小等说明上可能会被夸张的说明。另外，后述的用语是考虑本发明的功能而定义的，因此根据使用者，运营者的意图或惯例可能会有所变更。
[0055]上面结合附图对本发明进行了示例性的描述，显然本发明的实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围内。
【权利要求】
1.干式积层陶瓷电容器的电磁干扰过滤器的制造方法，其特征在于包括如下的阶段: 第一阶段:晶片准备阶段；第二阶段:在晶片上形成阻抗体阶段；第三阶段:在阻抗体上形成电容器阶段；第四阶段:阻抗体和电容器过通孔垂直连接阶段；第五阶段:晶片背面研磨阶段；第六阶段:以芯片形态切断阶段；第七阶段:切断的晶片的外部形成外部电极的阶段。
2.根据权利要求1所述干式积层陶瓷电容器的电磁干扰过滤器的制造方法，其特征在于:第一阶段中所述的晶片为硅晶片，所述的硅晶片为电阻值在IkQ以上的高阻抗晶片。
3.根据权利要求1或2所述干式积层陶瓷电容器的电磁干扰过滤器的制造方法，其特征在于第二阶段所述的在晶片上形成阻抗体包括如下的步骤:在硅晶片上部涂抹光刻胶并通过曝光，显影把光刻胶按所需的图样形成图形，之后在光刻胶上部形成阻抗体，最后通过湿式光刻胶清除工程完成第二阶段； 所述的在光刻胶上部形成阻抗体方法是利用高真空溅镀方式进行金属蒸镀，所述用来蒸镀的金属为铜与镍的合金 或者镍与铬的合金；所述金属膜的厚度为500-1500 A ;或者利用注入不纯离子的方法在光刻胶上部形成阻抗体，所述的不纯离子为氟化硼或磷化氢，注入不纯离子形成的膜厚度为为500-1000 L
4.根据权利要求3所述干式积层陶瓷电容器的电磁干扰过滤器的制造方法，其特征在于:第三阶段所述的在阻抗体上形成电容器阶段包括两种形成顺序，其分别形成低域通过过滤器和高域通过过滤器； 其中，低域通过过滤器的形成顺序包括如下阶段:第一电介膜蒸镀阶段，第一内部金属蒸镀阶段，第二电介膜蒸镀阶段，第一通孔形成阶段，第二内部金属蒸镀阶段，得到低域通过过滤器，进而进行保护膜蒸镀阶段； 其中，高域通过过滤器的形成顺序包括如下阶段:第一电介膜蒸镀阶段，第一内部金属蒸镀阶段，第二电介膜蒸镀阶段，第一通孔形成阶段，第二内部金属蒸镀阶段，第三电介膜蒸镀阶段，第二通孔形成阶段，上部阻抗体形成阶段，得到高域通过过滤器，进而进行保护膜蒸镀阶段；所述的保护膜蒸镀阶段的保护膜层为二氧化硅和硒的复合层，所述保护膜的厚度为40-60触。
5.根据权利要求4所述干式积层陶瓷电容器的电磁干扰过滤器的制造方法，其特征在于:第三阶段中所述的内部金属蒸镀是按照如下顺序完成的:首先利用光刻胶涂抹在第二阶段所得的产品之上，经过曝光，显影光刻成像后，在上部蒸镀金属膜，最后除去光刻胶；所述内部金属蒸镀的镀层材料为铜或者铝；所述的金属膜的厚度为800-1000 L
6.根据权利要求4或5所述干式积层陶瓷电容器的电磁干扰过滤器的制造方法，其特征在于:第三阶段中所述的电介膜蒸镀是利用原子层蒸镀方式进行的，所述电容器的电介膜是由氧化铝，氧化锆，二氧化钛，钛酸锶中的一种或是两种以上的复合所形成的，所述的电介膜的厚度为10-50nm ；作为第三阶段所述的介电膜蒸镀的前躯体，氧化铝是用三甲基铝-甲基吡咯烷络合物MPTMA,氧化锆是用四(乙基甲基氨基)锆TEMAZ，二氧化钛是用异丙氧基钛TIP，钛酸锶酸化物的锶是用三异丙基环戊二烯锶Sr(iPr3Cp)2。
7.根据权利要求6所述干式积层陶瓷电容器的电磁干扰过滤器的制造方法，其特征在于:第四阶段所述阻抗体和电容器过通孔垂直连接阶段是使用通孔工程连接，这个阶段包括在电介膜上进行光刻胶涂抹，曝光现象的光刻成像，电介膜蚀刻以及光刻胶除去；采用硅晶片时使用氟酸溶液作为蚀刻液，所述蚀刻液的体积分数为20%-30% ;所述的低域通过过滤器是电容器工程前形成阻抗体并和电容器连接，所述的高域通过过滤器是电容器完成后，追加形成阻抗体后的连接方式。
8.根据权利要求1或2或7所述干式积层陶瓷电容器的电磁干扰过滤器的制造方法，其特征在于:第五阶段所述的硅晶片背面研磨阶段中可以通过晶片的背面研磨调节第四阶段所得的产品的厚度。
9.根据权利要求8所述干式积层陶瓷电容器的电磁干扰过滤器的制造方法，其特征在于:第七阶段所述的外部电极材料为金属铜，所述的外部电极外层保护膜为金属锡；所述铜的厚度为38-58 μ m,所述锡的厚度为6-16 μ m。
10.根据权利要求1或7或9所述干式积层陶瓷电容器的电磁干扰过滤器的制造方法，其特征在于:第七阶段所述的切断的晶片的外部形成外部电极的阶段中，当低域通过过滤器连接形成外部电极时，阻抗体作为输入端和输出端，电容器内部电介膜两端外接作为接地端子；当高域通过过滤器连接形成外部电极时，电容器内部金属两端中其一端作为输入端，上部阻抗体和下部阻抗体其 中一个作为输出端，另一个则作为接地的一端。
【文档编号】H01C17/12GK103515095SQ201310472146
【公开日】2014年1月15日 申请日期:2013年10月11日 优先权日:2013年10月11日
【发明者】高在洪 申请人:大连天壹电子有限公司