芯片叠合封装结构的制作方法
【专利摘要】本实用新型公开了一种芯片叠合封装结构，包括第一芯片层（1）、第二芯片层（2）和引线框架（3），所述的引线框架（3）置于第一芯片层（1）和第二芯片层（2）之间，所述的第一芯片层（1）倒装于引线框架（3）上，所述的第二芯片层（2）正装于引线框架（3）上；所述的第一芯片层（1）通过导电凸块（4）与引线框架（3）电连接，所述的第二芯片层（2）的电极通过引线（5）引出至引线框架（3）上。采用本实用新型，不仅节省了芯片的封装空间，同时便于第一芯片层和第二芯片层之间电连接，提高了布线灵活度。
【专利说明】芯片叠合封装结构
【技术领域】
[0001]本实用新型涉及电子封装领域，具体涉及一种芯片叠合封装结构。
【背景技术】
[0002]随着电子器件集成化程度不断加深，且电子产品趋于小型化发展，这也就意味着，一定的封装空间内要容纳更多的元器件。这不仅要求单个产品的小型化，也对电子器件的封装技术提出了更高的要求。尤其是对于芯片的封装来说，若将多块芯片放置于同一水平高度进行封装，则占用面积大，导致芯片在一些小型化产品中难以应用。
[0003]于是，人们采用芯片叠装技术来解决上述问题，即将多层芯片在空间上进行叠合并正装于引线框架上，再将芯片上的电极引出与引线框架键合即通过引线与引线框架电连接。该现有技术虽能部分解决多芯片平铺后占用面积大的问题，但是现有技术的每层芯片的电极都需要通过引线方式引出，引线产生的电磁干扰较大，易发生线路故障；同时，不同层芯片之间的电连接只能通过将各层芯片的电极经引线引出至引线框架才能实现，布线灵活性差。
实用新型内容
[0004]本实用新型要解决的技术问题是，提供了一种减少连接引线，便于不同层芯片电连接的芯片叠合封装结构。
[0005]本实用新型的技术解决方案是，提供一种以下结构的芯片叠合封装结构，包括第一芯片层、第二芯片层和引线框架，所述的引线框架置于第一芯片层和第二芯片层之间，所述的第一芯片层倒装于引线框架上，所述的第二芯片层正装于引线框架上。
[0006]作为优选，所述的第一芯片层通过导电凸块与引线框架电连接，所述的第二芯片层的电极通过引线引出至引线框架上。
[0007]作为优选，所述的引线框架包括内引脚和外引脚，所述第一芯片层通过导电凸块与内引脚连接，所述的第二芯片层的电极通过引线与内引脚或外引脚电连接；该结构便于第一芯片层与第二芯片层在内引脚处电连接。
[0008]作为优选，所述的第一芯片层和第二芯片层均至少包括一块芯片。
[0009]作为优选，所述的第一芯片层包括一块芯片，所述的第二芯片层包括多块芯片。
[0010]作为优选，所述的第二芯片层包括一块芯片，所述的第一芯片层包括多块芯片。
[0011]作为优选，所述的第一芯片层和第二芯片层均包括多块芯片。
[0012]采用本实用新型的结构，与现有技术相比，具有以下优点:由于第一芯片层和第二芯片层叠合封装，倒装的第一芯片层通过导电凸块与引线框架电连接，正装的第二芯片层通过引线连接到引线框架上，并可实现与第一芯片层电连接，不仅节省了芯片的封装空间，同时便于第一芯片层和第二芯片层之间电连接，提高了布线灵活度。
【专利附图】
【附图说明】[0013]图1为本实用新型芯片叠合封装结构的结构示意图(实施例1)；
[0014]图2为本实用新型芯片叠合封装结构的结构示意图(实施例2)；
[0015]图3为本实用新型芯片叠合封装结构的结构示意图(实施例3)；
[0016]图4为本实用新型芯片叠合封装结构的结构示意图(实施例4)；
[0017]图中所示:1.第一芯片层；2.第二芯片层；3.引线框架；3.1.外引脚；3.2.内引脚；4.导电凸块；5.引线。
【具体实施方式】
[0018]下面将结合附图以及具体实施例来进一步详细说明本实用新型。
[0019]本实用新型的芯片叠合封装结构，包括第一芯片层1、第二芯片层2和引线框架3，所述的引线框架3置于第一芯片层I和第二芯片层2之间，所述的第一芯片层I倒装于引线框架3上，所述的第二芯片层2正装于引线框架3上。
[0020]实施例1:
[0021]如图1所示，采用两层芯片结构，第一芯片层I和第二芯片层2均包括一块芯片，第一芯片层I的芯片有源面上设置导电凸块4 (可以采用焊接方式)，通过导电凸块4与引线框架3的内引脚3.2电连接，即第一芯片层I倒装于引线框架3上；第二芯片层2有源面的电极通过引线5引出并连接于引线框架3的内引脚3.2或外引脚3.1上，即第二芯片层2正装于引线框架3上。
[0022]实施例2:
[0023]如图2所示，实施例2与实施例1的不同在于第一芯片层包括两块芯片，第二芯片层包括一块芯片，第一芯片层的两块芯片均通过导电凸块与引线框架的内引脚3.2电连接，第二芯片层的一块芯片通过引线电连接到引线框架的内引脚3.2或外引脚3.1上。
[0024]实施例3:
[0025]如图3所示，实施例3与实施例1的区别在于第二芯片层2包括两块芯片，第一芯片层I包括一块芯片，第一芯片层I的一块芯片通过导电凸块与引线框架3的内引脚3.2电连接，第二芯片层2的两块芯片均通过引线5电连接到引线框架3的内引脚3.2或外引脚3.1上。
[0026]实施例4:
[0027]各个实施例在结构上并非完全独立的，可以相互组合和变形。如图4所示，实施例4主要是综合实施例1-3的结构。即第一芯片层I和第二芯片层2均包括两块芯片，第一芯片层I的两块芯片均通过导电凸块4与引线框架3的内引脚3.2电连接，第二芯片层2的两块芯片均通过引线电连接到引线框架3的内引脚3.2或外引脚3.1上。
[0028]以上实施例中，第一芯片层位于引线框架的下方，第一芯片层的有源面朝上，背面朝下，有源面通过导电凸块倒装于引线框架上；第二芯片层位于引线框架的上方，同样其有源面也朝上，背面朝下，从有源面上引线至引线框架上，从而与引线框架电连接。以上所述的“上方”、“下方”，是相对而言的，若将产品上下调转过来的话，其位置关系也会相应发生变化。所述“第二芯片层的芯片通过引线电连接到引线框架的内引脚或外引脚上”是指芯片可以只与内引脚连接，或只与外引脚连接，或同时与内引脚和外引脚均连接。在第一芯片层两端设有用于与引线框架固定的结构，例如，胶层等，以提高封装牢固度。[0029]以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。
【权利要求】
1.一种芯片叠合封装结构，包括第一芯片层(I)、第二芯片层(2)和引线框架(3)，所述的引线框架(3)置于第一芯片层(I)和第二芯片层(2)之间，其特征在于:所述的第一芯片层(I)倒装于引线框架(3)上，所述的第二芯片层(2)正装于引线框架(3)上。
2.根据权利要求1所述的芯片叠合封装结构，其特征在于:所述的第一芯片层(I)通过导电凸块(4)与引线框架(3)电连接，所述的第二芯片层(2)的电极通过引线(5)引出至引线框架(3)上。
3.根据权利要求1或2所述的芯片叠合封装结构，其特征在于:所述的引线框架(3)包括内引脚(3.2)和外引脚(3.1)，所述第一芯片层(I)通过导电凸块(4)与内引脚(3.2)连接，所述的第二芯片层(2)的电极通过引线(5)与内引脚(3.2)或外引脚(3.1)电连接。
4.根据权利要求1或2所述的芯片叠合封装结构，其特征在于:所述的第一芯片层(I)和第二芯片层(2 )均至少包括一块芯片。
5.根据权利要求4所述的芯片叠合封装结构，其特征在于:所述的第一芯片层(I)包括一块芯片，所述的第二芯片层(2)包括多块芯片。
6.根据权利要求4所述的芯片叠合封装结构，其特征在于:所述的第二芯片层(2)包括一块芯片，所述的第一芯片层(I)包括多块芯片。
7.根据权利要求4所述的芯片叠合封装结构，其特征在于:所述的第一芯片层(I)和第二芯片层(2 )均包括多块芯片。
【文档编号】H01L23/495GK203573967SQ201320696352
【公开日】2014年4月30日 申请日期:2013年11月6日 优先权日:2013年11月6日
【发明者】谭小春 申请人:矽力杰半导体技术(杭州)有限公司