设置晶体半导体材料薄层的方法以及有关的结构和器件的制作方法

设置晶体半导体材料薄层的方法以及有关的结构和器件的制作方法
【专利摘要】制造半导体器件的方法包括以下步骤：在晶体硅层的一部分中形成金属硅化物；以及使用相对于所述晶体硅对所述金属硅化物有选择性的蚀刻剂来蚀刻所述金属硅化物，以设置薄晶体硅层。可以通过以下步骤形成绝缘体上硅(SOI)基板：在晶体硅层与基底基板之间具有介电材料的情况下在基底基板上设置晶体硅层；以及通过在所述晶体硅的一部分中形成金属硅化物层并且然后使用相对于所述晶体硅对所述金属硅化物层有选择性的蚀刻剂蚀刻所述金属硅化物层来使所述晶体硅层变薄。
【专利说明】设置晶体半导体材料薄层的方法以及有关的结构和器件

【技术领域】
[0001] 本公开涉及在半导体器件制造中采用的工艺中在受主结构上设置半导体材料薄 层的方法，并且涉及使用这些方法制造的结构和器件。

【背景技术】
[0002] 在半导体器件制造工艺中，在受主结构上设置半导体材料薄层以用于包括例如绝 缘体上半导体（SeOI)型基板的制造的各种目的，并且以在所称的"三维（3D)集成"工艺中 垂直地层叠半导体材料和器件。
[0003] 在这些工艺中，可能期望将在受主结构上设置具有小到数百纳米或更少（在一些 应用中甚至一百纳米（l〇〇nm)或更少）的平均层厚度的半导体材料层。并且，期望的是，半 导体材料层具有均匀厚度（例如，小于半导体材料层的厚度的5%的非均匀性）。另外，可 能期望的是半导体材料层是极其平滑的。例如，可能期望形成半导体材料层使得半导体材 料层的暴露主表面具有低到五纳米（5nm)或更小的表面粗糙度（Ra)。
[0004] 已经在本领域中提出了在受主结构上设置这样薄且平滑的半导体材料层的各种 方法。然而，在本领域中仍然需要使得薄、均匀且平滑的半导体材料层能够设置在受主结构 上的改进的方法。


【发明内容】

[0005] 本
【发明内容】
被提供以按照简化的形式引入概念的选择。这些概念在以下公开的示 例实施方式的具体描述中被更详细地描述。本
【发明内容】
不旨在识别所要求保护的主题的关 键特征或必要特征，也不旨在被用来限制所要求保护的主题的范围。
[0006] 在一些实施方式中，本公开包括制造半导体器件的方法。根据这些方法，在受主结 构上设置晶体硅层，在邻近晶体硅层的暴露主表面的晶体硅的一部分中形成金属硅化物， 并且利用相对于晶体硅对金属硅化物有选择性的蚀刻剂蚀刻所述金属硅化物。
[0007] 在另外的实施方式中，本公开包括形成绝缘体上硅（SOI)基板的方法。在这些方 法中，可以在基底基板（base substrate)上设置晶体娃层，其中介电材料在晶体娃层与基 底基板之间，并且可以使晶体硅层变薄至大约500nm或更小的厚度。为了使晶体硅层变薄， 在邻近晶体硅层的暴露主表面的晶体硅层的一部分中形成通常平面的金属硅化物层，并且 利用相对于晶体硅对金属硅化物层有选择性的蚀刻剂蚀刻所述金属硅化物层。
[0008] 本公开的另外的实施方式包括使用这些方法制造的半导体结构和器件。

【专利附图】

【附图说明】
[0009] 虽然本说明书以特别指出并且显然要求保护被认为是本发明的实施方式的权利 要求结束，但是当结合附图阅读时，可以从本公开的实施方式的特定示例的描述更容易地 确定本公开的实施方式的优点，附图中：
[0010] 图1至图4例示了可以被用来在半导体器件的制造中使晶体硅层变薄的方法的示 例实施方式； toon] 图1是在晶体硅层与基板之间具有介电材料的情况下基板上的晶体硅层的简化 截面图；
[0012] 图2是例示了在使晶体硅层的暴露主表面平滑之后图1的结构的简化截面图；
[0013] 图3是例示了在晶体硅层的一部分中形成金属硅化物材料之后图2的结构的简化 截面图；
[0014] 图4是例示了在去除图3所示的金属硅化物材料之后晶体硅的剩余部分的简化截 面图；
[0015] 图5是例示了可以在图4的变薄的晶体硅层中和/或在其上制造的有源器件结构 的简化截面图；
[0016] 图6是例示了在3D集成工艺中在图5的结构上形成的有源器件结构的另外的层 的简化截面图；
[0017] 图7是和图2的截面图一样的截面图，并且例示了金属离子正被注入到晶体硅层 中以例示可以被用来在如图3所示的晶体硅层的部分中形成金属硅化物材料的方法的一 个实施方式；
[0018] 图8是和图2的截面图一样的截面图，并且例示了在退火工艺之前沉积在晶体硅 层上的金属层以例示可以被用来在如图3所示的晶体硅层的部分中形成金属硅化物材料 的方法的另一实施方式；
[0019] 图9和图10例示了可以被用来提供图1所示的结构的方法的示例实施方式，所述 结构包括基板上的晶体硅层；
[0020] 图9是例示了离子正被注入到包括块晶体硅的施主结构中以在其中限定薄弱离 子注入平面的简化截面图；
[0021] 图10例示了结合到包括图1的基板的受主结构的图9的施主结构；
[0022] 图11至图15例示了与参照图1至图10所描述的那些方法类似的方法的另外的 示例实施方式，但是其中，晶体硅层中包括先前制造的有源器件结构；
[0023] 图11是在半导体材料与基板之间具有介电材料的情况下基板上的晶体硅层简化 截面图，晶体硅层中包括至少部分地形成的有源器件结构；
[0024] 图12是例示了在使晶体硅层的暴露主表面平滑之后图11的结构的简化截面图；
[0025] 图13是例示了在晶体硅层的一部分中形成金属硅化物材料之后图12的结构的简 化截面图；
[0026] 图14是例示了在去除图13所示的金属硅化物材料之后晶体硅的剩余部分的简化 截面图；以及
[0027] 图15是例示了在3D集成工艺中在图14的结构上形成的有源器件结构的另外的 层的简化截面图。

【具体实施方式】
[0028] 本文呈现的图示不意在为任何特定半导体材料、结构、器件或方法的实际视图，而 是仅仅是被用来描述本公开的实施方式的理想化表示。
[0029] 本文使用的任何标题不应该被解释为限制如由下面的权利要求和它们法定的等 同物所限定的本发明的实施方式的范围。在任何特定标题中所描述的概念在遍及整个说明 书的其它部分中通常是适用的。
[0030] 本文中引用了许多参考文献，不管在文本中如何表征，所引用参考文献当中的每 一个都不相对于本文所要求保护的主题的本发明被认为是现有技术。
[0031] 如本文所使用的，术语"III-V半导体材料"意指并且包括至少主要由来自周期表 的ΠΙΑ族的一个或更多个元素（B、Al、Ga、In和T1)和来自周期表的VA族的一个或更多 个元素（N、P、As、Sb和Bi)组成的任何半导体材料。例如，III-V半导体材料包括但不限于 GaN、GaP、GaAs、InN、InP、InAs、AlN、AlP、AlAs、InGaN、InGaP、GaInN、InGaNP、GaInNAs 等。
[0032] 本文公开的方法的实施方式可以被采用来在半导体器件的制造中使材料层变薄 以设置具有选定的所希望的平均层厚度的晶体硅层。
[0033] 图1例示了半导体结构100,该半导体结构100包括含有晶体硅的晶体硅层102、 基板104以及在晶体硅层102与基板104之间的中间层106。在这个构造中，半导体结构 100可以包括绝缘体上硅（SOI)型基板。基板104可以包括设置有晶体硅层102的受主结 构。
[0034] 晶体硅层102包括晶体硅。在一些实施方式中，晶体硅层102可以包括硅的单晶 体。换句话说，晶体硅可以包括单晶硅。晶体硅层102的一部分可以被指定为"有源"部分， 在其上和/或在其中将制造（或者已经制造）有源器件结构，并且晶体硅层102的另一部 分可以包括不旨在包括这些有源器件结构的牺牲部分。例如，晶体硅层102在平面109下 面的部分（从图1的角度看）可以包括晶体硅层102的有源部分，并且晶体硅层102在平 面109上方的部分（从图1的角度看）可以包括晶体硅层102的牺牲部分。
[0035] 布置有晶体硅层102的基板104可以包括半导体材料（例如，硅、锗、III-V半导 体材料等）、陶瓷材料，诸如氧化物（例如，氧化铝、氧化硅、氧化锆等）、氮化物（例如，氮化 硅）或碳化物（例如，碳化硅）。在另外的实施方式中，基板104可以包括金属基板。例如， 基板104可以包括诸如铜、钥或不锈钢的一种或更多种金属或金属合金。在另外的实施方 式中，基板104可以包括石墨烯基板或金刚石基板。在一些实施方式中，基板104可以包括 多层基板（例如，绝缘体上半导体（SeOI)型基板，诸如绝缘体上硅（SOI)基板或绝缘体上 锗（GeOI)基板）。其它适合的基板在本领域中是已知的并且可以被用在本公开的实施方式 中。在一些实施方式中，基板104可以包括至少部分地制造的半导体器件（例如，管芯或晶 片），并且可以包括一个或更多个集成电路（例如，以及电子信号处理器电路、存储器装置 电路等）。通过示例而非限制的方式，基板104可以比晶体硅层102厚，并且可以具有例如 大约一微米（1 μ m)或更多、大约十微米（10 μ m)或更多或者甚至大约一百微米（100 μ m) 或更多的平均层厚度。
[0036] 中间层106可以包括例如诸如氧化硅（Si02)的氧化物。在这些实施方式中，中间 层106可以包括在本领域中通常称为"埋置氧化物"层的东西。可以在中间层106中采用 的其它适合的介电材料包括氮化物（例如，氮化硅（Si 3N4))和氮氧化合物（例如，氮氧化硅 (SiOxNy))。在一些实施方式中，中间层106可以包括用来将晶体硅层102结合至基板104 的结合层。在这些实施方式中，中间层106可以包括介电材料（诸如上面所提到的那些）、 金属层（例如，铜、银、铝、钛、钨等的层）或者与晶体硅层102的材料不同的半导体材料层。 中间层106可以包括沉积在基板104和晶体硅层102中的一个或两者上的材料覆盖层的连 续层。在其它实施方式中，中间层106可能不是连续的，并且可以被形成图案以便在其中包 括凹部或在跨越中间层106的各种位置处穿过其的孔。
[0037] 通过示例而非限制的方式，中间层106可以比晶体硅层102厚，并且可以具有例如 大约一百纳米（l〇〇nm)或更少、大约五十纳米（50nm)或更少或者甚至大约十纳米（10nm) 或更小的平均层厚度。
[0038] 根据本公开的实施方式，可以使晶体硅层102变薄为具有如下面更详细地讨论的 选定最后厚度。在一些实施方式中，晶体娃层102的暴露表面103可以是相对粗糖的（如 在图1中以放大方式所示出的）。因此，在使晶体硅层102变薄之前，可选地可以在使晶体 硅层102变薄之前像图2所示的那样使晶体硅层102的暴露主表面103平滑。可以使用例 如机械研磨或抛光工艺、化学蚀刻工艺、化学机械抛光（CMP)工艺或离子修整工艺（例如， 使用离子团束）中的一个或更多个使暴露主表面103平滑。
[0039] 在一些实施方式中，晶体硅层102可以在变薄（如下面所描述的那样）之前具有 初始平均层厚度！\，该初始平均层厚度?\可以是大约五百纳米（500nm)或更少、大约两百 纳米（200nm)或更少或者甚至大约一百纳米（100nm)或更少。
[0040] 根据本公开的实施方式，可以通过在晶体硅层102的一部分102'中形成金属硅化 物材料，并且然后从晶体硅层102去除金属硅化物材料来使晶体硅层102从初始平均层厚 度(图2)变薄为最后平均层厚度T F(图4)。例如，参照图3,邻近晶体硅层102的暴露主 表面103的晶体娃的一部分102'可以被转换为金属娃化物112 (在图3中由点彩表不）以 形成半导体结构110。金属硅化物112可以包括具有从大约两纳米（2nm)到大约九十纳米 (90nm)的平均层厚度的一层金属硅化物112。更特别地，金属硅化物112层可以具有从大 约五纳米（5nm)至大约七十纳米（70nm)的平均层厚度。又更特别地，金属硅化物112层可 以具有从大约十纳米（l〇nm)至大约五十纳米（50nm)的平均层厚度。
[0041] 参照图7和图8在下面描述可以被采用来形成金属硅化物112层的方法的示例。 一般而言，金属离子可以被引入到晶体硅层中，其中金属离子可以与硅离子起反应以形成 金属硅化物112化合物。
[0042] 参照图7,在一些实施方式中，金属离子可以像由方向箭头108所表示的那样通过 主表面103注入到晶体硅层102的部分102'中，以将该部分102'中的晶体硅转换成金属 硅化物112。可以选择性地调整金属离子的能量，使得金属离子被从主表面103注入到晶体 硅层102中直到选定深度D。可以选择深度D以位于晶体硅层102上方，但是接近于预定有 源层在晶体硅层102的晶体硅内的边界。此外，可以选择被注入金属离子的能量以及晶体 硅层102的部分102'所经受的注入金属离子的剂量以减少或者最小化晶体硅层102中所 称的"射程末端"或"E0R"缺陷。因此，可以在邻近其主表面103的晶体硅层102内形成具 有小于晶体硅层102的初始层厚度?\ (图2)的选定层厚度的一层金属硅化物112。
[0043] 注入到晶体硅层102中的金属离子可以包括元素金属离子。这些元素金属离子可 以包括连同晶体硅层102中的硅原子一起将形成金属硅化物112的元素。例如，如果金属 硅化物112将包括镍硅化物（例如，Ni 2Si)，则金属离子可以包括镍离子。如果金属硅化物 112将包括钛硅化物（例如，TiSi2)，则金属离子可以包括钛离子。如果金属硅化物112将 包括钨硅化物（例如，WSi 2)，则金属离子可以包括钨离子。作为又一个示例，如果金属硅化 物112将包括钴硅化物（例如，CoSi2)，则金属离子可以包括钴离子。金属硅化物112可以 在金属离子注入到晶体硅层102中时形成，而无需进一步处理以形成金属硅化物112。在其 它实施方式中，在将金属离子注入到半导体材料层102的部分102'中之后，结构可以经受 退火工艺（例如，升高温度）以形成金属硅化物112。
[0044] 参照图8,在另外的实施方式中，可以通过将金属层114沉积在晶体硅层102上以 形成结构116，并且随后在升高温度下使结构116退火以便允许金属元素或金属114的元素 扩散到晶体硅层102中并且形成金属硅化物112 (图3)来在晶体硅层102的部分102'中 形成金属娃化物112。
[0045] 例如，金属层114可以包括钛、镍、钨以及钴中的一个或更多个的层。金属层114 可以具有例如从大约十纳米（l〇nm)至数微米或更多的平均层厚度。
[0046] 可以在炉子中进行退火工艺。在一些实施方式中，退火工艺可以包括快速热退火 (RTA)工艺、闪速退火工艺或激光退火工艺。可以在一定温度下执行退火工艺并且长达被选 择来控制金属元素通过其扩散到晶体硅层102中的深度以及从而控制在其中形成的金属 硅化物112的结果得到的层的厚度的时间。应注意的是，可以通过高度地掺杂硅而延迟硅 碳化。因此，在一些实施方式中，晶体硅层102的一部分可以被高度地掺杂（例如，N掺杂 或P掺杂），并且被掺杂部分可以作为硅碳化工艺的阻挡层。可以选择性地控制被掺杂部分 的厚度或者至少被掺杂硅区在晶体硅层102内的位置，使得金属硅化物112形成在晶体硅 层102中的深度被选择性地控制。
[0047] 如果金属层114中的任一个在退火工艺之后保持，则在进一步处理之前，可以使 用例如抛光工艺、蚀刻工艺、离子修整工艺或者这些工艺的组合去除金属层114的剩余部 分。
[0048] 在一些实施方式中，可以在相对低的温度下进行用来形成金属硅化物112的一个 或更多个工艺，以避免对晶体硅层102的其它部分和/或对其中的任何有源器件结构的无 意损坏。例如，可以在大约七百摄氏度（700°C)或更低、大约五百摄氏度（500°C)或更低或 者甚至大约三百摄氏度（300°C )或更低的温度下在部分102'中形成金属硅化物112。例 如，镍硅化物（例如，Ni2Si)可以在大约300°C的温度下形成，并且钛硅化物（例如，TiSi 2) 可以在大约400°C与大约500°C之间的温度下形成。
[0049] 参照图4,在晶体硅层102的部分102'（图2)中形成金属硅化物112 (图3)之 后，可以使用相对于晶体硅对金属硅化物112有选择性的蚀刻剂来蚀刻和去除金属硅化物 112,以形成半导体结构120。换句话说，可以选择将以第一蚀刻速率蚀刻部分102'中的 金属硅化物112的蚀刻剂，所述第一蚀刻速率高于蚀刻剂蚀刻晶体硅层102的第二蚀刻速 率。第一蚀刻速率可以比第二蚀刻速率高至少大约十（10)倍、比第二蚀刻速率高至少大约 一百（100)倍，或者在一些实施方式中比第二蚀刻速率高甚至至少大约一千（1，000)倍。在 这个构造中，晶体硅层102可以在用来去除覆盖金属硅化物112的蚀刻工艺中用作蚀刻停 止层。换句话说，随着金属硅化物112被以第一蚀刻速率从暴露主表面103渐进地去除，当 金属硅化物112被至少基本上去除并且晶体硅的底层表面被暴露时，由于蚀刻速率将被显 著地减少至较慢的第二蚀刻速率，所以蚀刻工艺将有效地停止。
[0050] 用来蚀刻金属硅化物112的蚀刻工艺可以包括湿法蚀刻工艺、干法蚀刻工艺（例 如，等离子体蚀刻工艺）或电化学蚀刻工艺。
[0051] 蚀刻工艺中采用的一个或更多个蚀刻剂的成分将取决于金属硅化物112和晶体 硅的成分。用于晶体硅的许多适合的蚀刻剂在本领域中是已知的并且可以被用在本公开的 实施方式中。作为一个非限制性示例，蚀刻剂可以包括氢氟酸（HF)。在这些实施方式中， HF可以是稀释的或者可以不是稀释的，并且可以处于液态或处于蒸汽态。在一些实施方式 中，蚀刻剂可以包括缓冲氢氟酸（BHF)。
[0052] 在一些实施方式中，可以在大约一百摄氏度（100°C )或更低、大约五十摄氏度 (50°C)或更低或者甚至大约二十五摄氏度（25°C)或更低的温度下进行用来去除金属硅化 物112的蚀刻工艺。因此，在一些实施方式中，可以在室温或者甚至低于室温下执行蚀刻工 艺。当晶体硅层102包括如参照图11至图15在下面更详细地讨论的先前制造的有源器件 结构时，这些实施方式可以找到特别的效用。
[0053] 继续参照图4,在通过将晶体硅层102的一部分102'（图2)转换为金属硅化物 112 (图3)并且随后去除金属硅化物112来使晶体硅层102变薄之后，晶体硅层102将具有 小于晶体硅层102的初始平均层厚度?\ (图2)的最后平均层厚度TF。在一些实施方式中， 在去除金属硅化物112之后，晶体硅层102可以被形成为具有大约五百纳米（500nm)或更 少、大约一百纳米（l〇〇nm)或更少或者甚至大约五十纳米（50nm)或更小的最后平均层厚度 TF〇
[0054] 在一些实施方式中，在去除金属硅化物112之后，晶体硅层102的暴露主表面103 可以设置有大约五纳米（5nm)或更少或者甚至大约两纳米（2nm)或更小的平均表面粗糙度 (Ra)。可选地，在使晶体娃层102变薄之后，可以使晶体娃层102的暴露主表面103平滑， 以在需要或者希望的情况下将暴露主表面103的表面粗糙度减少至这些值。
[0055] 例如，可以使用湿法清洗工艺、化学机械抛光（CMP)工艺、等离子体清洗工艺以及 离子修整工艺中的一个或更多个来使暴露主表面103平滑。作为非限制性示例，暴露主 表面103可以经受在本领域中称为"SC-1"清洗工艺的清洗工艺和/或在本领域中称为 "SC-2"清洗工艺的清洗工艺。在SC-1工艺中，半导体结构120可以在从大约七十五摄氏 度（75°C )至大约八十摄氏度（80°C )的温度下用氢氧化铵（ΝΗ40Η)、过氧化氢（H202)以及 水（H 20)的1:1:5溶液加以清洗，此后在大约二十五摄氏度（25°C)的温度下用氢氟酸（HF) 和水（H20)的1:50溶液进行清洗。可以在每个清洗步骤之前和之后用去离子水漂洗半导 体结构120。在SC-2工艺中，半导体结构120可以在从大约七十五摄氏度（75°C )至大约 八十摄氏度（80°C )的温度下用盐酸（HC1)、过氧化氢（H202)以及水（H20)的1:1:6溶液加 以清洗。再一次，可以在每个清洗步骤之前和之后用去离子水漂洗半导体结构120。在另外 的实施方式中，可以使用臭氧清洗晶体硅层102的主表面103。
[0056] 如先前所提到的，图4所示的半导体结构120可以包括绝缘体上硅（SOI)型基板。 半导体结构120可以被用来制造包括晶体硅层102的一个或更多个部分的许多各种不同类 型的半导体器件中的任一个。这些半导体器件例如包括电子信号处理器、存储器装置、发光 二极管、激光二极管、光电池等。
[0057] 参照图5,为了制造这些半导体器件，可以在晶体硅层102上和/或在其中制造有 源器件结构122以形成半导体结构130。这些有源器件结构122可以包括例如PN结、晶体 管、导电线和导电通孔中的一个或更多个。
[0058] 可选地，可以在形成在晶体硅层102中和/或其上的有源器件结构122上设置有 源器件结构122的各种附加层。例如，图6例示了包括在形成在晶体硅层102中和/或其 上的有源器件结构122上设置的两个附加层124A、124B。这些附加层124A、124B可以通过 沉积或者外延地生长晶体硅的附加层以及在晶体硅的各个相应层中形成另外的有源器件 结构122来形成。在另外的实施方式中，可以使用3D集成工艺在晶体硅层102上分别地制 造并且随后转移并结合这些附加层124AU24B。
[0059] 再次参照图1，在一些实施方式中，可以通过将晶体硅层102从施主结构转移至 包括基板104的受主结构来设置初始半导体结构100。通过示例而非限制的方式，在本领 域中称为SMART-CUT?工艺的工艺可以被用来将晶体硅层102从施主结构转移至基板 104。SMART-CUT? I:艺在例如Bruel的美国专利No. RE39, 484 (2007年2月6日授权）、 Aspar等人的美国专利No. 6, 303, 468 (2001年10月16日授权）、Aspar等人的美国专利 No. 6, 335, 258 (2002 年 1 月 1 日授权）、Moriceau 等人的美国专利 No. 6, 756, 286 (2004 年 6 月29日授权）、Aspar等人的美国专利No. 6, 809, 044 (2004年10月26日授权）以及Aspar 等人的美国专利No. 6, 946, 365中被描述。
[0060] 参照图9和图10在下面简要地描述SMART-CUT?工艺。参照图9,可以沿着离子 注入平面202将多个离子（例如，氢、氦或惰性气体离子中的一种或更多种）注入到施主结 构200中。施主结构200可以包括块晶体硅（例如，单晶硅）。离子的注入在图9中由方向 箭头204表示。沿着离子注入平面202的被注入离子限定施主结构200内薄弱的平面，施 主结构200随后可以沿着该平面裂开或者破裂。如本领域中所知道的，离子被注入到施主 结构200中的深度至少部分地是将离子注入到施主结构200中的能量的函数。通常，将在 相对较浅的深度处注入用较少能量注入的离子，而将在相对较深的深度处注入用较高能量 注入的尚子。
[0061] 参照图10,施主结构200被结合至包括基板104的另一受主结构，在这之后施主结 构200沿着离子注入平面202裂开或者破裂。为了将施主结构200结合至基板104,可以使 施主结构200和基板104的结合表面氧化以在其上设置一层氧化物材料，并且可以使得氧 化物层直接物理接触以便在基板104与施主结构200之间建立氧化物对氧化物直接分子结 合。经结合的氧化物层一起形成中间层106,如图10所示。在另外的实施方式中，中间层 106可以包括通过在这些材料的两个层之间建立直接分子结合所形成的金属材料或半导体 材料。
[0062] 在结合工艺之后，经结合的施主结构200可以沿着离子注入平面202裂开或者破 裂，以形成图1所示的结构。例如，可以加热施主结构200和受主结构以使施主结构200沿 着离子注入平面202破裂。可选地，机械力可以被施加到施主结构200,以帮助施主结构200 沿着离子注入平面202的裂开。
[0063] 在施主结构200已沿着离子注入平面202裂开或者破裂之后，施主结构200的一 部分保持结合至受主结构的基板104,这部分限定图1所示的晶体硅层102。施主结构200 的剩余部分可以在另外的SMART-CUT?工艺中被再次使用，以将施主结构200的另外的 部分转移至受主结构。
[0064] 在破裂工艺之后，晶体硅层102的暴露主表面103包括施主结构200的破裂表面， 并且可以将离子杂质和瑕疵包括在晶体硅层102的晶体点阵中。可以处理晶体硅层102,以 便减少杂质水平并且提高晶体硅层102中晶体点阵的质量（即，减少接近暴露主表面103 的晶体点阵中缺陷的数目）。这些处理可以涉及研磨、抛光、蚀刻以及热退火中的一个或更 多个。
[0065] 在其它实施方式中，可以通过在基板104和中间层106上外延地生长或者沉积晶 体硅层102、或者通过在基板104和中间层106上结合块晶体硅并且随后使用研磨工艺、抛 光工艺和蚀刻工艺（例如，化学机械抛光工艺）中的一个或更多个使块晶体硅变薄至初始 平均层厚度?\来在基板104上设置晶体硅层102。
[0066] 在一些实施方式中，晶体硅层102可以被选择为在执行参照图3和4上面所描述 的变薄工艺之前包括有源器件结构122。参照图11至图15在下面对这些方法进行描述。
[0067] 图11例示了包括一层晶体硅102和形成在晶体硅102上和/或其中的有源器件 结构122的半导体结构300。有源器件结构122可以包括例如ΡΝ结、晶体管、导电线和导电 通孔中的一个或更多个。在一些实施方式中，可以将有源器件结构122埋入晶体硅层102 内。在一些实施方式中，具有有源器件结构122的晶体硅层102可以在层转移工艺中被转 移并且结合至基板104。
[0068] 如图12中所示，在使晶体硅层102变薄之前，可选地可以像先前参照图2所讨论 的那样使晶体硅层102的暴露主表面103平滑。可以例如使用机械研磨或抛光工艺、化学 蚀刻工艺、化学机械抛光（CMP)工艺中的一个或更多个使暴露主表面103平滑。
[0069] 晶体硅层102的一部分102'可以被转换为金属硅化物112,以形成图13所示的 半导体结构300。通过示例而非限制的方式，可以使用先前参照图7和图8所描述的方法 形成金属硅化物112。在晶体硅层102中包括有源器件结构122的实施方式中，可以在大 约七百摄氏度（700°C )或更低、大约五百摄氏度（500°C )或更低或者甚至大约三百摄氏度 (300°C )或更低的温度下在部分102'中形成金属硅化物112,以避免损坏先前形成的有源 器件结构122。
[0070] 在半导体材料层102中形成金属硅化物112之后，可以使用蚀刻工艺去除金属硅 化物112,以形成图14所示的半导体结构310,如先前参照图4所描述的。因此，可以使晶 体硅层102从图12所示的初始平均层厚度?\变薄为图14所示的选定最后平均层厚度T F。
[0071] 可选地，可以在有源器件结构122和晶体硅层102上设置有源器件结构122的各 种附加层。例如，图15例示了包括在有源器件结构122和晶体硅层102上设置的三个附 加层124A、124B、124C的另一半导体结构320。可以通过沉积或者外延地生长晶体硅的附 加层并且在晶体硅的各个相应层中形成另外的有源器件结构122来形成这些附加层124A、 124BU24C。在另外的实施方式中，可以使用3D集成工艺在晶体硅层102上分别地制造并 且随后转移并结合这些附加层124A、124B、124C。
[0072] 在下面阐述了本公开的另外的非限制性示例实施方式。
[0073] 实施方式1 : 一种制造半导体器件的方法，该方法包括以下步骤：在受主结构上设 置晶体硅层；在邻近晶体硅层的暴露主表面的晶体硅的一部分中形成金属硅化物；以及使 用相对于晶体硅对金属硅化物有选择性的蚀刻剂来蚀刻金属硅化物。
[0074] 实施方式2 :根据实施方式1所述的方法，其中，在受主结构上设置晶体硅层包括 将晶体硅层从施主结构转移至受主结构。
[0075] 实施方式3 :根据实施方式2所述的方法，该方法还包括选择晶体硅层以包括有源 器件结构。
[0076] 实施方式4 :根据实施方式3所述的方法，该方法还包括选择晶体硅层以包括PN 结、晶体管、导电线和导电通孔中的一个或更多个。
[0077] 实施方式5 :根据实施方式1至4中的任何一项所述的方法，该方法还包括选择晶 体硅以包括单晶硅。
[0078] 实施方式6 :根据实施方式1至5中的任何一项所述的方法，其中，在邻近晶体娃 层的暴露主表面的晶体硅的一部分中形成金属硅化物包括：将金属沉积在晶体硅层的暴露 主表面上；以及使已沉积金属和晶体硅层退火，以形成金属硅化物。
[0079] 实施方式7 :根据实施方式1至5中的任何一项所述的方法，其中，在邻近晶体硅 层的暴露主表面的晶体硅的一部分中形成金属硅化物包括：将金属离子注入到晶体硅中， 以形成金属娃化物。
[0080] 实施方式8 :根据实施方式7所述的方法，该方法还包括选择金属离子以包括钛、 镍、钴和钨中的至少一种。
[0081] 实施方式9 :根据实施方式1至8中的任何一项所述的方法，其中，在晶体硅层的 部分中形成金属硅化物包括在大约700°C或更低的温度下在晶体硅的部分中形成金属硅化 物。
[0082] 实施方式10 :根据实施方式9所述的方法，其中，在大约700°C或更低的温度下在 晶体硅的部分中形成金属硅化物包括在大约500°C或更低的温度下在晶体硅的部分中形成 金属娃化物。
[0083] 实施方式11 :根据实施方式10所述的方法，其中，在大约500°C或更低的温度下在 晶体硅的部分中形成金属硅化物包括在大约300°C或更低的温度下在晶体硅的部分中形成 金属娃化物。
[0084] 实施方式12 :根据实施方式1至11中的任何一项所述的方法，其中，蚀刻金属硅 化物包括使用湿法蚀刻工艺、干法蚀刻工艺和电化学蚀刻工艺中的一个或更多个来蚀刻金 属硅化物。
[0085] 实施方式13 :根据实施方式1至12中的任何一项所述的方法，其中，蚀刻金属娃 化物包括至少基本上去除金属硅化物并且暴露晶体硅的表面。
[0086] 实施方式14 :根据实施方式13所述的方法，该方法还包括使用湿法清洗工艺、化 学机械抛光工艺、等离子体清洗工艺和离子修整工艺中的一个或更多个使晶体硅的表面平 滑。
[0087] 实施方式15 :根据实施方式1至14中的任何一项所述的方法，其中，蚀刻金属硅 化物包括在大约一百摄氏度（l〇〇°C )或更低的温度下蚀刻金属硅化物。
[0088] 实施方式16 :根据实施方式15中的任何一项所述的方法，其中，在大约一百摄氏 度（100°c )或更低的温度下蚀刻金属硅化物包括在大约二十五摄氏度（25°C )或更低的温 度下蚀刻金属硅化物。
[0089] 实施方式17 :根据实施方式1至16中的任何一项所述的方法，其中，使用相对于 晶体硅对金属硅化物有选择性的蚀刻剂来蚀刻金属硅化物包括用HF蚀刻金属硅化物。
[0090] 实施方式18 :根据实施方式1至17中的任何一项所述的方法，该方法还包括形成 包括晶体硅、受主结构以及它们之间的介电层的SOI型基板。
[0091] 实施方式19 :根据实施方式1至18中的任何一项所述的方法，该方法还包括形成 包括晶体硅的电子信号处理器、存储器装置、发光二极管、激光二极管和光电池中的一个或 更多个。
[0092] 实施方式20 :根据实施方式1至19中的任何一项所述的方法，该方法还包括在蚀 刻金属硅化物之后将晶体硅层形成为具有大约500nm或更小的平均层厚度。
[0093] 实施方式21 :根据实施方式20所述的方法，该方法还包括在蚀刻金属硅化物之后 将晶体硅层形成为具有大约l〇〇nm或更小的平均层厚度。
[0094] 实施方式22 :根据实施方式1至21中的任何一项所述的方法，该方法还包括在蚀 刻金属硅化物之后为晶体硅层的暴露主表面设置大约5. Onm或更小的平均表面粗糙度Ra。
[0095] 实施方式23 :根据实施方式22所述的方法，该方法还包括在蚀刻金属硅化物之后 为晶体硅层的暴露主表面设置大约2. Onm或更小的平均表面粗糙度Ra。
[0096] 实施方式24 :-种形成绝缘体上硅（SOI)基板的方法，该方法包括以下步骤：在基 底基板上设置晶体娃层，其中介电材料在晶体娃层与基底基板之间；以及使晶体娃层变薄 至大约500nm或更小的厚度。使晶体硅层变薄包括以下步骤：在邻近晶体硅层的暴露主表 面的晶体硅层的一部分中形成通常平面的金属硅化物层；以及使用相对于晶体硅对金属硅 化物层有选择性的蚀刻剂来蚀刻金属硅化物层。
[0097] 实施方式25 :根据实施方式24所述的方法，其中，在邻近晶体硅层的暴露主表面 的晶体硅的部分中形成金属硅化物包括：将金属沉积在晶体硅层的暴露主表面上；以及使 已沉积金属和晶体硅层退火，以形成金属硅化物。
[0098] 实施方式26 :根据实施方式24所述的方法，其中，在邻近晶体硅层的暴露主表面 的晶体硅的部分中形成金属硅化物包括将金属离子注入到晶体硅中以形成金属硅化物。 [0099] 实施方式27 :根据实施方式26的方法，该方法还包括选择金属离子以包括钛、镍、 钴和钨中的至少一种。
[0100] 实施方式28 :根据实施方式24至27中的任何一项所述的方法，其中，在晶体硅的 一部分中形成金属硅化物包括在大约700°C或更低的温度下在晶体硅的部分中形成金属硅 化物。
[0101] 实施方式29 :根据实施方式28所述的方法，其中，在大约700°C或更低的温度下在 晶体硅的部分中形成金属硅化物包括在大约500°C或更低的温度下在晶体硅的部分中形成 金属娃化物。
[0102] 实施方式30 :根据实施方式29所述的方法，其中，在大约500°C或更低的温度下在 晶体硅的部分中形成金属硅化物包括在大约300°C或更低的温度下在晶体硅的部分中形成 金属娃化物。
[0103] 实施方式31 :根据实施方式24至30中的任何一项所述的方法，其中，蚀刻金属娃 化物包括在大约一百摄氏度（l〇〇°C )或更低的温度下蚀刻金属硅化物。
[0104] 实施方式32:根据实施方式31所述的方法，其中，在大约一百摄氏度（10(TC)或 更低的温度下蚀刻金属硅化物包括在大约二十五摄氏度（25°C )或更低的温度下蚀刻金属 硅化物。
[0105] 实施方式33 :根据实施方式24至32中的任何一项所述的方法，该方法还包括在 蚀刻金属硅化物之后将晶体硅层形成为具有大约l〇〇nm或更小的平均层厚度。
[0106] 实施方式34 :根据实施方式24至33中的任何一项所述的方法，该方法还包括在 蚀刻金属硅化物之后为晶体硅层的暴露主表面设置大约5. Onm或更小的平均表面粗糙度
[0107] 实施方式35 :根据实施方式34所述的方法，该方法还包括在蚀刻金属硅化物之后 为晶体硅层的暴露主表面设置大约2. Onm或更小的平均表面粗糙度Ra。
[0108] 上面描述的本公开的示例实施方式不限制本发明的范围，因为这些实施方式仅是 本发明的实施方式的示例，本发明由所附权利要求和它们法定的等同物的范围来限定。任 何等效的实施方式旨在处于本发明的范围内。实际上，除本文所示出和描述的那些之外，本 公开的各种修改（诸如所描述的元素的另选的有用组合）从本描述对于本领域的技术人员 而言将变得显而易见。换句话说，本文描述的一个示例实施方式的一个或更多个特征可以 与本文描述的另一示例实施方式的一个或更多个特征组合，以提供本公开的另外的实施方 式。这些修改和实施方式同样旨在落入所附权利要求的范围内。
【权利要求】
1. 一种制造半导体器件的方法，该方法包括以下步骤： 在受主结构上设置晶体硅层； 在邻近所述晶体硅层的暴露主表面的晶体硅的一部分中形成金属硅化物；以及 使用相对于所述晶体硅对所述金属硅化物有选择性的蚀刻剂来蚀刻所述金属硅化物。
2. 根据权利要求1所述的方法，其中，在所述受主结构上设置所述晶体硅层的步骤包 括以下步骤：将所述晶体硅层从施主结构转移至所述受主结构。
3. 根据权利要求2所述的方法，该方法还包括以下步骤：选择所述晶体硅层，以包括有 源器件结构。
4. 根据权利要求1所述的方法，其中，在邻近所述晶体硅层的所述暴露主表面的所述 晶体硅的所述部分中形成所述金属硅化物的步骤包括以下步骤： 将金属沉积在所述晶体硅层的所述暴露主表面上；以及 使所沉积的金属和所述晶体硅层退火，以形成所述金属硅化物。
5. 根据权利要求1所述的方法，其中，在邻近所述晶体硅层的所述暴露主表面的所述 晶体硅的所述部分中形成所述金属硅化物的步骤包括以下步骤：将金属离子注入到所述晶 体娃中，以形成所述金属娃化物。
6. 根据权利要求5所述的方法，该方法还包括以下步骤：选择所述金属离子，以包括 钛、镍、钴和钨中的至少一种。
7. 根据权利要求1所述的方法，其中，在所述晶体硅的所述部分中形成所述金属硅化 物的步骤包括以下步骤：在大约700°C或更低的温度下在所述晶体硅的所述部分中形成所 述金属娃化物。
8. 根据权利要求1所述的方法，其中，蚀刻所述金属硅化物的步骤包括以下步骤：使 用湿法蚀刻工艺、干法蚀刻工艺和电化学蚀刻工艺中的一个或更多个来蚀刻所述金属硅化 物。
9. 根据权利要求1所述的方法，其中，蚀刻所述金属硅化物的步骤包括以下步骤：至少 基本上去除所述金属硅化物并且暴露所述晶体硅的表面。
10. 根据权利要求9所述的方法，该方法还包括以下步骤：使用湿法清洗工艺、化学机 械抛光工艺、等离子体清洗工艺和离子修整工艺中的一个或更多个来使所述晶体硅的表面 平滑。
11. 根据权利要求1所述的方法，其中，蚀刻所述金属硅化物的步骤包括以下步骤：在 大约一百摄氏度l〇〇°C或更低的温度下蚀刻所述金属硅化物。
12. 根据权利要求1所述的方法，其中，使用相对于所述晶体硅对所述金属硅化物有选 择性的蚀刻剂来蚀刻所述金属硅化物的步骤包括以下步骤：用HF蚀刻所述金属硅化物。
13. 根据权利要求1所述的方法，该方法还包括以下步骤：形成包括所述晶体硅、所述 受主结构以及所述晶体硅与所述受主结构之间的介电层的SOI型基板。
14. 根据权利要求1所述的方法，该方法还包括以下步骤：形成包括所述晶体硅的电子 信号处理器、存储器装置、发光二极管、激光二极管和光电池中的一个或更多个。
15. 根据权利要求1所述的方法，该方法还包括以下步骤：在蚀刻所述金属硅化物之 后，将所述晶体硅层形成为具有大约l〇〇nm或更小的平均层厚度。
16. 根据权利要求1所述的方法，该方法还包括以下步骤：在蚀刻所述金属硅化物之 后，为所述晶体硅层的所述暴露主表面设置大约2. Onm或更小的平均表面粗糙度Ra。
【文档编号】H01L21/3213GK104115259SQ201380009416
【公开日】2014年10月22日 申请日期:2013年2月1日 优先权日:2012年2月22日
【发明者】玛丽亚姆·萨达卡, I·拉杜 申请人:索泰克公司