芯片装置和制造芯片装置的方法

芯片装置和制造芯片装置的方法
【专利摘要】在各种实施例中，提供了芯片装置和制造芯片装置的方法。芯片装置可包括芯片载体和安装在芯片载体上的芯片。芯片可包括至少两个芯片接触部以及在芯片和芯片载体之间的将芯片粘附到芯片载体的绝缘粘合剂。该至少两个芯片接触部可电耦合到芯片载体。
【专利说明】芯片装置和制造芯片装置的方法

【技术领域】
[0001]各种实施例总地涉及芯片装置和制造芯片装置的方法。

【背景技术】
[0002]在将芯片焊接或粘附到金属衬底之后，所焊接或粘附的芯片的冷却可能导致非常高的热机应力。这归因于在所使用的例如硅和铜的材料之间的热膨胀系数(CTE)的差异。焊接一般在大约380°C的温度处实施，而粘附一般在大约200°C的温度处实施。硅的CTE是2.5x10_6/°C，而铜的CTE是16.5/°C。在从高温度到低温度的冷却期间，不同的材料由于不同的CTE而不同地收缩。收缩中的差异可导致高热机应力。
[0003]高热机应力可引起在衬底内的破裂或使薄芯片(一般〈〈100 μ m)断裂。衬底也可由于热机应力而弯曲或扭曲。作为结果，随后的例如激光钻孔、层压和丝焊的制造过程可能不再能被实施。因此，由于不同材料之间的CTE中的差异引起的热机应力影响芯片的可靠性。


【发明内容】

[0004]在各种实施例中，提供了芯片装置。芯片装置可包括芯片载体和安装在芯片载体上的芯片。芯片可包括至少两个芯片接触部(或芯片端子)以及在芯片和芯片载体之间的将芯片粘附到芯片载体的绝缘粘合剂。面向芯片载体的至少两个芯片接触部(或芯片端子)可电耦合到芯片载体。

【专利附图】

【附图说明】
[0005]在附图中，相同的参考字符一般贯穿不同的视图指代相同的部件。附图不一定按比例，代之以一般将重点放在说明本发明的原理上。在下面的描述中，参考下面的附图描述了本发明的各种实施例，其中:
图1示出说明根据各种实施例的芯片装置的横截面侧视图的示意图；
图2示出说明根据各种实施例的制造芯片的方法的示意图；
图3示出说明根据各种实施例的芯片装置的横截面侧视图的示意图；
包括图4A到4E的图4示出根据各种实施例的制造芯片装置的方法；其中图4A是根据各种实施例的具有粘附到芯片载体的多个芯片接触部(或芯片端子)的芯片的示意图；其中图4B是根据各种实施例的包括芯片载体和安装在芯片载体上的芯片的芯片装置的示意图；其中图4C是根据各种实施例的包括至少横向布置到芯片的密封材料的芯片装置的示意图；其中图4D是根据各种实施例的包括延伸穿过密封材料的通孔的芯片装置的示意图；以及其中图4E是根据各种实施例的包括至少一个接触孔的芯片装置的示意图；
图5示出说明根据各种实施例的芯片装置的横截面侧视图的示意图；
包括图6A到6C的图6示出根据各种实施例的制造芯片装置的方法；其中图6A是根据各种实施例的具有粘附到芯片载体的多个芯片接触部(或芯片端子)的芯片的示意图；其中图6B是根据各种实施例的在图案化在芯片装置上被实施之后的芯片装置的示意图；以及其中图6C是根据各种实施例的在金属的沉积之后的芯片装置的示意图；以及
包括图7A和7B的图7示出根据各种实施例的制造芯片装置的方法；其中图7A是根据各种实施例的具有粘附到芯片载体的多个芯片接触部(或芯片端子)的芯片的示意图；以及其中图7B是根据各种实施例的包括形成延伸穿过密封材料的通孔的芯片装置的示意图。

【具体实施方式】
[0006]下面的详细描述参考附图，附图通过说明的方式示出特定细节和其中可实践本发明的实施例。
[0007]词“示例性”在本文用于意指“用作例子、实例或说明”。在本文被描述为“示例性”的任何实施例或设计不一定应被解释为相对于其它实施例和设计是优选的或有利的。
[0008]关于在侧或表面“之上”形成的沉积材料使用的词“在……之上”可在本文用于意指沉积材料可在暗指的侧或表面“直接地上面”形成，例如与暗指的侧或表面直接接触。关于在侧或表面“之上”形成的沉积材料使用的词“在……之上”可在本文用于意指沉积材料可在暗指的侧或表面“间接地上面”形成，一个或多个额外的层安排在暗指的侧或表面和沉积材料之间。
[0009]本公开的各种方面提供能够至少部分地解决上述挑战中的一些的改进的芯片装置和制造其的方法。
[0010]图1是说明根据各种实施例的芯片装置的横截面侧视图的示意图100。芯片装置可包括芯片载体102和安装在芯片载体102上的芯片104。芯片104可包括例如面向芯片载体102的至少两个芯片接触部(或芯片端子)106和在芯片104与芯片载体102之间的将芯片104粘附到芯片载体102的(电)绝缘粘合剂108。面向芯片载体102的至少两个芯片接触部(或芯片端子)106可电耦合到芯片载体102。
[0011]绝缘粘合剂108可配置成适应芯片104和芯片载体102中的不同材料的收缩(或膨胀)的差异。不同材料的收缩(或膨胀)的差异可归因于不同的CTE。芯片104以及芯片载体102可能不再刚性地焊接或粘附到彼此。各种实施例可提供热机应力的减小。各种实施例可提供破裂、弯曲和/或扭曲的出现的减少。
[0012]一个或多个芯片接触部106也可被称为一个或多个芯片端子，反之亦然。芯片可包括面向芯片载体102的侧、背向芯片载体102的侧以及从面向芯片载体102的侧延伸到背向芯片载体102的侧的两个侧壁(或横向侧)。
[0013]在各种实施例中，绝缘粘合剂108可部分地覆盖至少两个芯片接触部(或芯片端子)106。
[0014]在各种实施例中，芯片载体102可包括引线框架(Ieadframe)。引线框架可以是预先构造的引线框架或后构造的引线框架。换句话说，引线框架可在将芯片载体102粘附到芯片104之如被预先制造,或可在将芯片载体102粘附到芯片104之后形成。在各种实施例中，可通过使用粘合剂108将导电焊盘粘附到芯片104来形成后构造的引线框架。在各种实施例中，可通过例如借助于蚀刻和/或冲压在未图案化引线框架上形成沟槽或中空结构来形成后构造的引线框架。
[0015]在各种实施例中，芯片载体102可包括图案化芯片载体。在各种实施例中，芯片载体102可包括有槽芯片载体。在各种实施例中，芯片载体102可包括未图案化芯片载体。
[0016]芯片104可包括硅、锗、硅锗、砷化镓或任何其它半导体材料中的任一种。芯片接触部(或芯片端子)106可包括金属和/或金属合金，例如铜、铝、金或任何其它适当的金属。此外，芯片接触部(或芯片端子)可包括导电材料。芯片载体102可包括铜、铝、金或任何其它适当的金属。芯片载体102可包括引线框架、衬底或电路板。
[0017]在各种实施例中，芯片104可包括功率芯片，例如功率半导体芯片。在各种实施例中，例如面向芯片载体102的至少两个芯片接触部(或芯片端子)106可包括功率接触部(或功率端子)。
[0018]在各种实施例中，例如面向芯片载体102的至少两个芯片接触部(或芯片端子)106可包括多个芯片接触部(或芯片端子)。
[0019]在各种实施例中，芯片104可包括功率半导体芯片，例如功率金属氧化物场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)。在各种实施例中，芯片104可包括诸如MOSFET或双极结型晶体管(BJT)的晶体管。
[0020]在各种实施例中，多个芯片接触部(或芯片端子)可包括控制接触部(或控制端子)和功率接触部(或功率端子)。控制接触部(或控制端子)可被称为栅极或基极。功率接触部(或功率端子)可被称为源极或发射极。
[0021]而且，芯片104还可包括背向芯片载体102的至少一个另外的芯片接触部(或芯片端子)。该至少一个另外的芯片接触部(或芯片端子)可包括功率接触部(或功率端子)。功率接触部(或功率端子)可被称为漏极或集电极。
[0022]绝缘粘合剂材料108可包括聚合物基体材料(matrix material)。电绝缘粘合剂材料可电隔离多个芯片接触部(或芯片端子)中的每个。电绝缘粘合剂材料可提供在芯片接触部(或芯片端子)之间或在芯片接触部(或芯片端子)和芯片载体102之间的电隔离。电绝缘粘合剂材料可使控制接触部与功率接触部电隔离。换句话说，电绝缘粘合剂材料可提供在控制接触部(或控制端子)和功率接触部(或功率端子)之间的电隔离。各种实施例可包括粘合剂，所述粘合剂配置成提供在芯片接触部之间或在芯片接触部和芯片载体之间的良好且特别地可设置的电绝缘。
[0023]在各种实施例中，粘合剂可包括填料粒子。填料粒子的非限制性例子可包括氧化硅(Si02)、氧化铝(Al2O3)或氮化硼(BN)。在各种实施例中，填料材料可帮助在芯片104的正常操作期间冷却芯片104。
[0024]各种实施例提供双侧冷却。
[0025]在各种实施例中，芯片装置可包括至少一个隔离结构。在各种实施例中，芯片装置可包括电隔离多个芯片接触部(或芯片端子)中的每个的隔离结构。换句话说，芯片装置还可包括用于提供在芯片接触部(或芯片端子)之间和/或在芯片接触部(或芯片端子)和芯片载体之间的电隔离的隔离结构材料。隔离结构可使控制接触部(或控制端子)与功率接触部(或功率端子)电隔离。换句话说，隔离结构可提供在控制接触部和功率接触部之间的电隔离。隔离结构可包括隔离箔。
[0026]在各种实施例中，至少一个隔离结构可在芯片和芯片载体之间。至少一个隔离结构可至少部分地覆盖至少一个芯片接触部。在各种实施例中，绝缘粘合剂可以不覆盖所述至少两个芯片接触部。至少一个隔离结构中的每个可作为单个连续层沉积在芯片接触部之上。在各种实施例中，至少一个隔离结构可以在未被芯片接触部覆盖的芯片的部分上。至少一个隔离结构可至少部分地在绝缘粘合剂上。此外，绝缘粘合剂可至少部分地在至少一个隔离结构上。
[0027]面向芯片载体102的至少两个芯片接触部(或芯片端子)106可借助于穿过粘合剂108的至少一个接触过孔电耦合到芯片载体102。该至少一个接触过孔可包括电气导电材料。在各种实施例中，该至少一个接触过孔可包括金属和/或金属合金。在各种实施例中，该至少一个接触过孔可包括铜或铝中的任一种。在各种实施例中，该至少一个接触过孔可包括导电材料。接触过孔可包括掺杂多晶硅。
[0028]在各种实施例中，芯片装置可包括至少横向相邻于芯片104而布置的密封材料。密封材料可以是模塑材料。密封材料可至少横向相邻于芯片104而布置以覆盖芯片104的侧壁。密封材料还可布置在芯片104的背向芯片载体102的侧之上。
[0029]在各种实施例中，芯片104可包括背向芯片载体的至少一个另外的芯片接触部(或芯片端子)。芯片装置还可包括延伸穿过横向布置到芯片104的密封材料的接触孔以使芯片载体102与背向芯片载体102的另外的芯片接触部(或芯片端子)电耦合。接触孔也可被称为通孔。接触孔可包括导电材料。接触孔可包括金属，例如铜或铝。芯片装置还可包括再分布结构。再分布结构可配置成使该另外的芯片接触部(或芯片端子)与接触孔电耦合。再分布结构可包括至少一个再分布层。再分布层可以是包括将芯片104中的电路的输入/输出(I/O)焊盘连接到其它位置的金属化的层。
[0030]芯片装置还可包括延伸穿过横向布置到芯片104的密封材料的一个或多个另外的接触孔以使芯片载体102与背向芯片载体102的至少一个另外的芯片端子(或芯片接触部)电耦合。该一个或多个另外的接触孔中的每个还可与该另外的芯片端子之一电耦合。
[0031]在各种实施例中，芯片装置可包括安装在芯片载体102上的另外的芯片。该另外的芯片可每个包括面向芯片载体102的至少两个芯片接触部(或芯片端子)。芯片装置还可包括在该另外的芯片和芯片载体102之间的绝缘粘合剂108以将该另外的芯片粘附到芯片载体102。面向芯片载体102的每个另外的芯片的至少两个芯片接触部(或芯片端子)可电耦合到芯片载体102。
[0032]在各种实施例中，芯片载体102可包括一个或多个衬底。在各种实施例中，芯片载体102可包括一个或多个引线框架。
[0033]图2是说明根据各种实施例的制造芯片的方法200的示意图。在202中，该方法可包括将芯片粘附在芯片载体上，芯片载体包括例如面向芯片载体的至少两个芯片接触部(或芯片端子)，其中芯片借助于在芯片和芯片载体之间形成的绝缘粘合剂粘附到芯片载体。此外，在204中，该方法可包括将例如面向芯片载体的至少两个芯片接触部(或芯片端子)电耦合到芯片载体。
[0034]各种实施例可消除对临时衬底的需要，因为芯片可直接粘附到芯片载体。
[0035]在各种实施例中，将芯片粘附在芯片载体上可包括用绝缘粘合剂覆盖至少一个芯片接触部(或芯片端子)。
[0036]在各种实施例中，芯片载体可包括引线框架。引线框架可以是预先构造的引线框架或后构造的引线框架。换句话说，引线框架可在将芯片载体粘附到芯片之前被预先制造，或可在将芯片载体粘附到芯片之后形成。可通过使用绝缘粘合剂将导电焊盘粘附到芯片来形成后构造的引线框架。在各种实施例中，可通过例如借助于蚀刻和/或冲压在未图案化引线框架上形成沟槽或中空结构来形成后构造的引线框架。
[0037]在各种实施例中，芯片可包括功率半导体芯片。此外，面向芯片载体的至少一个芯片接触部(或芯片端子)可包括功率接触部(或功率端子)。
[0038]在各种实施例中，例如面向芯片载体的至少两个芯片接触部(或芯片端子)可包括多个芯片接触部(或芯片端子)。
[0039]在各种实施例中，芯片可包括功率半导体芯片，例如功率金属氧化物场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT )。在各种实施例中，芯片可包括诸如MOSFET或BJT的晶体管。
[0040]在各种实施例中，多个芯片接触部(或芯片端子)可包括控制接触部(或控制端子)和功率接触部(功率端子)。控制接触部(控制端子)可被称为栅极或基极。功率接触部(功率端子)可被称为源极或发射极。
[0041]而且，芯片还可包括背向芯片载体的至少一个另外的芯片接触部(或芯片端子)。该至少一个另外的芯片接触部(或芯片端子)可包括功率接触部(或功率端子)。功率接触部(或功率端子)可被称为漏极或集电极。
[0042]电绝缘粘合剂材料可电隔离多个芯片接触部(或芯片端子)中的每个。电绝缘粘合剂材料可使控制接触部(或控制端子)与功率接触部(或功率端子)电隔离。
[0043]在各种实施例中，该方法还可提供形成至少一个隔离结构以电隔离多个芯片接触部(或芯片端子)中的每个。在各种实施例中，形成至少一个隔离结构可包括形成至少一个隔离结构以至少部分地覆盖芯片接触部。在各种实施例中，形成至少一个隔离结构可包括将至少一个隔离结构中的每个作为连续层沉积在每个芯片接触部之上。在各种实施例中，形成至少一个隔离结构包括在未被芯片接触部覆盖的芯片上形成至少一个隔离结构。在各种实施例中，形成至少一个隔离结构可包括至少部分地在粘合剂材料上形成至少一个隔离结构。在各种实施例中，形成至少一个隔离结构可包括至少部分地在芯片上形成至少一个隔离结构。
[0044]在各种实施例中，该方法还可包括形成穿过绝缘粘合剂的至少一个接触过孔(或电气导电结构)。该方法还可包括借助于穿过粘合剂的至少一个接触过孔(或电气导电结构)将面向芯片载体的至少一个芯片接触部(或芯片端子)电耦合到芯片载体。
[0045]在各种实施例中，该至少一个接触过孔(或电气导电结构)可包括电气导电材料。在各种实施例中，该至少一个接触过孔(或电气导电结构)可包括金属和/或金属合金。该至少一个接触过孔(或电气导电结构)可包括铜或铝中的任一种。在各种实施例中，该至少一个接触过孔(或电气导电结构)可包括导电材料，例如多晶硅。
[0046]在各种实施例中，该方法还可包括至少横向相邻于芯片而布置密封材料。密封材料可至少横向相邻于芯片而布置以覆盖芯片的侧壁。密封材料还可布置在芯片的背向芯片载体的侧之上。
[0047]在各种实施例中，芯片还可包括背向芯片载体的至少一个另外的芯片接触部(或芯片端子)。该方法还可包括形成延伸穿过横向布置到芯片的密封材料的接触孔以使芯片载体与背向芯片载体的另外的芯片接触部(或芯片端子)电耦合。此外，形成接触孔可涉及形成通孔。形成接触孔还可包括将金属或导电材料沉积在通孔中。
[0048]该方法可包括形成延伸穿过布置到芯片的密封材料的后续接触孔以使芯片载体与背向芯片载体的至少一个另外的芯片接触部(或芯片端子)电耦合。一个或多个另外的接触孔中的每个还可与另外的芯片接触部(或芯片端子)之一电耦合。
[0049]在各种实施例中，该方法还可包括形成配置成使该另外的芯片接触部(或芯片端子)与接触孔电耦合的再分布结构。再分布结构可包括至少一个再分布层。
[0050]图3是说明根据各种实施例的芯片装置的横截面侧视图的示意图300。芯片装置可包括芯片载体302和包括至少两个芯片端子(或芯片接触部)306的芯片304。芯片304可由芯片载体302支撑，使得至少两个芯片端子(或芯片接触部)306可面向芯片载体302。芯片装置还可提供在芯片304和芯片载体302之间的绝缘粘合剂308以将芯片304粘附到芯片载体302。芯片装置还可提供延伸穿过粘合剂308的至少一个电气导电结构310，使得至少两个芯片端子306电耦合到芯片载体302。
[0051]在各种实施例中，绝缘粘合剂308可部分地覆盖至少两个芯片端子(或芯片接触部)306。
[0052]在各种实施例中，芯片载体302可包括引线框架。引线框架可以是预先构造的引线框架或后构造的引线框架。换句话说，引线框架可在将芯片载体302粘附到芯片304之前被预先制造，或可在将芯片载体302粘附到芯片304之后形成。可通过使用绝缘粘合剂308将导电焊盘粘附到芯片304来形成后构造的引线框架。在各种实施例中，可通过在未图案化引线框架上形成沟槽或中空结构来形成后构造的引线框架。可借助于蚀刻和/或冲压来构造引线框架。
[0053]在各种实施例中，芯片载体302可包括图案化芯片载体。在各种实施例中，芯片载体302可包括有槽芯片载体。芯片载体302可包括未图案化芯片载体。
[0054]芯片304可包括硅、锗、硅锗、砷化镓或任何其它半导体材料中的任一种。芯片端子(或芯片接触部)302可包括金属和/或金属合金，例如铜、铝、金或任何其它适当的金属。芯片端子(或芯片接触部)302可包括电气导电材料。芯片载体302可包括铜、铝、金或任何其它适当的金属和/或金属合金。芯片载体102可包括引线框架、衬底或电路板。
[0055]在各种实施例中，芯片304可包括功率半导体芯片。在各种实施例中，例如面向芯片载体302的至少两个芯片端子(或芯片接触部)306可包括功率端子(或功率接触部)。
[0056]在各种实施例中，例如面向芯片载体302的至少两个芯片端子(或芯片接触部)306可包括多个芯片端子(或芯片接触部)。
[0057]在各种实施例中，芯片304可包括功率半导体芯片,例如功率金属氧化物场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)。在各种实施例中，芯片304可包括诸如MOSFET或BJT的晶体管。
[0058]在各种实施例中，多个芯片接触部(或芯片端子)可包括控制端子(或控制接触部)和功率端子(或功率接触部)。控制端子(或控制接触部)可被称为栅极或基极。功率端子(或功率接触部)可被称为源极或发射极。
[0059]而且，芯片304还可包括背向芯片载体302的至少一个另外的芯片端子(或芯片接触部)。该至少一个另外的芯片端子(或芯片)接触部可包括功率端子(或功率接触部)。功率端子(或功率接触部)可被称为漏极或集电极。
[0060]电绝缘粘合剂材料308可包括聚合物基体材料。电绝缘粘合剂材料可电隔离多个芯片端子(或芯片接触部)中的每个。换句话说，电绝缘粘合剂材料可提供在芯片端子(或芯片接触部)之间的电隔离。电绝缘粘合剂材料可提供在芯片端子(或芯片接触部)之间的电隔离或在芯片端子(或芯片接触部)和芯片载体302之间的电隔离。电绝缘粘合剂材料可使控制端子(或控制接触部)与功率端子(或功率接触部)电隔离。换句话说，电绝缘粘合剂材料可提供在控制端子(或控制接触部)和功率端子(或功率接触部)之间的电隔离。
[0061]在各种实施例中，粘合剂可包括填料粒子。填料粒子的非限制性例子可包括氧化硅(Si02)、氧化铝(Al2O3)或氮化硼(BN)。
[0062]在各种实施例中，芯片装置可包括至少一个隔离结构。在各种实施例中，芯片装置可包括电隔离多个芯片端子(或芯片接触部)中的每个的隔离结构。换句话说，芯片装置还可包括用于提供在芯片端子(或芯片接触部)之间和/或在芯片端子(或芯片接触部)和芯片载体之间的电隔离的隔离结构。隔离结构可使控制端子(或控制接触部)与功率端子(或功率接触部)电隔离。换句话说，隔离结构可提供在控制端子(控制接触部)与功率端子(功率接触部)之间的电隔离。隔离结构可包括隔离箔。
[0063]在各种实施例中，该至少一个隔离结构可在芯片和芯片载体之间。在各种实施例中，该至少一个隔离结构可部分地覆盖所述至少两个芯片端子(或芯片接触部)。在各种实施例中，绝缘粘合剂可以不覆盖至少一个芯片端子(或芯片接触部)。该至少一个隔离结构可作为单个连续层沉积在芯片端子(或芯片接触部)之上。该至少一个隔离结构可以在未被芯片接触部覆盖的芯片的部分上。该至少一个隔离结构可至少部分地在绝缘粘合剂上。绝缘粘合剂可至少部分地在该至少一个隔离结构上。
[0064]在各种实施例中，至少一个电气导电结构310可包括至少一个接触过孔。该至少一个接触过孔可包括电气导电材料。该至少一个接触过孔可包括金属和/或金属合金。在各种实施例中，该至少一个接触过孔可包括铜或铝中的任一种。
[0065]在各种实施例中，芯片装置可包括至少横向相邻于芯片304而布置的密封材料。密封材料可以是模塑材料。密封材料可至少横向相邻于芯片304而布置以覆盖芯片304的侧壁。密封材料还可布置在芯片304的背向芯片载体302的侧之上。
[0066]在各种实施例中，芯片304还可包括背向芯片载体302的至少一个另外的芯片端子(或芯片接触部)。芯片装置还可包括延伸穿过横向布置到芯片304的密封材料的接触孔以使芯片载体302与背向芯片载体302的另外的芯片端子(或芯片接触部)电耦合。接触孔也可被称为通孔。接触孔可包括导电材料。接触孔可包括金属和/或金属合金，例如铜或招。
[0067]芯片装置可包括延伸穿过横向布置到芯片304的密封材料的一个或多个另外的接触孔以使芯片载体302与背向芯片载体302的至少一个另外的芯片端子(或芯片接触部)电耦合。该一个或多个另外的接触孔中的每个还可与另外的芯片端子(或芯片接触部)之一电率禹合。
[0068]芯片装置还可提供配置成使该另外的芯片端子(或芯片接触部)与接触孔电耦合的再分布结构。再分布结构可包括至少一个再分布层。再分布层可以是包括将芯片304中的电路的输入输出焊盘连接到其它位置的金属化的层。
[0069]在各种实施例中，芯片装置可包括由芯片载体302支撑的另外的芯片。该另外的芯片可每个包括面向芯片载体302的至少一个芯片端子(或芯片接触部)。芯片装置还可包括在该另外的芯片和芯片载体304之间的绝缘粘合剂308以将该另外的芯片粘附到芯片载体302。每个另外的芯片还可包括延伸穿过绝缘粘合剂308的至少一个电气导电结构，使得至少一个芯片端子(或芯片接触部)电耦合到芯片载体302。
[0070]在各种实施例中，芯片载体302可包括一个或多个衬底。在各种实施例中，芯片载体302可包括一个或多个引线框架。
[0071]图4A到E示出根据各种实施例的制造芯片装置的方法。所示的值仅为了说明且并不意图为限制性的。图4A示出根据各种实施例的具有粘附到芯片载体402的多个芯片接触部(或芯片端子)406a、406b的芯片404的示意图400a。芯片载体402可包括图案化芯片载体或有槽芯片载体。多个芯片接触部(或芯片端子)406a、406b面向芯片载体402。芯片404可以是金属氧化物场效应晶体管(M0SFET)。多个芯片接触部(或芯片端子)中的一个406a可包括栅极。多个芯片接触部中的另一个406b可包括源极。芯片404可包括背向芯片载体404的至少一个另外的芯片接触部(或芯片端子)412。另外的芯片接触部(或芯片端子)412可包括漏极。然而，芯片接触部可以是可互换的。例如，在各种可替代的实施例中，芯片接触部406b可被当作漏极，另外的芯片接触部412可被当作源极。在各种实施例中，芯片接触部406a可被当作漏极或源极，且芯片接触部406b或另外的芯片接触部412中的任一个可被当作栅极。
[0072]芯片404可使用例如电绝缘粘合剂材料的粘合剂408粘附到芯片载体402。粘合剂408可包括填料材料。可替代地，绝缘粘合剂408可以不包括填料材料，换句话说，可以没有填料材料。填料材料的例子可包括Si02、Al2O3或BN。粘合剂408可被应用，使得多个芯片接触部406a、406b完全或至少部分地被覆盖。在各种实施例中，粘合剂材料范围可从大约I μ m到大约100 μ m,例如大约5 μ m到大约50 μ m,例如大约20 μ m到大约30 μ m。在各种实施例中，芯片载体402可具有范围从大约50 μ m到大约500 μ m的厚度，例如大约200 μ m。在各种实施例中，芯片402和粘合剂408可具有在从大约30 μ m到大约100μ m的范围内的总厚度，例如大约60 μ m。在源极和栅极之间的距离可例如范围从大约50μ m到大约300 μ m，例如大约200 μ m。各种实施例可提供其中粘合剂408的厚度可被准确地设置的方法。粘合剂408的厚度的准确设置可导致更可控制的介电强度。
[0073]芯片载体402可以是引线框架。引线框架中的每个引线或管脚的宽度可以大于大约100 μL?。在引线框架的引线或管脚之间的距离可以从大约100 μL?到大约200 μL?。
[0074]图4Β示出根据各种实施例的包括芯片载体402和安装在芯片载体402上的芯片404的芯片装置的示意图400b。芯片404可使用粘合剂接合在芯片载体402上。芯片404可在升高的温度和压力下接合在芯片载体402上。用于接合的温度范围可从大约100°C到大约250° C。
[0075]还可设想，芯片404可用面向芯片载体402的另外的芯片接触部412 (B卩，漏极)粘附到的芯片载体402。另外的芯片接触部412可至少部分地被粘合剂408覆盖。芯片接触部406a、406b可背向芯片载体402。
[0076] 图4C示出根据各种实施例的包括至少横向布置到芯片404的密封材料414的芯片装置的示意图400c。在各种实施例中，提供了可包括将密封材料414至少横向布置到芯片404的方法。密封材料可包括模塑材料。在各种实施例中，密封材料414可至少横向相邻于芯片404而布置以覆盖芯片404的侧壁。布置密封材料414可包括使用层压箔。
[0077]图4D示出根据各种实施例的包括延伸穿过密封材料414的通孔416的芯片装置的示意图400d。在各种实施例中，形成延伸穿过密封材料的接触孔可包括形成穿过密封材料414的通孔416。形成通孔可包括钻孔。钻孔可包括激光钻孔。形成通孔可包括蚀刻。形成通孔416可包括钻孔和蚀刻的组合。
[0078]图4E示出根据各种实施例的包括至少一个接触孔的芯片装置的示意图400e。在各种实施例中，形成延伸穿过密封材料414的接触孔418可包括金属的沉积。金属的沉积包括电镀填充、电解沉积、无电沉积和化学气相沉积(CVD)中的任一种。在各种实施例中，形成延伸穿过密封材料414的接触孔418可包括在形成通孔416之后金属在通孔416中的沉积。形成接触孔418可包括在形成通孔416之后导电材料在通孔416中的沉积。在各种实施例中，形成至少一个导电结构410可包括金属的沉积。金属的沉积包括电镀填充、电解沉积、无电沉积和化学气相沉积(CVD)中的任一种。在各种实施例中，形成至少一个导电结构410可包括导电材料的沉积。在各种实施例中，该方法可提供移除覆盖至少一个芯片接触部(或芯片端子)的粘合剂的至少一部分。在各种实施例中，该方法可提供在沉积金属(或导电材料)之前移除覆盖至少一个芯片接触部(或芯片端子)的粘合剂的至少一部分。在各种实施例中，该方法可提供形成至少一个中空结构或沟槽422。在各种实施例中，形成至少一个中空结构或沟槽422可包括在金属(或导电材料)的沉积之前选择性地掩蔽芯片框架的至少一部分以形成中空结构或沟槽422。在各种实施例中，该方法可提供形成配置成使另外的芯片接触部412与接触孔416电耦合的再分布结构420。在各种实施例中，形成再分布结构420可包括金属或导电材料的沉积。金属的沉积可包括电镀填充、电解沉积、无电沉积和化学气相沉积(CVD)中的任一种。在各种实施例中，沉积金属(或导电材料)可同时形成下列项中的一个或多个:再分布层420、接触孔416和至少一个导电结构410。在各种实施例中，可使用例如掺杂多晶硅的其它导电材料来代替金属。导电材料的沉积可包括CVD。
[0079]在各种实施例中，芯片装置可包括至少一个隔离结构。在各种实施例中，该至少隔离结构可在芯片404和芯片载体406之间。在各种实施例中，该至少一个隔离结构可至少部分地覆盖至少一个芯片接触部406a、406b中的任一个。在各种实施例中，粘合剂408可以不覆盖至少一个芯片接触部406a、406b。在各种实施例中，该至少一个隔离结构可作为单个连续层沉积在至少一个芯片接触部406a和406b中的任一个之上。每个隔离结构的至少一部分可在金属(或导电材料)的沉积之前被移除。在各种实施例中，该至少一个隔离结构可以在不被芯片接触部406a和406b覆盖的芯片404的部分上。在各种实施例中，至少一个隔离结构可至少部分地在绝缘粘合剂408上。在各种实施例中，该至少一个隔离结构可以至少部分地在绝缘粘合剂408上。在各种实施例中，绝缘粘合剂408可至少部分地在该至少一个隔离结构上。
[0080]图5是说明根据各种实施例的芯片装置的横截面侧视图的示意图500。芯片装置可包括芯片载体502和安装在芯片载体502上的芯片504。芯片504可包括面向芯片载体504的至少一个芯片接触部(或芯片端子)506a、506b，以及在芯片和芯片载体502之间的将芯片504粘附到芯片载体502的粘合剂508。面向芯片载体502的至少一个芯片接触部(或芯片端子)506a、506b可电耦合到芯片载体502。面向芯片载体502的至少一个芯片接触部506a、506b可借助于穿过粘合剂508的至少一个接触过孔(或电气导电结构)510电耦合到芯片载体。此外，芯片装置包括背向芯片载体502的至少一个另外的芯片接触部(或芯片端子)512。芯片装置还可包括横向相邻于芯片504而布置的密封材料514以覆盖芯片504的侧壁。此外，密封材料514可布置在芯片504的背向芯片载体502的侧之上。换句话说，芯片504可被完全密封(例如模制)。芯片装置还可包括延伸穿过横向布置到芯片504的密封材料514的接触孔518以使芯片载体502与至少一个另外的芯片接触部(或芯片端子)512电耦合。芯片装置还可包括配置成使至少一个另外的芯片接触部512与接触孔518电耦合的再分布结构520。此外，至少一个另外的芯片接触部512可借助于穿过密封材料514(即，布置在芯片504的背向芯片载体502的侧之上的密封材料514)的至少一个另外的接触过孔(或电气导电结构)524电耦合到再分布结构520。换句话说，接触孔518可借助于至少一个另外的接触过孔(或电气导电结构)524和再分布结构520电耦合到另外的芯片接触部512。
[0081]在各种实施例中，芯片装置可包括芯片载体502和包括至少两个芯片端子(或芯片接触部)506的芯片504。芯片504可由芯片载体502支撑，使得至少两个芯片端子(或芯片接触部)506a、506b可面向芯片载体502。芯片装置还可提供在芯片504和芯片载体502之间的绝缘粘合剂508以将芯片504粘附到芯片载体502。芯片装置还可提供延伸穿过绝缘粘合剂508的至少一个电气导电结构510，使得至少两个芯片端子(或芯片接触部)306电耦合到芯片载体502。此外，芯片装置包括背向芯片载体502的至少一个另外的芯片端子(或芯片接触部)512。芯片装置还可包括横向相邻于芯片504而布置的密封材料514以覆盖芯片504的至少一个侧壁。此外，密封材料514可布置在芯片504的背向芯片载体502的侧之上。换句话说，芯片504可被密封材料514和绝缘粘合剂508完全密封。芯片装置还可包括延伸穿过横向布置到芯片504的密封材料514的接触孔518以使芯片载体502与至少一个另外的芯片接触部(或芯片端子)512电耦合。芯片装置还可包括配置成使另外的芯片接触部512与接触孔518电耦合的再分布结构520。此外，芯片装置可包括延伸穿过密封材料514 (即，布置在芯片504的背向芯片载体502的侧之上的密封材料514)的至少一个另外的电气导电结构524，使得至少一个另外的芯片端子(或芯片接触部)512电耦合到再分布结构520。换句话说,接触孔518可借助于至少一个另外的电气导电结构524和再分布结构520电耦合到另外的芯片接触部512。
[0082]图6A到C示出根据各种实施例的制造芯片装置的方法。图6A示出根据各种实施例的具有粘附到芯片载体602的多个芯片接触部(或芯片端子)606a、606b的芯片604的示意图600a。芯片载体602可包括未图案化芯片载体。多个芯片接触部(或芯片端子)606a、606b面向芯片载体602。芯片604可以是金属氧化物场效应晶体管(M0SFET)。多个芯片接触部(或芯片端子)中的一个606a可包括栅极。多个芯片接触部中的另一个接触部604b可包括源极。芯片604可包括背向芯片载体604的至少一个另外的芯片接触部(或芯片端子)612。另外的芯片接触部(或芯片端子)612可包括漏极。然而，芯片接触部可以是可互换的。例如，在各种实施例中，芯片接触部606b可被当作漏极，另外的芯片接触部612可被当作源极。在各种实施例中，芯片接触部606a可被当作漏极或源极，且芯片接触部606b或另外的芯片接触部612中的任一个可被当作栅极。
[0083]芯片604可使用(电)绝缘粘合剂608粘附到芯片载体602。绝缘粘合剂608可包括填料材料。可替代地，绝缘粘合剂608可以不包括填料材料。填料材料的例子可包括S12, Al2O3或BN。绝缘粘合剂608可被应用，使得多个芯片接触部606a、606b完全或至少部分地被覆盖。
[0084]图6B示出根据各种实施例的在图案化在芯片装置上被实施之后的芯片装置的示意图600b。该方法还可提供对芯片载体602图案化。在各种实施例中，对芯片载体602图案化包括在芯片604粘附到芯片载体602之后对芯片载体602图案化。对芯片载体602图案化可包括在芯片载体602上形成至少一个中空结构或沟槽622a、622b。在各种实施例中，对芯片载体602图案化可包括在芯片载体602的至少一部分上形成在至少两个芯片接触部606a、606b之上的至少一个中空结构或沟槽622a、622b。在各种实施例中，该方法还可提供对粘合剂608图案化。对粘合剂608图案化可包括移除绝缘粘合剂608的部分，绝缘粘合剂608的该部分在芯片载体602的被移除以形成至少一个中空结构或沟槽622a、622b的部分之上。在各种实施例中，对绝缘粘合剂608图案化可包括移除绝缘粘合剂608的在至少两个芯片接触部606a、606b之上的至少一部分。
[0085]图6C是根据各种实施例的在金属(或导电材料)的沉积之后的芯片装置的示意图600c。该方法还可提供选择性地掩蔽或覆盖中空结构或沟槽622a的至少一些。该方法可提供在沉积金属(或导电材料)之前选择性地掩蔽或覆盖中空结构或沟槽622a的至少一些。该方法还可提供沉积金属(或导电材料)，使得中空结构或沟槽622b被填充以形成至少一个接触过孔(或电气导电结构)。金属的沉积可包括电镀填充、电解沉积、无电沉积和化学气相沉积(CVD )中的任一种。导电材料的沉积可包括CVD。
[0086]该方法还可提供进一步的处理，例如可在上面描述了的密封、再分布的结构的形成和/或另外的接触过孔(或电气导电结构)的形成。
[0087]图7A和7B示出根据各种实施例的制造芯片装置的方法。图7A示出根据各种实施例的具有粘附到芯片载体702的多个芯片接触部(或芯片端子)706a、706b的芯片704的示意图700a。芯片载体702可包括未图案化芯片载体。多个芯片接触部(或芯片端子)706a、706b可面向芯片载体702。芯片704可以是金属氧化物场效应晶体管(M0SFET)。多个芯片接触部(或芯片端子)中的一个706a可包括栅极。多个芯片接触部中的另一个704b可包括源极。芯片704可包括背向芯片载体604的至少一个另外的芯片接触部(或芯片端子)712。另外的芯片接触部(或芯片端子)712可包括漏极。然而，芯片接触部可以是可互换的。例如，在各种实施例中，芯片接触部706b可被当作漏极，另外的芯片接触部712可被当作源极。在各种实施例中，芯片接触部706a可被当作漏极或源极，且芯片接触部706b或另外的芯片接触部712中的任一个可被当作栅极。
[0088]芯片704可使用例如电绝缘粘合剂材料的粘合剂708粘附到芯片载体702。粘合剂708可包括填料材料。可替代地，粘合剂708可以不包括填料材料。填料材料的例子可包括S12、Al2O3或BN。粘合剂708可被应用，使得多个芯片接触部706a、706b完全或至少部分地被覆盖。该方法还可包括至少横向相邻于芯片704而布置密封材料714以覆盖芯片714的侧壁。该方法还可包括将密封材料714布置在芯片704的背向芯片载体的侧之上。
[0089]图7B示出根据各种实施例的包括形成延伸穿过密封材料714的通孔716的芯片装置的示意图700b。在各种实施例中，形成延伸穿过密封材料的接触孔可包括形成通孔716。形成通孔可包括钻孔。钻孔可包括激光钻孔。形成通孔可包括蚀刻。形成通孔716可包括钻孔和蚀刻的组合。
[0090]该方法还可提供对芯片载体702图案化。在各种实施例中，对芯片载体702图案化包括在芯片704粘附到芯片载体702之后对芯片载体702图案化。对芯片载体702图案化可包括在芯片载体702上形成至少一个中空结构或沟槽722a、722b。在各种实施例中，对芯片载体702图案化可包括在芯片载体702的至少一部分上在芯片载体上形成在至少一个芯片接触部706a、706b之上的至少一个中空结构或沟槽722a、722b。在各种实施例中，该方法还可提供对粘合剂708图案化。对粘合剂708图案化可包括移除绝缘粘合剂708的部分，绝缘粘合剂708的该部分在芯片载体702的被移除以形成至少一个中空结构或沟槽722a、722b的部分之上。在各种实施例中，对粘合剂708图案化可包括移除粘合剂708的在至少两个芯片接触部706a、706b之上的至少一部分。
[0091]该方法还可提供金属(或导电材料)的沉积。该方法还可提供在沉积金属(或导电材料)之前选择性地掩蔽或覆盖中空结构或沟槽的至少一些。该方法还可提供沉积金属(或导电材料)，使得中空结构或沟槽(其未被掩蔽或覆盖)被填充以形成至少一个接触过孔(或电气导电结构)。该方法还可提供进一步的处理，例如可在上面描述了的密封、再分布的结构的形成和/或另外的接触过孔(或电气导电结构)的形成。
[0092]虽然已经参考特定的实施例具体示出并描述了本发明，但是本领域中的技术人员应理解，可在其中做出形式和细节上的各种改变，而不偏离如所附权利要求所限定的本发明的精神和范围。本发明的范围因此由所附权利要求来指示，且因此意图涵盖出现在权利要求的等效意义和范围内的所有改变。
【权利要求】
1.一种芯片装置，包括: 芯片载体； 芯片，其安装在所述芯片载体上，所述芯片包括面向所述芯片载体的至少两个芯片接触部；以及 绝缘粘合剂，其在所述芯片和所述芯片载体之间以将所述芯片粘附到所述芯片载体； 其中所述至少两个芯片接触部电耦合到所述芯片载体。
2.如权利要求1所述的芯片装置， 其中所述绝缘粘合剂部分地覆盖所述至少两个芯片接触部。
3.如权利要求1所述的芯片装置， 其中所述芯片包括功率半导体芯片；以及 其中面向所述芯片载体的至少一个芯片接触部包括功率接触部。
4.如权利要求1所述的芯片装置， 其中所述芯片包括 功率半导体芯片；以及 其中多个芯片接触部包括控制接触部和功率接触部。
5.如权利要求1所述的芯片装置， 其中所述芯片还包括背向所述芯片载体的至少一个另外的芯片接触部。
6.如权利要求1所述的芯片装置， 其中所述至少两个芯片接触部借助于穿过所述绝缘粘合剂的至少一个接触过孔电耦合到所述芯片载体。
7.如权利要求1所述的芯片装置，还包括: 至少横向相邻于所述芯片而布置的密封材料。
8.如权利要求7所述的芯片装置， 其中所述密封材料至少横向相邻于所述芯片而布置以覆盖所述芯片的侧壁。
9.如权利要求8所述的芯片装置， 其中所述芯片还包括背向所述芯片载体的至少一个另外的芯片接触部； 其中所述芯片装置还包括延伸穿过横向布置到所述芯片的密封材料的接触孔以使所述芯片载体与背向所述芯片载体的所述另外的芯片接触部电耦合。
10.如权利要求9所述的芯片装置，还包括: 配置成使所述另外的芯片接触部与所述接触孔电耦合的再分布结构。
11.如权利要求10所述的芯片装置， 其中所述再分布结构包括至少一个再分布层。
12.一种用于制造芯片装置的方法，所述方法包括: 将芯片粘附在芯片载体上，所述芯片包括至少两个芯片接触部， 其中所述芯片借助于在所述芯片和所述芯片载体之间形成的绝缘粘合剂粘附到所述芯片载体；以及 将所述至少两个芯片接触部电耦合到所述芯片载体。
13.如权利要求12所述的方法， 其中将所述芯片粘附在所述芯片载体上包括用所述绝缘粘合剂部分地覆盖所述至少两个芯片接触部。
14.如权利要求12所述的方法， 其中所述芯片包括功率半导体芯片；以及 其中所述至少两个芯片接触部包括功率接触部。
15.如权利要求12所述的方法，还包括: 形成穿过所述粘合剂的至少一个接触过孔； 借助于穿过所述粘合剂的所述至少一个接触过孔将面向所述芯片载体的至少一个芯片接触部电耦合到所述芯片载体。
16.一种芯片装置，包括: 芯片载体； 芯片，其包括至少两个芯片端子，其中所述芯片由所述芯片载体支撑，使得所述至少两个芯片端子面向所述芯片载体；以及 绝缘粘合剂，其在所述芯片和所述芯片载体之间以将所述芯片粘附到所述芯片载体；至少一个电气导电结构，其延伸穿过所述绝缘粘合剂，使得所述至少两个芯片端子电耦合到所述芯片载体。
17.如权利要求16所述的芯片装置， 其中所述绝缘粘合剂部 分地覆盖所述至少两个芯片端子。
18.如权利要求16所述的芯片装置， 其中所述芯片包括功率半导体芯片；以及 其中面向所述芯片载体的所述至少两个芯片端子包括功率端子。
19.如权利要求16所述的芯片装置， 其中所述至少一个电气导电结构包括至少一个接触过孔。
20.如权利要求16所述的芯片装置，还包括: 至少横向相邻于所述芯片而布置的密封材料。
21.如权利要求20所述的芯片装置， 其中所述密封材料至少横向相邻于所述芯片而布置以覆盖所述芯片的至少一个侧壁。
22.如权利要求21所述的芯片装置， 其中所述密封材料还布置在所述芯片的背向所述芯片载体的侧之上。
23.如权利要求16所述的芯片装置， 其中所述芯片还包括背向所述芯片载体的至少一个另外的芯片端子； 其中所述芯片装置还包括延伸穿过横向布置到所述芯片的密封材料的接触孔以使所述芯片载体与背向所述芯片载体的所述另外的芯片端子电耦合。
24.如权利要求23所述的芯片装置，还包括: 配置成使所述另外的芯片端子与所述至少一个接触孔电耦合的再分布结构。
【文档编号】H01L21/60GK104051314SQ201410091822
【公开日】2014年9月17日 申请日期:2014年3月13日 优先权日:2013年3月13日
【发明者】E.菲尔古特, K.侯赛尼, J.马勒, G.迈尔-贝格, R.斯泰纳 申请人:英飞凌科技股份有限公司