1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底表面形成有栅极结构，所述栅极结构两侧分别具有一个互连区，所述互连区的基底内分别形成有位于栅极结构两侧的源区和漏区，其中，每一互连区横跨若干个源区或若干个漏区；
在所述基底表面和栅极结构表面形成第一介质层；
刻蚀位于互连区上方的第一介质层，直至暴露出源区表面或漏区表面，在所述互连区上方形成通孔，且每一通孔横跨一互连区内的全部源区或全部漏区；
形成填充满所述通孔的互连层；
在所述互连层顶部表面形成第零层导电层。
2.如权利要求1所述半导体器件的形成方法，其特征在于，所述第零层导电层位于互连层部分顶部表面。
3.如权利要求1或2所述半导体器件的形成方法，其特征在于，所述第零层导电层还位于第一介质层部分顶部表面。
4.如权利要求1所述半导体器件的形成方法，其特征在于，所述第一介质层顶部与栅极结构顶部齐平或低于栅极结构顶部。
5.如权利要求1所述半导体器件的形成方法，其特征在于，形成所述通孔的工艺步骤包括：在所述第一介质层表面形成具有第一开口的第一图形层，所述第一开口位于互连区上方，且横跨每一互连区内的全部源区或全部漏区；以所述第一图形层为掩膜，沿所述第一开口刻蚀位于互连区上方的第一介质层，形成所述通孔；去除所述第一图形层。
6.如权利要求5所述半导体器件的形成方法，其特征在于，形成所述第一图形层的工艺步骤包括：在所述第一介质层表面形成第一掩膜层；在所述第一掩膜层表面形成第二掩膜层，且所述第一掩膜层和第二掩膜层的材料不同；在所述第二掩膜层表面形成第一光刻胶层，所述第一光刻胶层投影于栅极结构顶部表面的图形至少覆盖相邻互连区之间的栅极结构整个顶部表面，相邻第一光刻胶层之间的区域投影于基底表面的图形为第一投影图形， 所述第一投影图形覆盖互连区以及与所述互连区相邻的隔离层；以所述第一光刻胶层为掩膜，刻蚀所述第二掩膜层直至暴露出第一掩膜层表面；去除所述第一光刻胶层；在刻蚀后第二掩膜层表面以及暴露出的第一掩膜层表面形成第二光刻胶层，所述第二光刻胶层投影于基底表面的图形为第二投影图形，第二投影图形对应位于第一投影图形内，且所述第二投影图形覆盖隔离层；以所述第二光刻胶层为掩膜，刻蚀所述暴露出的第一掩膜层直至暴露出第一介质层表面，在所述第一掩膜层内形成第一开口，所述刻蚀后的第一掩膜层作为第一图形层；去除所述第二光刻胶层。
7.如权利要求1所述半导体器件的形成方法，其特征在于，形成所述第零层导电层的工艺步骤包括：在所述互连层顶部表面、以及第一介质层顶部表面形成导电膜；图形化所述导电膜，形成所述第零层导电层。
8.如权利要求1所述半导体器件的形成方法，其特征在于，形成所述第零层导电层的工艺步骤包括：在所述互连层顶部表面以及第一介质层顶部表面形成第二介质层；在所述第二介质层顶部表面形成具有第二开口的第二图形层，所述第二开口底部暴露出互连层部分顶部表面；以所述第二图形层为掩膜，沿第二开口刻蚀所述第二介质层，直至暴露出互连层顶部表面，在所述第二介质层内形成沟槽；形成填充满所述沟槽的第零层导电层；去除所述第二图形层。
9.如权利要求1所述半导体器件的形成方法，其特征在于，所述互连层的材料为铜、铝、钨、金、银或钛中的一种或多种；所述第零层导电层的材料为铜、铝、钨、金、银或钛中的一种或多种。
10.如权利要求1所述半导体器件的形成方法，其特征在于，每一栅极结构两侧分别形成有多个源区或多个漏区，每一互连区横跨所述多个源区或多个漏区。
11.如权利要求1所述半导体器件的形成方法，其特征在于，所述基底包括：衬底；位于衬底表面的若干分立的鳍部；位于所述衬底表面的隔离层，所述隔离层覆盖鳍部的部分侧壁表面，且所述隔离层顶部低于鳍部顶部；其中，所述栅极结构横跨所述鳍部，且所述栅极结构位于部分隔离层表面、 以及鳍部的侧壁和顶部表面，所述源区和漏区分别位于所述栅极结构两侧的鳍部内。
12.如权利要求11所述半导体器件的形成方法，其特征在于，所述鳍部的数量大于1，且若干鳍部平行排列，所述栅极结构横跨至少一个鳍部；所述栅极结构的数量大于1，且若干栅极结构平行排列，每一栅极结构横跨多个鳍部。
13.如权利要求12所述半导体器件的形成方法，其特征在于，每一互连区横跨同一栅极结构对应的多个鳍部内的源区或漏区。
14.如权利要求1所述半导体器件的形成方法，其特征在于，还包括步骤：形成与栅极结构中的导电栅极电连接的第零层栅导电层，且所述第零层栅导电层顶部与第零层导电层齐平。
15.一种半导体器件，其特征在于，包括：
基底，所述基底表面形成有栅极结构，所述栅极结构两侧分别具有一个互连区，所述互连区的基底内分别形成有位于栅极结构两侧的源区和漏区，其中，每一互连区横跨若干个源区或若干个漏区；
位于所述基底表面和栅极结构表面的第一介质层；
位于所述互连区上方第一介质层内的通孔，所述通孔暴露出源区表面或漏区表面，且每一通孔横跨每一互连区内的全部源区或全部漏区；
填充满所述通孔的互连层，所述互连层I横跨每一互连区I内的全部源区或全部漏区；
位于所述互连层顶部表面的第零层导电层。
16.如权利要求15所述半导体器件，其特征在于，所述第零层导电层位于互连层部分顶部表面。
17.如权利要求15或16所述半导体器件，其特征在于，所述第零层导电层还位于第一介质层部分顶部表面。
18.如权利要求15所述半导体器件，其特征在于，所述基底包括：衬底；位于衬底表面的若干分立的鳍部；位于所述衬底表面的隔离层，所述隔离层覆 盖鳍部的部分侧壁表面，且所述隔离层顶部低于鳍部顶部；其中，所述栅极结构横跨所述鳍部，且所述栅极结构位于部分隔离层表面、以及鳍部的侧壁和顶部表面，所述源区和漏区分别位于所述栅极结构两侧的鳍部内。
19.如权利要求18所述半导体器件，其特征在于，所述鳍部的数量大于1，且若干鳍部平行排列，所述栅极结构横跨至少一个鳍部；所述栅极结构的数量大于1，且若干栅极结构平行排列，每一栅极结构横跨多个鳍部，其中，每一互连区横跨同一栅极结构对应的多个鳍部内的源区或漏区。
20.如权利要求15所述半导体器件，其特征在于，还包括：与所述栅极结构中导电栅极电连接的第零层栅导电层，且所述第零层栅导电层顶部与第零层导电层齐平。