技术总结
本发明的目的是提供不会使电感元器件的Q值劣化，能够使整个元件的尺寸小型化的技术。在第1基板(14)的至少一个电介质层(141～143)中俯视时与电感元器件(19)重叠的范围内，设定未形成内部布线电极(22)、外部连接端子(24)等第1布线电极的第1电极不形成区域(A)，在第2基板(16)的至少一个电介质层(161～163)中俯视时与电感元器件(19)重叠的范围内，设定未形成内部布线电极(25)、安装用电极(26)等第2布线电极的第2电极不形成区域(B)，因此，能够抑制因第1、第2布线电极遮挡电感元器件(19)的磁场而降低其电感的情形。从而，使电感元器件(19)的Q值不会劣化，通过构成堆叠结构能够使整个元件的尺寸小型化。
技术研发人员：日野圣吾
受保护的技术使用者：株式会社村田制作所
文档号码：201580049781
技术研发日：2015.08.26
技术公布日：2017.05.24