多阈值电压CMOS的方法和装置与流程

本公开的技术领域涉及场效应晶体管(FET)，尤其涉及FinFET。

背景技术：

在大规模集成电路芯片(诸如片上系统(SOC)设备)中使用常规技术来提供具有不同电压阈值(下文称为“Vt”)的不同晶体管器件。一个原因是为了降低功耗。例如，可在定时不是关键问题的情况下使用高Vt(下文称为“HVT”)器件。另一方面，可在定时是关键问题的情况下使用标准Vt(下文称为“SVT”)和低Vt(下文称为“LVT”)器件。一种用于改变晶体管器件中的Vt的常规技术是改变沟道掺杂。然而，这种通过改变沟道掺杂来改变Vt的常规技术可具有缺点。一个缺点是，在较小的器件(诸如FinFET)中，沟道掺杂可能提供比期望Vt调谐范围更低的Vt。另一种表现(尤其在FinFET中)可能是随机掺杂波动(例如，由于制造容差)。随机掺杂变化可导致不想要的沟道迁移率变化，包括具有不可接受的沟道迁移率的器件的百分比增大。

对解决方案的一种追求是寻找用于控制栅极功函数的手段。一种常规技术是使用不同功函数金属来制造器件的栅极。例如，可在LVT器件的栅极中使用一种功函数金属，在SVT器件的栅极中使用另一种功函数金属，并且在SVT器件的栅极中使用又一种功函数金属。这种常规技术可被称为“常规多功函数金属”技术。然而，这种常规多功函数金属技术可具有实质性缺点，诸如复杂度和制造成本的显著增加。

概述

以下概述涉及根据一个或多个方面的某些示例。该概述并不是所公开的所有方面的限定性概览。该概述既非旨在对所有方面进行优先级排序或甚至标识其关键特征和元素，亦非旨在限定任何方面的范围。

根据所公开的一个或多个方面的示例方法可形成具有各自不同的阈值电压的多个NMOS FinFET。在一方面，诸方法可包括具有第一鳍和第二鳍的制程中结构，以及形成第一栅极堆叠和第二栅极堆叠。在进一步方面，第一栅极堆叠可在第一鳍的栅极表面上，且第二栅极堆叠可在第一鳍的栅极表面上。在一方面，第一栅极堆叠可包括第一介电层、第一覆盖层、第一功函数金属层、第一阻挡层和第一栅电极金属。在一相关方面，第二栅极堆叠可包括第二介电层、第二覆盖层、第二功函数金属层、第二阻挡层和第二栅电极金属。在一方面，第一功函数金属层可由给定功函数金属层形成，且第二功函数金属层可由相同的给定功函数金属形成。

在根据所公开的一个或多个方面的方法中，第一阻挡层可以是给定阻挡层材料且第二阻挡层可以是给定功函数金属的氧化物。在一方面，第二功函数金属层可由过渡功函数金属层形成，该过渡功函数金属层可包括与第一功函数金属层相同的功函数金属。在进一步方面，第二功函数金属层可通过蚀刻过渡功函数金属层来形成，且第二阻挡层可作为伴随该蚀刻或与该蚀刻相关联的氧化物来形成。

根据所公开的一个或多个方面的示例装置可包括配置有可组合地提供各自不同的阈值电压的特定特征的多个NMOS FinFET。在一方面，第一NMOS FinFET可包括第一鳍和在第一鳍的栅极表面上的第一栅极堆叠，且第二NMOS FinFET可包括第二鳍和在第二鳍的栅极表面上的第二栅极堆叠。在一方面，第一栅极堆叠可包括第一介电层、第一覆盖层、第一功函数金属层、第一阻挡层和第一栅电极金属。在进一步方面，第二栅极堆叠可包括第二介电层、第二覆盖层、第二功函数金属层、第二阻挡层和第二栅电极金属。在一方面，第一功函数金属层可包括给定功函数金属，且第二功函数金属层可包括相同的给定功函数金属。在进一步方面，第二阻挡层可以是该给定功函数金属的氧化物。

根据所公开的一个或多个方面的示例方法可形成具有各自不同的阈值电压的多个PMOS FinFET。在一方面，该多个PMOS FinFET可具有相同结构化的并发栅极堆叠，其可分别由相同材料形成。根据一方面的示例方法可包括：形成多个鳍，其可包括第一Si鳍和第二Si鳍；以及随后在第一Si鳍中形成第一Ge浓度，并且在第二Si鳍中形成第二Ge浓度。结果可以是具有第一Ge浓度的第一SiGe鳍和具有第二Ge浓度的第二SiGe鳍。在一方面，第一PMOSFinFET可使用第一SiGe鳍来形成且第二PMOS FinFET可使用第二SiGe鳍来形成。在一方面，形成第一包括在第一SiGe鳍的栅极区域上形成第一栅极堆叠且形成第二PMOS FinFET可包括在第二SiGe鳍的栅极区域上形成第二栅极堆叠。在一方面，第一栅极堆叠可用第一功函数金属层来形成，且第二栅极堆叠可用第二功函数金属层来形成。在进一步方面，第一功函数金属层和第二功函数金属层可具有大致互相等同的厚度且可包括互相等同的功函数金属。在一附加方面，第一Ge浓度与第二Ge浓度至少部分地建立第二PMOS FinFET的阈值电压，第二PMOS FinFET的阈值电压小于第一PMOS FinFET的阈值电压。

根据一个或多个方面的示例方法可形成具有不同阈值电压的多个NMOS FinFET。在一方面，可形成具有第一鳍和第二鳍的制程中结构。示例方法可包括：形成介电层；以及在该介电层上形成覆盖层。在一方面，该介电层可包括高K电介质，且该介电层的第一部分可在第一鳍的栅极区域上且该介电层的第二部分可在第二鳍的栅极区域上。在进一步方面，覆盖层的第一部分可在该介电层的第一部分上，且该覆盖层的第二部分可在该介电层的第二部分上。根据一方面的示例方法可包括形成功函数金属层，其中该功函数金属层的第一部分在该覆盖层的第一部分上且该功函数金属层的第二部分在该覆盖层的第二部分上。在一方面，该功函数金属层可包括给定功函数金属。根据一方面的示例方法可包括形成包括阻挡材料的阻挡层，其中该阻挡层的第一部分在该功函数金属层的第一部分上且该阻挡层的第二部分在该功函数金属层的第二部分上。根据一个方面的示例方法可进一步蚀穿该阻挡层的第二部分，并蚀刻进入该功函数金属层的第二部分。在进一步方面，蚀刻进入该功函数金属层的第二部分可形成该功函数金属层的剩余第二部分和在该功函数金属层的该剩余第二部分的表面上的新阻挡层。在一方面，该新阻挡层可包括该功函数金属的氧化物。在进一步方面，示例方法可包括形成具有第一鳍和在该阻挡层的第一部分上的第一栅极元件的第一NMOS FinFET以及具有第二鳍和在该新阻挡层上的第二栅极元件的第二NMOS FinFET。

对本发明以及本发明的进一步特征和优点的更全面理解将从以下详细描述和附图中变得明显。

附图简要说明

给出附件中找到的附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。

图1示出了解说根据各种示例性实施例的多Vt FinFET器件和方法的诸方面的一个LVT NMOS FinFET的正向横截面视图。

图2示出了解说根据各种示例性实施例的多Vt FinFET器件和方法的诸方面的一个SVT/HVT NMOS FinFET的正向横截面视图。

图3示出了根据各种示例性实施例的一种形成多Vt NMOS FinFET的过程中的示例操作的一个过程流图。

图4A示出了具有鳍、虚栅极和分隔件的一个制程中结构的顶部投影视图，以用于解说根据各种示例性实施例的多Vt NMOS FinFET过程中的示例操作。

图4B是在图4A切面1-1上的横截面视图。

图5A示出了解说在根据各种示例性实施例的多Vt NMOS FinFET过程中在图4A-4B制程中结构上沉积层间电介质(ILOD)并进行平坦化的示例操作的一个制程中结构的顶部投影视图。

图5B是在图5A切面2-2上的横截面视图。

图6A示出了解说在根据各种示例性实施例的多Vt NMOS FinFET过程中从图5A-5B所示的制程中结构移除虚栅极结构的示例的一个制程中结构的顶部投影视图。

图6B是在图6A切面3-3上的横截面视图。

图7A是解说在根据各种示例性实施例的多Vt NMOS FinFET制造过程中沉积部分栅极堆叠的示例操作的制程中结构的横截面视图。

图7B是图7A中的横截面所示的制程中结构的顶部投影视图。

图8是解说在根据各种示例性实施例的多Vt NMOS FinFET过程中在LVT NMOS FinFET的功函数金属层上沉积蚀刻保护掩模的示例操作的制程中结构的横截面视图。

图9A是解说在根据各种示例性实施例的多Vt NMOS FinFET过程中在形成在SVT/HVT NMOS FinFET上的部分栅极堆叠中蚀穿过渡阻挡层并部分地氧化功函数金属层的示例操作的制程中结构的横截面视图。

图9B是解说在根据各种示例性实施例的多Vt NMOS FinFET过程中移除制程中LVT NMOS FinFET中的功函数金属层的保护掩模和保留厚度的制程中结构的横截面视图。

图10A是解说在根据各种示例性实施例的多Vt NMOS FinFET过程中在平坦化图9B制程中LVT NMOS FinFET结构之后的完成LVT NMOS FinFET的横截面视图。

图10B是图10A处的横截面所示的LVT NMOS FinFET在投影面4-4上的顶部投影视图。

图10C是在根据各种示例性实施例的多Vt NMOS FinFET的制造过程中在平坦化图9A制程中SVT/HVT NMOS FinFET结构之后的完成SVT/HVT NMOS FinFET的横截面视图。

图10D是图10C处的横截面所示的制程中结构在投影面5-5上的顶部投影视图。

图11A示出了解说根据各种示例性实施例的多Vt FinFET器件和方法的诸方面的一个LVT PMOS FinFET的正向横截面视图。

图11B示出了解说根据各种示例性实施例的多Vt FinFET器件和方法的诸方面的一个HVT NMOS FinFET的正向横截面视图。

图12示出了根据各种示例性实施例的器件和方法中的多Vt PMOS FinFET制造过程中的示例操作的一个过程流图。

图13A示出了根据各种示例性实施例的多Vt NMOS FinFET制造过程中用于描述形成LVT、SVT或HVT PMOS FinFET中的任一者的示例操作的一个制程中结构的顶部投影视图。

图13B是在图13A切面6-6上的横截面视图。

图14A示出了供后续处理成SVT或LVT PMOS FinFET中的任一者的一个制程中结构的顶部投影视图，其解说在根据各种示例性实施例的多Vt PMOS FinFET制造过程中对Vt进行Ge调谐。

图14B是在图14A切面7-7上的横截面视图。

图15A示出了供后续处理成具有高浓度Ge的HVT PMOS FinFET的一个制程中结构的顶部投影视图，其解说在根据各种示例性实施例的多Vt PMOS FinFET中对Vt进行Ge调谐的诸方面。

图15B是在图15A切面8-8上的横截面视图。

图16A示出了根据各种示例性实施例的HVT PMOS FinFET的一个制程中结构的顶部投影视图，其解说图13A-13B制程中结构上的虚栅极和分隔件。

图16B是在图16A切面9-9上的横截面视图。

图17A示出了根据各种示例性实施例的SVT PMOS FinFET的一个制程中结构的顶部投影视图，其解说图14A-14B制程中结构上的虚栅极和分隔件。

图17B是在图17A切面10-10上的横截面视图。

图18A示出了根据各种示例性实施例的LVT PMOS FinFET的一个制程中结构的顶部投影视图，其解说图15A-15B制程中结构上的虚栅极和分隔件。

图18B是在图18A切面11-11上的横截面视图。

图19A示出了根据一个或多个示例性实施例的各种不同Vt PMOS FinFET中的任一者在移除虚栅极并形成沟道堆叠之后的顶部投影视图。

图19B是在图19A切面12-12上的侧横截面视图。

图19C是在图19A切面13-13上的正向横截面视图。

图20示出了根据一个或多个示例性实施例的具有多Vt FinFET器件的组合的通信和计算设备的一个示例系统的功能示意图。

详细描述

在以下针对本发明的具体实施例的描述和有关附图中公开了本发明的各方面。可以设计出替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。

措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“本发明的各实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。

本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。

此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。由此，本发明的各个方面可以用数种不同的形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文描述的每个实施例，任何此类实施例的对应形式可在本文中被描述为例如被配置成执行所描述的动作的“逻辑”。

本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、比特(位)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场、电子自旋粒子、电子自旋、或其任何组合来表示。

此外，本领域技术人员将领会，结合本文所公开的各实施例描述的各种解说性逻辑框、模块、电路和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。

一种示例方法可提供对FinFET的Vt的现成调谐，其能用于宽范围的应用并且提供包括但不限于以下优点：处理操作的实质性共享和并发性、最低限度的附加处理步骤、对调整参数的现成控制、以及宽调谐范围。

为了避免被无助于理解概念的细节模糊化，将针对两种简化情形来描述示例操作。第一简化情形是制造两个NMOS FinFET：一个是LVT NMOS FinFET，而另一个是SVT/HVT NMOS FinFET。如将进一步详细描述的，示例方面包括使用相同起始结构来制造LVT NMOS FinFET和SVT/HVT NMOS FinFET，并且在它们各自相应的制造中共享许多操作。LVT NMOS FinFET和SVT/HVT NMOS FinFET的示例制造还将被称为“多Vt NMOS FinFET制造”。

第二简化情形是制造一组解说性的三个PMOS FinFET，它们具有三个各自不同的阈值电压，但皆具有相同起始结构。LVT、SVT和HVT PMOS FinFET的示例制造还将被称为“多Vt PMOS FinFET制造”。这些示例将解说针对所有多Vt PMOS FinFET制造使用一种功函数金属。在阅读关于多Vt NMOS FinFET制造的示例和多Vt PMOS FinFET制造的示例的描述之后还将领会，这些制造过程一次一种或者组合地实现和提供在常规制造技术领域中无法获得的多Vt FinFET设计新方法。

在制造两个多Vt NMOS FinFET的情形中，制造可始于两个鳍：一个是用于LVT NMOS FinFET的起始结构，而另一个是用于SVT/HVT NMOS FinFET的起始结构。用于LVT NMOS FinFET的鳍可被称为“第一鳍”，而用于SVT/HVT FinFET的鳍可被称为“第二鳍”。将理解，术语“第一”和“第二”是被任意地指派的且不带除参考标记以外的含义。示例操作可包括在第一鳍上形成第一栅极堆叠并且在第二鳍上形成第二栅极堆叠。在关于制造NMOS FinFET的本描述的上下文中，术语“栅极堆叠”意指在将被称为“栅极区域”的鳍表面上且将充当已完成的NMOS FinFET中的栅极的特定层堆叠。

在一方面，在第一鳍的栅极表面上形成第一栅极堆叠，并且在第二鳍的栅极表面上形成第二栅极堆叠。在阅读本公开之后将理解，与“形成第一栅极堆叠”有关的操作和与“形成第二栅极堆叠”有关的操作可具有在时间上的显著交叠。例如，形成第一栅极堆叠的许多操作和形成第二堆叠的相当操作仅仅是相同操作的重复实例。

在一方面，第一栅极堆叠在完成时可包括第一高K介电层、第一覆盖层、第一功函数金属层、第一阻挡层和第一栅电极金属。第一功函数金属层可由给定功函数金属(例如，钛铝(TiAl))形成。第二栅极堆叠在完成时可包括第二高K介电层、第二覆盖层、第二功函数金属层、第二阻挡层和第二栅电极金属。在一方面，第二功函数金属层可由与第一功函数金属层相同的给定功函数金属(例如，TiAl)形成。

除了其他方面以外，形成第一栅极堆叠和形成栅极堆叠可包括以相同结构的相应两个实例来部分形成每个栅极堆叠。该相同结构可被称为“部分栅极堆叠”。在一方面，部分栅极堆叠可包括高K介电层、覆盖层、功函数金属层和阻挡层。在第一鳍的栅极区域上形成的部分栅极堆叠的实例可被称为“第一部分栅极堆叠”。在第二鳍的栅极区域上形成的部分栅极堆叠的实例可被称为“第二部分栅极堆叠”。尽管它们各自相应的层是相同的，但是出于描述后续操作的目的，第一部分栅极堆叠中的高K介电层可被称为“第一高K介电层”，且第二部分栅极堆叠中的高K介电层可被称为“第二高K介电层”。类似地，第一部分栅极堆叠中的覆盖层可被称为“第一覆盖层”，且第二部分栅极堆叠中的覆盖层可被称为“第二覆盖层”。

第一部分栅极堆叠中的功函数金属层可被称为“第一功函数金属层”。在一方面，如将在稍后章节进一步详细描述的，第一功函数金属层将是在第一鳍上的完成栅极结构中(即，在完成LVT NMOS FinFET器件的栅极结构中)的功函数金属层。在进一步方面，第一部分栅极堆叠中的阻挡层可被称为“第一阻挡层”。如将进一步详细描述的，第一阻挡层可以是在第一鳍上的完成栅极结构(即，完成LVT NMOS FinFET器件的栅极结构)中的阻挡层。

在一方面，后续操作将打薄第二部分栅极堆叠中的功函数金属层，并且将用新阻挡层来替换第二部分栅极堆叠中的阻挡层。在一方面，如将进一步详细描述的，功函数金属层的打薄以及新阻挡层可提供朝中间能隙的功函数移位，这进而提供了Vt的向上调谐。出于解说目的，一个Vt调谐范围可包括从约50毫伏至约200毫伏。普通技术人员在阅读本公开之后将理解，约50毫伏至约200毫伏的示例范围仅仅是出于解说目的，并且可在实践中根据所公开的实施例来获得其他Vt调谐范围(包括小于50毫伏的范围和/或大于200毫伏的范围)。

为了便于描述后续操作的示例，第二部分栅极堆叠中的功函数金属层以其初始形式可被称为“过渡功函数金属层”。类似地，第二部分栅极堆叠中的阻挡层以其在第二部分栅极堆叠中的初始形式可被称为“过渡阻挡层”。

在一方面，打薄过渡功函数金属层和用新阻挡层替换过渡阻挡层的操作可包括蚀穿过渡层以暴露过渡功函数金属层的表面、继之以氧化该暴露表面，该氧化可继续进行直到获得期望厚度的氧化层。在一方面，氧化层可提供新阻挡层，并且在进一步方面，新阻挡层将提供用第二鳍形成的NMOS FinFET(即，SVT/HVT NMOS FinFET)的完成栅极结构中的阻挡层。新阻挡层因此可被称为“第二阻挡层”。与该氧化层的厚度有关的厚度可以是过渡功函数金属层的剩余(意味着未被氧化)部分的厚度。在一方面，过渡功函数金属层的剩余部分可提供用第二鳍形成的NMOS FinFET(即，SVT/HVT NMOS FinFET)的完成栅极结构中的功函数金属层。因此，新阻挡层可被称为“第二阻挡层”。

在一方面，可在第二部分栅极堆叠中蚀刻过渡阻挡层之前在第一阻挡层的表面上布置临时保护层。在一相关方面，临时保护层可在第一阻挡层上沉积栅电极金属之前被移除。如将在稍后章节进一步详细描述的，移除保护层的操作可包括选择性以免破坏新形成的其他制程中结构(例如，第二阻挡层)。

图1示出了一个LVT NMOS FinFET 100的正向横截面视图，其解说根据各种示例性实施例的多Vt FinFET器件和方法的某些方面。图1仅示出了LVT NMOS FinFET 100在示例性实施例中特有的部分、或与此类部分对接的部分。例如，LVT NMOS FinFET 100具有鳍102，鳍102的仅一部分在图1中可见。LVT NMOS FinFET 100还可包括源极区(在图1中不可见)(例如，在该板材(sheet)左边的位置)和漏极区(在图1中不可见)(例如，在该板材右边的位置)。

参照图1，LVT NMOS FinFET 100、层间介电层(ILD0)104的一部分是可见的。分隔件(诸如分隔件106)可形成沟道的相对侧(部分可见，但未单独标记)，其中栅极堆叠的一部分是可见的。参照放大视图“AX”，该栅极堆叠可包括高K介电层108、覆盖层110、功函数金属层112、阻挡层114和栅电极金属116。高K介电层108可由例如氧化铪(HfO2)形成。覆盖层110可由例如氮化钛(TiN)形成。功函数金属层112可由钛铝(TiAl)形成。阻挡层114例如可由TiN形成。功函数金属层112具有厚度T1。

参照图1，将理解，可见的仅仅是该栅极堆叠在与栅电极116垂直且平行于鳍102并在鳍102内延伸的投影面上的横截面。本领域普通技术人员可以容易地将图1栅极堆叠外推至进入和远离图1板材不同距离处的其他横截面。

图2示出了一个SVT/HVT NMOS FinFET 200的正向横截面视图，其解说根据各种示例性实施例的多Vt FinFET器件和方法的某些方面。SVT/HVT NMOS FinFET 200结构的大部分可如SVT/HVT NMOS FinFET 100那样共同地配置。图2示例通过相似的部件编号示出了这种共同地配置的结构。

将图2与图1作比较，SVT/HVT NMOS FinFET 200与LVT NMOS FinFET 100之间的两个结构差异解说了根据一个或多个示例性实施例的Vt调谐的诸方面。这些方面之一是图1功函数金属层112的厚度差异，其由该功函数金属层(在图2中示为功函数金属层202)的厚度T2解说。可以看出，图2SVT/HVT NMOS FinFET 200的功函数金属层202的厚度T2在视觉上(在附图的标度上)小于LVT NMOS FinFET 100的功函数金属层112的厚度T1。第二结构差异是SVT/HVT NMOS FinFET 200的阻挡层204(其可以是形成功函数金属层202的金属的氧化物)，这与图1LVT NMOS FinFET 100中的阻挡层114形成对比。

如上文中所描述的，SVT/HVT NMOS FinFET 200的功函数金属层202的厚度T2小于LVT NMOS FinFET 100的功函数金属层112的厚度T1可与第二阻挡层202是形成SVT/HVT NMOS FinFET 200的功函数金属层202(和LVT NMOS FinFET 100的功函数金属层112)的功函数金属的氧化物相结合地提供朝中间能隙(mid-gap)的功函数移位以获得Vt的向上调谐。为了在描述可应用于形成图1LVT NMOS FinFET 100和图2SVT/HVT NMOS FinFET 200的示例操作中进行内部引述，SVT/HVT NMOS FinFET 200的阻挡层204可被称为“第二阻挡层”，且LVT NMOS FinFET 100的阻挡层114可被称为“第一阻挡层”。类似地，图1LVT NMOS FinFET 100的功函数金属层112可被称为“第一功函数金属层”112，且图2SVT/HVT NMOS FinFET 200的功函数金属层202可被称为“第二功函数金属层”202。

根据一个或多个方面的方法可形成具有不同阈值电压的多个NMOS FinFET。一个示例过程中的操作可包括提供或形成包括第一鳍和第二鳍的制程中结构，以及按以下方式形成介电层：在第一鳍的栅极区域上形成介电层的第一部分并且在第二鳍的栅极区域上形成介电层的第二部分。该介电层可包括高K电介质(例如，HfO2)。一个或多个示例过程中的操作可进一步包括形成覆盖层。形成覆盖层可被配置成在介电层的第一部分上形成覆盖层的第一部分并且在介电层的第二部分上形成覆盖层的第二部分。一个或多个示例过程中的操作可包括形成功函数金属层，并且在一方面，该功函数金属层的第一部分可以在该覆盖层的第一部分上且该功函数金属层的第二部分可以在该覆盖层的第二部分上。在一方面，该功函数金属层可包括给定功函数金属。一个或多个示例过程中的操作可进一步包括形成阻挡层，例如在功函数金属层的第一部分上形成阻挡层的第一部分并且在功函数金属层的第二部分上形成阻挡层的第二部分。

继续对根据一个或多个方面的过程和方法的描述，一个或多个示例过程中的操作可包括穿过阻挡层的第二部分并蚀刻进入或以其他方式氧化功函数金属层的第二部分的表面。例如，蚀刻或以其他方式氧化功函数金属层的第二部分的表面可关联于或伴随蚀穿阻挡层的第二部分。在一个或多个示例过程的操作中，蚀刻或以其他方式氧化功函数金属层的第二部分的表面以形成或留下功函数金属层的剩余第二部分和在功函数金属层的剩余第二部分的表面上的功函数金属氧化物。在一方面，该功函数金属氧化物可在后续操作(诸如形成栅电极或栅极元件)之后作为新阻挡层。在进一步方面，一个或多个示例过程中的操作可包括：在阻挡层的第一部分上形成具有第一鳍和第一栅极元件的第一NMOS FinFET；以及在新阻挡层上形成具有第二鳍和第二栅极元件的第二NMOS FinFET。

在一方面，一个或多个示例过程中的操作可形成功函数金属层的第一部分以具有第一厚度，并且可形成功函数金属层的第二部分以具有等于第一厚度的厚度。在进一步方面，一个或多个示例过程中的操作可将该蚀刻配置成将功函数金属层的第二部分的剩余厚度形成或留下为第二厚度，其中第二厚度可小于第一厚度。

继续，在进一步方面，第一阻挡层和第一厚度分开地和组合地均可至少部分地建立第一NMOS FinFET的第一阈值电压。在一相关方面，新阻挡层(作为功函数金属的氧化物，不同于阻挡层现在被蚀刻掉的第二部分的材料)和第二厚度分开地和组合地均可至少部分地建立第二NMOS FinFET的第二阈值电压。在一方面，第二阈值电压可高于第一阈值电压。

本领域普通技术人员在阅读本公开之后将领会，所公开的方面除了其他特征外可使得能够在使用共用结构的同时通过简单地为功函数金属层的各种实例选择不同厚度以及初始用相同功函数金属形成所有实例来选择性地将不同NMOS FinFET调谐成不同阈值电压。

图3示出了在根据各种示例性实施例的器件和方法中进一步关于用于制造多Vt NMOS FinFET的过程的示例操作的一个过程流图300。为了简明起见，使用了短语“在流程300中”并且其将被理解成表示“在可包括具有由高级流程图300表示的逻辑流程的操作的过程中”。

参照图3，流程300中的操作可始于任意操作302。流程300中的操作可包括在304提供或形成根据一个或多个示例性实施例的用于形成LVT NMOS FinFET和SVT/HVT NMOS FinFET的起始结构。在302处形成或提供的起始结构可包括：第一鳍和第二鳍；以及对于每个鳍的周围STI、以及虚栅极和分隔件。第一鳍及其周围STI、虚栅极和分隔件可用于形成LVT NMOS FinFET。第二鳍及其周围STI、虚栅极和分隔件可用于形成LVT NMOS FinFET。在图4A和4B中解说了一个示例，其中图4A示出了具有鳍402、虚栅极404和分隔件406的一个制程中结构400的顶部投影视图。图4B是在图4A切面1-1上的横截面视图，其示出鳍402与虚栅极404的多晶之间的虚氧化层。将理解，具有一个LVT NMOS FinFET和一个SVT/HVT NMOS FinFET的多Vt NMOS FinFET的示例制造将包括形成两个图4A-4B制程中结构400。

参照图3，在306，操作可包括在第一鳍和第二鳍上沉积层间介电层(ILD0)、继之以平坦化上表面。图5A示出了可通过沉积ILD0 502、继之以平坦化来产生的一个制程中结构500的顶部投影视图。图5B是在图5A切面2-2上的横截面视图，其示出了该平坦化。将理解，具有一个LVT NMOS FinFET和一个SVT/HVT NMOS FinFET的多Vt NMOS FinFET的示例制造将包括形成两个图5A-5B制程中结构500。

参照图3，在308，流程300中的操作可包括从通过306处的操作形成的制程中结构移除虚栅极。在图6A解说了一个示例，其示出了解说从图4A-5B所示的制程中结构移除虚栅极304的示例操作的一个制程中结构600的顶部投影视图。图6B是在图6A切面3-3上的横截面视图。参照图6A，移除虚栅极304的操作可以暴露STI表面602并在剩余分隔件406之间形成沟道604。将理解，具有一个LVT NMOS FinFET和一个SVT/HVT NMOS FinFET的多Vt NMOS FinFET的示例制造将包括形成两个图6A-6B制程中结构600。

参照图3，在310，流程300中的操作可包括在308处移除虚栅极之后在这两个鳍(现在通过移除它们的虚栅极而被暴露)中的每一者上沉积部分栅极堆叠。在310处沉积部分栅极堆叠可包括沉积高K介电层、覆盖层、功函数金属层和阻挡层。该高K介电层例如可包括HfO2HK。该覆盖层例如可包括TiN。功函数金属层和阻挡层的示例可分别包括TiAl和TiN。

图7A-7B反映了在沉积部分栅极堆叠时可在310处执行的示例操作。参照图7A，如在放大视图DX中可见，操作可按在沟道表面上(面朝分隔件406的壁和鳍402的顶部)开始的堆叠次序形成高K介电层702、覆盖层704、功函数金属层706和阻挡层708。留下沟道710以供后续用栅电极金属(图7A-7B中未示出)来填充。高K介电层702例如可包括HfO2。在一个示例实现中，覆盖层704可包括TiN，功函数金属层706可包括TiAl，且阻挡层708可包括TiN。功函数金属层706可具有参照图1所描述的厚度“T1”。图7B是图7A中的横截面所示的制程中结构的顶部投影视图。图7B包括指示栅极腔体710和鳍402的轮廓的隐藏线(虚线)。将理解，具有一个LVT NMOS FinFET和一个SVT/HVT NMOS FinFET的多Vt NMOS FinFET的示例制造将包括形成两个图7A-7B制程中结构700。

参照图3，流程300中的操作可包括在312在310处形成在LVT NMOS FinFET上的部分沟道堆叠的TiN阻挡层上沉积掩模金属。可在执行对用于形成LVT NMOS FinFET的制程中结构的阻挡层(图7A，部件708)的蚀刻之前在312处沉积掩模金属。图8通过制程中结构800示出了可由312处的操作应用的示例掩模金属802。掩模金属802例如可使用旋涂式沉积(“SOD”)来应用。

参照图3，流程300中的操作可包括在314蚀刻SVT/HVT NMOS FinFET位置处的TiN阻挡层。在一方面，在312处沉积的掩模金属可防止该蚀刻破坏在LVT NMOS FinFET位置处的部分栅极堆叠上形成的阻挡层。继续参照图3，在通过314处的操作蚀刻掉SVT/HVT FinFET位置处的部分栅极堆叠中的阻挡层之后，流程300中的操作包括氧化该阻挡层的暴露表面。

图9A通过制程中结构900反映了在312处蚀刻SVT/HVT FinFET位置处的部分栅极堆叠中的阻挡层以及在314处氧化暴露的功函数金属层的示例操作。参照图9A，看出阻挡层708不见了，并且新阻挡层902在其位置处。新阻挡层902可被替换地称为“第二阻挡层”902。新阻挡层902可以是功函数金属的氧化物。例如，如果功函数金属是TiAl，则新阻挡层可由TiAlOx形成。将理解，由于新阻挡层902可以比蚀刻掉的阻挡层708更厚(或更薄)，因此“在其位置处”涵盖“大致在其位置处”。同样如图9A所示，功函数金属层706的剩余部分具有厚度“T2”，且“T2”小于T1。T2与T1之间的具体差值可因应用而异(例如，基于期望Vt调谐量)。本领域普通技术人员在阅读本公开的全部内容之后可使用例如各种市售仿真工具来容易地确定D2与D1之间的目标差值，而无需过度实验。

参照图3，在SVT/HVT NMOS FinFET位置处进行314处的蚀刻操作和316处的氧化操作之后，流程300中的操作可包括在318从与SVT/HVT NMOS FinFET一起制造的这一个或多个LVT NMOS FinFET处的阻挡层移除金属掩模。图9B通过示出参照图7A-7B所描述的制程中结构700的复本来反映此类操作。

继续参照图3，在形成SVT/HVT NMOS FinFET位置处的图9A制程中结构900、维持LVT NMOS FinFET位置处的图7A、7B和9B制程中结构700之后，流程300中的操作可包括：在320沉积填充金属并进行化学机械抛光(CPM)以完成剩余沟道中的金属栅极；以及在322结束流程300。

图10A是制程中结构1000A的横截面视图，而图10B是制程中结构1000A在投影面4-4上的顶部投影视图，其反映了在320处对LVT NMOS FinFET制程中结构700的操作，如由平坦上表面SV和栅极填充金属1002所示。

图10C是制程中结构1000B的横截面视图，而图10D是制程中结构1000B在投影面5-5上的顶部投影视图，其反映了在320处对SVT/HVT NMOS FinFET制程中结构900的操作，如由平坦上表面TV和栅极填充金属1102所示。

现在将描述用于提供和制造多Vt PMOS FinFET的诸方面以及示例操作和结构。所描述的示例包括设计和制造一组解说性的三个PMOS FinFET，从而提供三个各自不同的阈值电压。设计和制造该组三个PMOS FinFET可提供LVT、SVT和HVT PMOS FinFET，如将在稍后章节进一步详细描述的。在一方面，所有三个PMOS FinFET可始于起始结构。在进一步方面，所有三个PMOS FinFET(即，LVT、SVT和HVT PMOS FinFET)可使用相同功函数金属。

在一方面，用于设计和制造多Vt PMOS FinFET的Vt调谐可通过将硅鳍用作共用起始元件并且建立各种可选Ge百分比或浓度来提供。进一步关于此方面，轻Ge浓度可提供HVT PMOS FinFET，而高Ge浓度可提供LVT PMOS FinFET。在进一步方面，可注入中等Ge浓度以提供SVT PMOS FinFET。

在一方面，LVT、SVT和HVT PMOS FinFET可被制造成所有结构参数相同，除了注入到它们各自相应的Si鳍的Ge浓度不同。

一个示例过程中的操作可包括形成多个鳍，其中该多个鳍可包括第一Si鳍和第二Si鳍。一个示例过程中的操作可进一步包括在第一Si鳍中建立第一Ge浓度以形成具有第一Ge浓度的第一SiGe鳍，并且在第二Si鳍中建立第二Ge浓度以形成具有第一Ge浓度的第二SiGe鳍。在一方面，第二Ge浓度可高于第一Ge浓度。一个示例过程中的操作可包括形成第一PMOS FinFET和第二PMOS FinFET，其中形成第一PMOS FinFET可包括在第一SiGe鳍的栅极区域上形成第一栅极堆叠，并且形成第二PMOS FinFET包括在第二SiGe鳍的栅极区域上形成第二栅极堆叠。在一方面，第一栅极堆叠可具有第一功函数金属层，且第二栅极堆叠可具有第二功函数金属层。在进一步方面，第一功函数金属层和第二功函数金属层可具有互相等同的厚度且包括互相等同的功函数金属。例如，操作可并发地形成第一功函数金属层和第二功函数金属层作为等同结构的分开实例(例如，在单个金属化步骤中)。在一方面，第一Ge浓度与第二Ge浓度的差异至少部分地建立各自不同的阈值电压Vt。在其中第二Ge浓度高于第一Ge浓度的示例中，第二PMOS FinFET的阈值电压将低于第一PMOS FinFET的阈值电压。

图11A示出了一个LVT PMOS FinFET 1100A的正向横截面视图，且图11B示出了一个HVT NMOS FinFET 1100B的正向横截面视图，并且这些附图一起解说了根据各种示例性实施例的多Vt FinFET器件和方法的诸方面。

参照图11A，HVT PMOS FinFET 1100A包括鳍1102、ILDO 1104和分隔件1106、以及栅极堆叠(由放大视图“CX”示出)，该栅极堆叠包括高K介电层1108、覆盖层1110、功函数金属层1112、阻挡层1114和栅极金属1116。在一方面，鳍1102可以是具有特定Ge浓度的SiGe鳍。进一步关于此方面，该特定Ge浓度可以根据Vt——即Ge浓度越高，Vt值就越高。高K介电层1108可包括例如HfO2；覆盖层1110可包括例如TiN；功函数金属层1112可包括例如TiN；阻挡层1114可包括例如TiN；并且栅极金属1116可包括例如钨(W)。

参照图11B，LVT PMOS FinFET 1100B可在所有方面等同于HVT PMOS FinFET 1100A，除了它的鳍1150(例如，Si)与鳍1102的SiGe材料不同。

图12示出了根据各种示例性实施例的用于设计和制造多Vt PMOS FinFET的过程中的示例操作的一个过程流图1200。为了简明起见，使用了短语“在流程1200中”并且其将被理解成表示“在可包括具有由高级流程图1200表示的逻辑流程的操作的过程中”。

参照图12，流程1200中的操作可始于任意操作1202。流程1200中的操作可包括在1204提供或形成包括Si鳍和STI的起始结构。图13A示出了一个制程中结构1300的顶部投影视图，制程中结构1300可以是在图12的1204处使用的起始结构。如在阅读本公开的全部内容之后将领会的，起始结构1300可被用于形成根据各种示例性实施例的LVT、SVT或HVT PMOS FinFET中的任一者。参照图13A，制程中结构1300包括鳍1302和STI 1304。在一方面，鳍1302可由硅形成。假定鳍1302由硅形成的示例操作将鳍1320称为“Si鳍”1320。图13B是制程中结构1300在图13A切面6-6上的横截面视图。

再次参照图12，在1204处形成或者被提供硅鳍起始结构之后，流程1200中的操作可在1206选择性地在LTV PMOS位置处的起始结构的Si鳍中建立高Ge百分比，并在两个STV PMOS FinFET位置处的Si鳍中建立较低的Ge百分比，并且在HTV PMOS FinFET位置处的Si鳍中建立更低的Ge百分比。Ge百分比例如可通过Ge浓缩操作、或Ge注入操作、或这两者的组合来建立。将理解，所描述的三个范围的示例仅仅是出于解说性目的，并不旨在作为对任何实施例的范围的限定。例如，可以选择四个范围。在另一示例中，可以使用更少数目的范围(例如，两个)。在一方面，假定三种Ge浓度水平，这三种百分比中的最低百分比可包括0(即，将这些鳍维持为Si鳍)。

因此，在流程1200的1206处的操作的一个示例中，在1204处形成或提供了三种Si鳍起始结构。在1206处应用于这三种起始结构示例的操作可形成或建立用于LVT PMOS FinFET的起始结构的Si鳍中的高Ge百分比、用于STV PMOS FinFET的起始结构的Si鳍中的较低Ge百分比、以及用于HVT PMOS FinFET的起始结构的Si鳍中的更低Ge百分比(其可包括0％)。出于描述目的，这三种Ge百分比中的最低百分比(其用于HVT PMOS FinFET)可包括0，其将被称为“第一Ge浓度”。这三种Ge百分比中的下一较高(或下一较低(若始于最高))百分比(其用于SVT PMOS FinFET)将被称为“第二Ge浓度”。这三种Ge百分比中的最高百分比(其用于LVT PMOS FinFET)将被称为“第三Ge浓度”。

图14A示出了一个制程中结构1400的顶部投影视图，其具有其中已建立了第二Ge浓度水平的SiGe鳍1402。如所描述的，Ge百分比例如可通过在图13A-13B起始结构1300上进行Ge浓缩操作、或Ge注入操作、或这两者的组合来形成或建立。图14B是制程中结构1400在图14A切面7-7上的横截面视图。

图15A示出了一个制程中结构1500的顶部投影视图，其具有其中已建立了第三Ge浓度水平的SiGe鳍1502。制程中结构1500由此被形成为根据各种示例性实施例的LVT PMOS FinFET。图15B是制程中结构1500在图15A切面8-8上的横截面视图。

参照图12，在1206处在鳍中形成或建立恰适的Ge浓度水平之后，流程1200中的操作可在1208在1206处被处理的所有PMOS FinFET上形成虚栅极和分隔件。

图16A示出了用来形成为HVT PMOS FinFET的一个制程中结构1600的顶部投影视图，其解说了在图13A-13B制程中结构上形成虚栅极1602和分隔件1604。图16B是制程中结构1600在图16A切面9-9上的横截面视图。

图17A示出了用来形成为SVT PMOS FinFET的一个制程中结构1700的顶部投影视图，其解说了在图14A-14B制程中结构上形成虚栅极1702和分隔件1704。图17B是在图17A切面10-10上的横截面视图。

图18A示出了用来形成为LVT PMOS FinFET的一个制程中结构1800的顶部投影视图，其解说了在图15A-15B制程中结构1500上形成虚栅极1802和分隔件1804。图18B是在图18A切面11-11上的横截面视图。

图19A示出了各种不同Vt PMOS FinFET中的任一者(例如，制程中结构1600、1700或1800中的任一者)在移除虚栅极并形成沟道堆叠之后的顶部投影视图。参照图19A，该沟道堆叠可包括高K介电层1902、覆盖层1904、功函数金属层1906、阻挡层1908和栅电极1910。可通过常规ILDO沉积技术来沉积ILD0 1950。鳍1950可以是上述的鳍1302、1402或1502中的任一者。图19B是在图19A切面12-12上的侧向横截面视图。图19C是在图19A切面13-13上的正向横截面视图。

图20解说了其中可有利地采用本公开的一个或多个实施例的示例性无线通信系统2000。出于解说目的，图20示出了三个远程单元2020、2030和2050以及两个基站2040。将认识到，常规无线通信系统可具有远多于此的远程单元和基站。远程单元2020、2030和2050包括如下将进一步讨论的作为本公开的实施例的集成电路或其他半导体设备2025、2035和2055。图20示出了从基站2040到远程单元2020、2030和2050的前向链路信号2080，以及从远程单元2020、2030和2050到基站2040的反向链路信号2090。

在图20中，远程单元2020被示为移动电话，远程单元2030被示为便携式计算机，且远程单元2050被示为无线本地环路系统中的位置固定的远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理(PDA))、导航设备(诸如启用GPS的设备)、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元(诸如仪表读数装置)、或者存储或检索数据或计算机指令的任何其他设备、或者其任何组合中的任一者或其组合。尽管图20解说了根据本公开的教义的远程单元，但本公开并不限于这些所解说的示例性单元。本公开的各实施例可适于用在包括有源集成电路系统(包括存储器和用于测试和表征的片上电路系统)的任何设备中。

结合本文公开的各实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。

因此，本发明的一实施例可包括实施用于实现的方法的计算机可读介质。因此，本发明并不限于所解说的示例且任何用于执行本文所描述的功能性的手段均被包括在本发明的实施例中。

上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造器件的制造处理人员。结果得到的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后被用在以上描述的设备中。

尽管上述公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种变更和修改而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。