一种增大沟槽的底部和顶部曲率半径的工艺的制作方法

本发明属于半导体工艺技术领域，涉及半导体沟槽工艺（trenchprocess），尤其涉及功率器件的沟槽工艺，具体来说涉及一种增大沟槽的底部和顶部曲率半径的工艺。

背景技术：

高功率半导体器件中，包括各种mos（金属-氧化物-半导体）栅控晶体管，特别是igbt（绝缘栅双极晶体管），广泛采用了沟槽栅结构。和平面栅结构相比，沟槽栅结构的原胞密度更大，饱和压降更低。但是，沟槽栅结构有两个问题：首先，沟槽底部的电场集中，电场强度比较大，因此器件的htrb（高温反偏）可靠性受到不利影响。其次，沟槽的顶部边缘非常不圆滑，几乎呈直角，会造成栅极漏电问题。所以有必要增加沟槽的底部和顶部的曲率半径。

有一种增大沟槽底部曲率半径的方法是：利用之前工艺产生的反应物保护沟槽侧壁，通过各向同性刻蚀把沟槽底部变得更圆滑（参见，比如，美国专利6521538b2）。但是，这种方法的效率不高，因为各向同性的刻蚀工艺是比较难于控制的。

还有一种方法是利用热氧化工艺来增大沟槽底部的曲率半径（参见，比如，美国专利8659065b2）。热氧化工艺更加容易控制，但是这种方法还是有两个缺点：首先其需要两次沟槽刻蚀工艺，增加了复杂度和成本。其次沟槽的顶部仍然具有近乎直角的形状，不够圆滑。

为了解决以上所述的问题，本发明提出了一种改进的方法，利用热氧化工艺同时增加沟槽的底部和顶部的曲率半径。

技术实现要素：

本发明的目的是提出一种简单可控的方法，同时增大沟槽的底部和顶部的曲率半径。本发明的技术方案如下：

一种增大沟槽的底部和顶部曲率半径的工艺，包括以下步骤：在半导体基板上形成第一层氧化硅和第一层氮化硅；然后通过光刻把第一层氧化硅和第一层氮化硅打开窗口；以第一层氧化硅和第一层氮化硅为掩膜，通过刻槽工艺，在半导体基板内形成沟槽；然后，在半导体基板上形成第二层氧化硅和第二层氮化硅；通过各向异性刻蚀工艺去除大部分第二层氧化硅和第二层氮化硅，只在沟槽的侧壁保留第二层氧化硅和第二层氮化硅；通过热氧化工艺在沟槽的底部和顶部形成热氧化层，增大了沟槽的底部和顶部的曲率半径。

优选地，所述的半导体基板是硅材料或者碳化硅材料。

本发明的有益效果如下：

本发明是一种简单可控的方法：其简单性在于沟槽刻蚀工艺只有一步，在一个步骤中同时增大了沟槽的底部和顶部的曲率半径；其可控性在于是利用热氧化工艺增大曲率半径，在一定的条件下只需要利用热氧化时间就可以对刻蚀结果进行精确的控制。

附图说明

图1是半导体基板的横截面图，半导体基板上形成了第一层氧化硅和第一层氮化硅；

图2显示第一层氧化硅和第一层氮化硅中开出了窗口；

图3显示以第一层氧化硅和第一层氮化硅为掩膜，在半导体基板中刻蚀出了沟槽；

图4显示形成了第二层氧化硅和第二层氮化硅；

图5显示各向异性刻蚀工艺去除了大部分第二层氧化硅和第二层氮化硅，只在沟槽侧壁保留第二层氧化硅和第二层氮化硅；

图6显示通过热氧化工艺，在沟槽的底部和顶部产生热氧化层；

图7显示去除所有氧化硅和氮化硅之后的半导体基板，沟槽的底部和顶部的曲率半径增大了；

图8是图7结构的一种应用实例：沟槽内部形成了栅氧化层和多晶硅层。多晶硅只存在于沟槽内部；

图9是图7结构的另一种应用实例：沟槽内部形成了栅氧化层和多晶硅层，多晶硅层伸展于沟槽之上。

具体实施方式

本发明公开了一种增大沟槽的底部和顶部曲率半径的工艺。先在半导体基板上形成第一层氧化硅和第一层氮化硅；然后通过光刻把第一层氧化硅和第一层氮化硅打开窗口；以第一层氧化硅和第一层氮化硅为掩膜，通过刻槽工艺，在半导体基板内形成沟槽；然后，在半导体基板上形成第二层氧化硅和第二层氮化硅；通过各向异性刻蚀工艺去除大部分第二层氧化硅和第二层氮化硅，只在沟槽的侧壁保留第二层氧化硅和第二层氮化硅；通过热氧化工艺在沟槽的底部和顶部形成热氧化层，增大了沟槽的底部和顶部的曲率半径。

本发明的目的在于在半导体基板上形成一种沟槽，该种沟槽具有增大的底部和顶部曲率半径。具体来说，增大沟槽的底部和顶部曲率半径的方法包括以下步骤：a）首先在半导体基板上形成第一层氧化硅和第一层氮化硅；b）通过光刻和刻蚀，在第一层氧化硅和第一层氮化硅上开窗，亦即图案化步骤；c）利用第一层氧化硅和第一层氮化硅作为掩膜，在半导体基板中开出沟槽；d）在已经开出了沟槽的基板上沉积第二层氧化硅保型层；e）接着在上面沉积第二层氮化硅保型层；f）进行各向异性刻蚀，以去除与基板表面平行的第二层氧化硅和第二层氮化硅，只在沟槽的侧壁上保留第二层氧化硅和第二层氮化硅；g）进行热氧化步骤，直到在沟槽的底部和沟槽顶部转角处形成热氧化层；h）去除所有的氮化硅层和氧化硅层。

下面结合附图对本发明作进一步详细说明：

本发明包含下面步骤。参考图1，第一步是在半导体基板1上面形成第一层氧化硅2和第一层氮化硅3。第一层氧化硅2可以通过热氧化工艺形成，也可以通过cvd（化学气相沉积）工艺形成。第一层氮化硅3可以通过cvd工艺形成。这些层应该采用能够在基板上产生具有各向同性或保型性的膜层的工艺形成，也可以采用ald（原子层沉积）技术形成。

然后通过光刻和刻蚀工艺，在第一层氧化硅2和第一层氮化硅3上打开窗口，如图2所示。

随后在半导体基板1中刻蚀出沟槽101，如图3所示。沟槽刻蚀工艺利用第一层氧化硅2和第一层氮化硅3作为掩膜。沟槽101的顶部11，具有直角形状。非常不圆滑。沟槽101的宽度是2r1。沟槽底部21的曲率半径是r1。

沟槽刻蚀完成之后，通过cvd或ald工艺形成了第二层氧化硅4和第二层氮化硅5，如图4所示。cvd和ald工艺具有保型（conformal）的特点，因此第二层氧化硅4和第二层氮化硅5不仅覆盖了半导体基板的上表面也覆盖了沟槽的内表面。

然后通过各向异性的刻蚀工艺去除大部分的第二层氧化硅4和第二层氮化硅5，只在沟槽侧壁留下第二层氧化硅4和第二层氮化硅5，如图5所示。这种各向异性刻蚀工艺步骤可以采用商用半导体加工设备来完成，如lam4300刻蚀装置，并且优选在具有三氟甲烷气体（chf3）的刻蚀条件下进行。

下面就是热氧化工艺。硅的热氧化优选在约1050℃下进行，对于氧化剂的选择，相比于干燥氧气，更优选采用水蒸气作为氧化剂。氧化剂如氧气原子无法通过氮化硅层3和5，但是可以通过氧化层2和4。沟槽底部的硅基板不能受到第二层氮化硅层5和第二层氧化硅层4的保护。并且去除基板表面的那部分第二层氮化硅层5和第二层氧化硅层4使得在沟槽的顶角处只留下了极薄的氧化硅，形成了很短的氧气渗透扩散路径。因此热氧化层6只形成于沟槽的底部和顶部，沟槽的侧壁不会形成热氧化层。并且热氧化层6在沟槽底部形成的最快，而在沟槽顶角处形成的稍慢，如图6所示，在顶角处，氧气可以扩散通过在各向异性刻蚀过程中没有被去除的氧化硅薄层4。在第二层氮化硅层5下方的氧化硅层4中，氧化剂沿着侧壁缓慢扩散，由此消耗了侧壁上的硅基材，缓慢地增加了侧壁的氧化硅层的厚度。由于此热氧化工艺消耗沟槽底部和沟槽顶角的硅或其它半导体基板材料的速率比侧壁快，因此改变了沟槽的形状，使本来不够圆滑的转角变得圆滑，并且还增大了沟槽底部的曲率半径，由此使得底部和顶部的曲率半径同时增加。可以通过在这样的条件下以氧化时间作为控制条件来准确地控制底部半径的尺寸增大，以使底部半径由r1增加至r2。沟槽转角处的硅在因形成氧化硅而消耗时，热膨胀比为约2.4:1，这引起沟槽转角处的上表面氮化硅层3（英文原文中为5，是否有误）与侧壁上的氮化硅层5远离。对本文公开的沟槽形成和刻蚀工艺进行的模拟实验表明，对于这个步骤来说，40分钟的热氧化时间使沟槽半径由0.4微米增加至0.6微米，所得到的沟槽的宽度为0.8微米（2×r1）并且深度为约5微米。适用于其它沟槽尺寸、纵横比和局部曲率的条件可以通过改变初始尺寸和刻蚀时间借助于这样的模拟来容易地确定。

最后通过湿法刻蚀或者cde（chemicaldryetching，化学干法刻蚀）的工艺去除所有的氧化硅和氮化硅层，得到如图7所示的结果。可以看出，沟槽102的形状和沟槽101明显不同。沟槽102的顶部12明显比沟槽101的顶部11更圆滑。沟槽102的宽度仍然是2r1,但是沟槽102的底部的曲率半径大于r1。所以，沟槽底部和顶部的曲率半径都增大了。通过在穿过在初始氮化硅层3和第一氧化硅层2中形成的掩膜开口进行刻蚀时，增加初始刻蚀深度，可以容易地使沟槽深度增加超过5微米。

图8是前述沟槽结构的应用实例之一：沟槽102内部形成了栅氧化层6和多晶硅层7。多晶硅7只存在于沟槽102的内部。具体的器件电极和掺杂结构没有画出。

图9是前述沟槽结构的应用实例之二：沟槽102内部形成了栅氧化层6和多晶硅层7。多晶硅7不仅存在于沟槽102的内部，而且也伸展到了半导体基板1的表面，形成多晶硅桥的结构。具体的器件电极和掺杂结构没有画出。

制作器件时，半导体基板1的材料可以是硅或者是碳化硅。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

上面结合附图和具体实施例对本发明的实施方式作了详细的说明，但是本发明不限于上述实施方式，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。