一种半导体器件及其制备方法、电子装置与流程

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术：

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3d集成电路(integratedcircuit，ic)技术，3d集成电路(integratedcircuit，ic)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互联。

目前指纹印(fingerprinter)设备在移动设备上的普及率越来越高，但是在封装方法上还是采用以前的封装工艺，即丝焊(wirebond)的方法，而这个丝焊(wirebond)的接触点是放在通过深反应刻蚀(drie，deepreactive-ionetch)，通过rdl工艺，将焊盘置于沟槽内，用于打线(wirebond)使指纹芯片与外界相连。之所以将焊盘做在沟槽内再打线，而不是直接在表面做焊盘做打线与外界相连，是因为这样可以不占用表面的空间，以使得指纹信号感测芯片与蓝宝石片直接键合，从而最小化手指指纹和感测芯片的距离，为芯片提供更强的电容信号。

目前所述封装方法一般包括器件晶圆制备，然后进行光刻，通过特殊刻蚀工艺形成特定角度低台阶形貌，然后制备金属膜层，涂胶并正常垂直曝光，显影，在目前的方法中必须采用湿法等工艺形成缓坡度侧壁的地台阶形貌，消费了较大的芯片面积。

因此，需要对目前的封装方法做进一步的改进，以便克服上述各种弊端。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

步骤s1：提供器件晶圆，在所述器件晶圆上形成有具有竖直侧壁的凹槽，以在所述晶圆表面和所述凹槽的底面形成台阶形结构；

步骤s2：在所述器件晶圆表面以及所述凹槽的表面依次形成金属膜和光刻胶层，以覆盖所述器件晶圆表面以及所述凹槽的表面；

步骤s3：以倾斜的角度对所述光刻胶进行曝光，以在所述凹槽的一侧的所述台阶形结构上形成若干相互间隔的线形图案；

步骤s4：以所述光刻胶为掩膜蚀刻所述金属膜，以形成若干相互间隔的金属线。

可选地，在所述步骤s1中所述凹槽的侧壁与水平方向的夹角小于90°。

可选地，在所述步骤s1中所述凹槽的侧壁与水平方向的夹角为89-90°。

可选地，在所述步骤s2中所述光刻胶层通过喷雾或电镀的涂胶方式形成，以使所述台阶形结构的底部和侧壁均匀涂胶。

可选地，在所述步骤s3中，以与水平方向成30-60°倾角的方向对所述凹槽的一侧的所述台阶形结构上的所述光刻胶层进行曝光。

可选地，所述步骤s1包括：

步骤s11：提供所述器件晶圆；

步骤s12：对所述器件晶圆进行蚀刻，以在所述器件晶圆中用于封装互连的区域形成所述凹槽。

可选地，在所述步骤s1中，所述金属膜选用al、cu、au、ag和ni中的一种或由多种形成的合金。

本发明还提供了一种基于上述的方法制备得到的半导体器件。

本发明还提供了一种电子装置，包括上述的半导体器件。

本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法将器件引出线连至低台阶区域(侧壁近乎垂直的凹槽)并引出，以避免封装工艺占用器件表面空间，提供器件性能。

本发明的优点在于：

1、采用倾角曝光，在垂直侧壁定义图形，至少降低器件50～100um宽度的芯片面积；

2、倾角曝光可以处理0～90度任意角度及略大于90度的侧壁形貌的图形定义，极大地降低了传统方法中对侧壁角度严格要求的工艺难度。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1a-1g为本发明一具体地实施方式中所述半导体器件制备的过程示意图；

图2为本发明一具体地实施方式中所述半导体器件制备的的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元 件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述方法做进一步说明。

首先，执行步骤101，提供器件晶圆101，在所述器件晶圆上形成有具有竖直侧壁的凹槽，以在所述晶圆表面和所述凹槽的底面之间形成台阶形结构。

具体地，如图1a所示，提供器件晶圆101，其中，所述器件晶圆101 可以是指纹芯片，包括以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)等。

所述器件晶圆101中还进一步形成有其他元器件，包括各种有源器件和/或无源器件，其种类以及形成方法不再赘述。

然后对所述器件晶圆进行蚀刻，以在所述器件晶圆中用于封装互连的位置形成所述凹槽。

其中，通过干法刻蚀形成侧壁近似垂直的低台阶形貌，如图1b所示，以有效的降低了芯片面积。

可选地，所述低台阶形结构的侧壁角度可以是0～90度，当其沟槽侧壁接近90度时，可以最大程度的降低芯片面积。

具体地，选用深反应离子刻蚀(drie)方法蚀刻所述器件晶圆，具体地，首先在所述器件晶圆上形成有机分布层(organicdistributionlayer,odl)，含硅的底部抗反射涂层(si-barc)，在所述含硅的底部抗反射涂层(si-barc)上沉积图案化了的光刻胶层，或在所述器件晶圆仅仅形成图案化了的光刻胶层，所述光刻胶上的图案定义了所要形成凹槽的图形，然后以所述光刻胶层为掩膜层或以所述蚀刻所述有机分布层、底部抗反射涂层、光刻胶层形成的叠层为掩膜蚀刻器件晶圆形成所述凹槽。

可选地，所述开口的具有垂直的剖面，所述开口侧壁与底面的夹角为89°-90°。

在所述深反应离子刻蚀(drie)步骤中选用气体六氟化硅(sf6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mtorr-8torr，频功率为600w，13.5mhz，直流偏压可以在-500v-1000v内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(drie)可以保持非常高的刻蚀光阻选择比。所述深反应离子刻蚀(drie)系统可以选择本领常用的设备，并不局限于某一型号。

执行步骤102，在所述器件晶圆表面以及所述凹槽的表面依次形成金属膜102和光刻胶层103，以覆盖所述器件晶圆表面以及所述凹槽的表面。

具体地，如图1c所示，首先在所述器件晶圆表面以及所述凹槽的表面形成金属膜102，以覆盖所述器件晶圆表面以及所述凹槽的表面。

其中，所述金属膜102可以选用al、cu、au、ag、ni等金属及其合 金材料，但并不限于此。

然后在所述金属膜102表面涂覆所述光刻胶层103，以覆盖所述金属膜102表面，如图1d所示。

其中，所述的光刻胶层涂布以喷雾和电镀方式效果最佳，但并不仅限于此，能够实现沟槽侧壁及底部较为均匀的涂胶方式均可以应用于该实施例。

执行步骤103，以倾斜的角度对所述光刻胶进行曝光，以在所述凹槽的一侧的所述台阶形结构上形成若干相互间隔的线形图案。

具体地，如图1e所示，在该步骤中以晶圆表面附近入射光线与其表面夹角θ＝30度～60度的入射角度具有较好的效果。

在该步骤中通过光罩使入射光以与水平方向成30-60°的倾角对着所述凹槽的一侧的所述台阶形结构上的所述光刻胶层进行曝光，以在所述凹槽的一侧的所述台阶形结构上形成若干相互间隔的线形图案。

执行步骤104，以所述光刻胶为掩膜蚀刻所述金属膜，以形成若干相互间隔的金属线。

具体地，如图1f-1g所示，以所述光刻胶为掩膜蚀刻所述金属膜，以形成用于互连的金属线作为引出线。

其中，所述引出线相互间隔并且平行的设置于所述低台阶形结构上，如图1f所示。

可选地，在该步骤中选用干法蚀刻以形成所述金属膜，作为优选，选用气体蚀刻来形成所述金属膜，在本发明中可以根据所选材料的不同来选择蚀刻气体，例如在本发明中可以选择cf4、co2、o2、n2中的一种或者多种，所述蚀刻压力可以为20-300mtorr，优选为50-150mtorr，功率为200-600w。

至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。在步骤104之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此 处不再赘述。

本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法将器件引出线连至低台阶区域(侧壁近乎垂直的凹槽)并引出，以避免封装工艺占用器件表面空间，提供器件性能。

本发明的优点在于：

1、采用倾角曝光，在垂直侧壁定义图形，至少降低器件50～100um宽度的芯片面积；

2、倾角曝光可以处理0～90度任意角度及略大于90度的侧壁形貌的图形定义，极大地降低了传统方法中对侧壁角度严格要求的工艺难度。

图2为本发明一具体地实施方式中所述半导体器件制备的工艺流程图，具体包括以下步骤：

步骤s1：提供器件晶圆，在所述器件晶圆上形成有具有竖直侧壁的凹槽，以在所述晶圆表面和所述凹槽的底面形成台阶形结构；

步骤s2：在所述器件晶圆表面以及所述凹槽的表面依次形成金属膜和光刻胶层，以覆盖所述器件晶圆表面以及所述凹槽的表面；

步骤s3：以倾斜的角度对所述光刻胶进行曝光，以在所述凹槽的一侧的所述台阶形结构上形成若干相互间隔的线形图案；

步骤s4：以所述光刻胶为掩膜蚀刻所述金属膜，以形成若干相互间隔的金属线。

实施例二

本发明还提供了一种半导体器件，所述半导体器件选用实施例一所述的方法制备。

所述半导体器件中引出线形成于侧壁近似垂直的低台阶形貌上，如图1g所示，以有效的降低了芯片面积。所述低台阶形结构的侧壁角度可以是0～90度，当其沟槽侧壁接近90度时，可以最大程度的降低芯片面积，至少降低器件50～100um宽度的芯片面积。

通过所述方法制备得到的半导体器件中所述引出线位于所述器件晶圆的凹槽中，并且所述凹槽的侧壁近乎垂直，因此可以极大地降低传统方法中对侧壁角度严格要求的工艺难度，以使制备得到的器件具有更好的性能和良 率。

实施例三

本发明还提供了一种电子装置，包括实施例二所述的半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制备方法得到的半导体器件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。