薄膜晶体管和显示装置的包括该薄膜晶体管的背板基板的制作方法

本申请要求2015年5月14日提交的韩国专利申请第10-2015-0067321号的优先权，其通过引用如在本文中完全阐述的那样并入本文。

技术领域

本发明涉及薄膜晶体管，更具体地，涉及显示装置的包括该薄膜晶体管的背板基板中的薄膜晶体管。

背景技术：

例如移动通信终端和膝上型计算机的各种便携式电子设备的发展增加了对于可以应用于这种便携式电子设备的平板显示装置的需求。

作为平板显示装置的示例，正在研究液晶显示装置、等离子体显示面板装置、场发射显示装置以及有机发光二极管显示装置或无机发光二极管显示装置。在平板显示装置的这些示例中，液晶显示装置和有机发光二极管显示装置的应用领域由于如下若干优点而正在扩展，所述优点包括大规模生产技术的发展、驱动装置的简易性、低功耗、以及高分辨率和大屏幕的实现。

上述平板显示装置可以包括布置成矩阵的多个像素，在每个像素中设置有一个或更多个薄膜晶体管(TFT)以单独地控制相应的像素。薄膜晶体管基于栅电极的位置可以被分类成顶栅型或底栅型。

图1是示出在形成栅电极之后的典型的顶栅型TFT的横截面图。在典型的顶栅型TFT中，在基板10上首先形成无定形硅层，并且使用准分子激光使无定形硅层晶体化以形成多晶硅。

随后，在晶体化的多晶硅上施加光敏膜(未示出)，然后使光敏膜经历曝光和显影工艺以形成光敏膜图案。由于使用光敏膜图案作为掩模对多晶硅进行蚀刻，如图1所示，所以在每个像素上所设计的位置处保留有源层20。

然而，以上晶体化典型地在400℃或更高的温度下进行。在该工艺中，在有源层20中生长的晶粒彼此相遇的位置处会形成突起。一旦以这种方式形成薄膜晶体管并且将电力施加到该薄膜晶体管，电场会集中在突起处，这会不合需要地降低击穿电压，因此导致不合需要的电流的泄漏。此外，在制造工艺中，突起使得薄膜晶体管更容易受到静电缺陷的损坏，因此引起产量的降低。在为了实现低功耗和薄设计而在更新一代器件中减小栅极绝缘层的厚度时，这个缺点会加剧。

在典型的顶栅型TFT中形成有源层20之后，依次形成栅极绝缘层30和栅电极40。在这种情况下，栅极绝缘层30和栅电极40覆盖有源层20。因而，形成在有源层20的表面上的突起导致栅极绝缘层30和栅电极40的相应界面处的突起。

有源层20具有形成在有源层20的与栅电极40交叠的部分中的沟道。栅极绝缘层30置于有源层20与栅电极40之间。因而，由于上文所述的在有源层20的表面处的突起，在有源层20和栅极绝缘层30之间的不均匀的界面处形成沟道。这会引起高的热载流子应力(HCS)，导致可靠性劣化。

技术实现要素：

因此，本发明涉及薄膜晶体管和用于显示装置的包括该薄膜晶体管的背板基板，其基本上消除了由于相关技术的限制和缺点而引起的一个或更多个问题。

本发明的目的在于提供薄膜晶体管和用于显示装置的包括该薄膜晶体管的背板基板，所述薄膜晶体管通过改变栅电极的位置和/或调整栅电极的梯度来防止或减少在有源层晶体化时引起的有源层的断开。

本发明的另外的优点、目的和特征将在接下来的说明书中被部分地阐述，并且在本领域普通技术人员研究下面的内容时将部分地变得明显，或者可以通过本发明的实践而被学习。通过在书面描述及其权利要求书以及附图中特别指出的结构可以实现和获得本发明的目的和其他优点。

为了实现这些目的和其他优点并且根据本发明的目的，如在本文中所实施和广泛描述的，薄膜晶体管包括：基板；在基板上的栅电极，栅电极包括平坦部和在平坦部侧面的倾斜部，倾斜部的高度与宽度的比率(高度/宽度)为1.192或更小；栅极绝缘层，其设置在基板上以覆盖栅电极；多 晶硅有源层，其位于栅极绝缘层上并且在栅电极上方；以及分别连接至多晶硅有源层的两个相对的端部的源电极和漏电极。

在另一方面，显示装置的背板基板包括：具有布置成矩阵的多个像素的基板，其中至少一个像素包括在基板上的栅电极，所述栅电极包括平坦部和在平坦部侧面的倾斜部，倾斜部的高度与宽度的比率(高度/宽度)是1.192或更小；栅极绝缘层，其设置在基板上以覆盖栅电极；多晶硅有源层，其设置在栅极绝缘层上并且在栅电极上方；以及分别连接至多晶硅有源层的两个相对的端部的源电极和漏电极。

应该理解，本发明的前述一般性描述和下面的详细描述两者都是示例性和说明性的并且旨在提供如所要求保护的本发明的进一步说明。

附图说明

本申请包括附图以提供对本发明的进一步理解并且附图被并入本申请并构成本申请的一部分，附图示出了本发明的实施方式并且与描述一起用于说明本发明的原理。

图1是示出根据现有技术的在形成栅电极之后的典型的顶栅型薄膜晶体管(TFT)的横截面图。

图2是示出在有源层晶体化之后的底栅型TFT的横截面图。

图3是示出在底栅型TFT中的有源层晶体化之后的冷却期间的有源层的断开的横截面图。

图4是示出图3的有源层的断开的SEM图。

图5A和图5B分别是示出紧接在形成根据本发明的第一示例实施方式的TFT中的硅层之后的TFT的制造中的各个层的状态的平面图和沿线I-I'截取的横截面图。

图6是示出在根据本发明的第一示例实施方式的TFT中的硅层的激光晶体化之后的TFT的制造中的各个层的状态的横截面图(沿与图5A中的线I-I'相同的位置截取)。

图7是示出根据本发明的第一示例实施方式的薄膜晶体管的横截面图(沿与图5A中的线I-I'相同的位置截取)。

图8A至图8C分别是示出当栅电极的倾斜部的角度为45°、30°或10° 时图6的晶体化之后的TFT的制造中的各个层的状态的SEM图。

图9A至图9D是示出形成根据本发明的第一示例实施方式的薄膜晶体管的栅电极的方法的横截面图(沿与图5A中的线I-I'相同的位置截取)。

图10A和图10B分别是示出紧接在形成根据本发明的第二示例实施方式的薄膜晶体管中的硅层之后的薄膜晶体管的制造中的各个层的状态的平面图和沿线II-II'截取的横截面图。

图11是示出在根据本发明的第二示例实施方式的薄膜晶体管中的硅层的激光晶体化之后的薄膜晶体管的制造中的各个层的状态的横截面图(沿与图10A中的线II-II'相同的位置截取)。

图12是示出根据本发明的第二示例实施方式的薄膜晶体管的横截面图(沿与图10A中的线II-II'相同的位置截取)。

图13A和图13B是分别示出在形成根据本发明的第二示例实施方式的薄膜晶体管中的栅电极之后的薄膜晶体管的制造中的各个层的状态和形成根据本发明的第二示例实施方式的薄膜晶体管中的栅电极上的有源层之后的薄膜晶体管的状态的SEM图。

图14A至图14C是示出形成根据本发明的第二示例实施方式的薄膜晶体管的栅电极的方法的横截面图(沿与图10A中的线II-II'相同的位置截取)。

具体实施方式

现将详细参照附图中所示的根据本发明的示例实施方式。

如上文所述，典型的顶栅型薄膜晶体管(TFT)可能具有如下问题：在有源层的表面上形成有突起，这会引起高的热载流子应力，并且还会导致形成沟道以及突起附近的电场集中，从而导致击穿电压(BV)减小。

鉴于与顶栅型TFT相关的问题，最近已经对底栅型TFT在有源层由多晶硅形成的构造方面进行了研究和开发。

图2是示出在有源层晶体化之后的底栅型TFT的横截面图。如图2所示，在底栅型薄膜晶体管(TFT)中，在基板100上形成有栅电极110。随后，例如经由等离子体增强化学气相沉积(PECVD)依次沉积栅极绝缘层120和无定形硅层。此后，例如经由准分子激光照射使无定形轨层晶体化以形成多晶硅层130。

此处，因为晶体化是在无定形硅层沉积之后进行的，所以可以经由依次沉积来形成栅极绝缘层120和无定形硅层而在沉积之间没有任何退火处理。因此，即使在多晶硅层130的表面上在晶体化时晶粒彼此相遇的位置处形成有突起，也不会出现顶栅型TFT的电场集中的现象，这是因为在栅电极110上方的多晶硅层130与栅极绝缘层120之间的平坦界面处形成有沟道。

此外，因为在栅电极110的上方形成有沟道，所以存在较多的设计选择，这在实现高分辨率结构中是有利的。再者，在液晶面板的背板中，例如，栅电极110可以阻挡从背光引入的光，使得不再需要有源层的下方的分立的光屏蔽层以防止或减少不合需要的光电流。在无源有机发光二极管显示装置的背板中，可以省略底屏蔽金属层，这可以减少制造器件所需的掩模的数目。

然而，在底栅型TFT中，在使用准分子激光照射形成多晶硅层期间，会出现聚结现象，其中液相硅被冷却，由于表面张力和重力导致晶体团块聚结在一起。尽管该工艺不会影响平坦表面，但是晶体团块会移动到锥形部，诸如栅电极的相对端上方的部分。因此，多晶硅可能从栅电极的末端上方的倾斜部损失。

图3是示出在底栅型TFT中的有源层晶体化之后的冷却期间的有源层的断开的横截面图，并且图4是示出图3的有源层的断开的扫描电子显微镜(SEM)图。

在图3中，在截面图中示出了在冷却之后因锥形部上的多晶硅的损失引起的有源层130a的断开。图4是示出呈现锥形部处的多晶硅的损失的拍摄图像的SEM图。如所示出的，有源层130a的断开发生在栅极绝缘层120的沿着栅电极110的锥形部的侧表面上。有源层是已依次经受晶体化和冷却的多晶硅。

如下所述，本发明的目的在于防止或减少在经由激光晶体化形成多晶硅的底栅型TFT的锥形部中产生缺陷。

第一示例实施方式

图5A和图5B分别是示出紧接在形成根据本发明的第一示例实施方式的薄膜晶体管中的硅层之后的薄膜晶体管的制造中的各个层的状态的平面图和沿线I-I'截取的横截面图。图6是示出在根据本发明的第一示例 实施方式的薄膜晶体管中的硅层的激光晶体化之后的薄膜晶体管的制造中的各个层的状态的横截面图(沿与图5A中的线I-I'相同的位置截取)。此外，图7是示出根据本发明的第一示例实施方式的薄膜晶体管的横截面图(沿与图5A中的线I-I'相同的位置截取)。

如图5B和7所示，根据本发明的第一示例实施方式的薄膜晶体管包括栅电极210，其形成在基板200上并且包括平坦部210a和周围的倾斜部210b。倾斜部210b的高度“h”与宽度“a”的比率(h/a)为1.192或更低(即，角度θ约50°或更小)。该薄膜晶体管还包括栅极绝缘层220，其设置在基板200上以覆盖栅电极210；多晶硅有源层230，其设置在栅极绝缘层220上以与栅电极210对应；以及分别连接到有源层230的相对端的源电极250和漏电极260。

尽管倾斜部210b的高度“h”与宽度“a”的比率可以在设计阶段被设定为约1或更低(即，角度θ约45°或更小)，但是鉴于在最终产品中约10％的容差，可以允许高达约1.192的比率。如果将比率转换成倾斜部210b的角度，尽管在设计阶段目标角度θ是45°或更小，但是鉴于这样的容差，高达约50°的角度θ在最终产品中可被视为可接受的。

对有源层230的相对端进行掺杂以分别限定沟道区两侧的源极区和漏极区。源极区和漏极区用于分别与源电极250和/或漏电极260连接。可以根据栅电极210的位置限定沟道区。此外，有源层230的在源极区与漏极区之间的本征区可被用作薄膜晶体管的沟道区。

层间绝缘膜240可被形成为有源层230与源电极250和漏电极260之间的夹层。源电极250和漏电极260可以经由穿过层间绝缘膜240的各个接触孔分别连接到有源层230的源极区和漏极区。

根据本发明的第一示例实施方式的薄膜晶体管具有栅电极210的倾斜部的减小的梯度。如图5A和图5B所示，倾斜部210b与基板200的表面之间的角度θ可以在2°至50°的范围内。此处，倾斜部210b相对于基板200的表面的角度θ可以在最终产品的工艺容差的范围内变化。倾斜部210b具有低梯度的原因在于，在栅电极210的表面上方进行沉积时，无定形硅2300除了平坦地位于栅电极210的平坦部210a上之外，也可以以平缓梯度在栅电极210的倾斜部210b上沉积。此外，如图6所示，即使在经由激光照射在约400℃下的晶体化工艺期间在多晶硅2300a的表面上形成有突起并且在晶体化之后的冷却处理期间晶体化的成分部分地聚结在一起，也不会发生多晶硅层2300a的断开，因为多晶硅层2300a以平缓 梯度沉积在倾斜部210b上方。

图6示出了已经受激光照射和冷却但是未被构图的多晶硅层2300a。在实际薄膜晶体管或用于显示器的使用该薄膜晶体管的背板基板的情况下，多晶硅层2300a被构图，使得仅有其给定的部分保留作为有源层230(参见例如图7)。

在下文中，将会对表明当栅电极210的倾斜部具有低梯度时在多晶硅的倾斜部处不出现断开的实验进行描述。图8A至图8C分别是示出当栅电极210的倾斜部的角度θ为45°、30°或10°时图6的晶体化之后的薄膜晶体管的制造中的各个层的状态的SEM图。

图8A至图8C均示出了在用于无定形硅的晶体化的激光照射工艺以及冷却处理依次进行之后的栅电极的顶部。如所示出的，当栅电极的倾斜部的目标角度为45°或更小时，在多晶硅层的倾斜部处不存在断开。由于工艺容差，实际上保留在最终产品中的栅电极的倾斜部相对于平坦基板的角度可以为约50°或更小。

尽管最近以使栅(电极)的厚度减少至以下同时在试图减少锥形部时保持它们的高梯度为目标已经研究了底栅极型TFT，但是在栅(电极)的厚度为或更大时，该底栅型TFT引起栅电极的倾斜部上方的多晶硅层中的断开的可能性增加。图4示出了栅电极的倾斜部具有高梯度并且栅电极的倾斜部与基板之间的角度为约65°的实验情况。在这种情况下，如图4所示，观察到在栅电极的倾斜部上方的多晶硅层中的断开。

根据本发明的示例实施方式的薄膜晶体管通过减小栅电极的倾斜部相对于下面的基板的角度解决了上述问题。换言之，根据本发明的示例实施方式，即便栅电极的平坦部的厚度为或更大，也不会出现栅电极的倾斜部上的多晶硅的断开。

下文中，将对根据本发明的第一示例实施方式的薄膜晶体管的形成具有低梯度的栅电极的方法进行描述。图9A至图9D是示出形成根据本发明的第一示例实施方式的薄膜晶体管的栅电极的方法的横截面图(沿与图5A中的线I-I'相同的位置截取)。

如图9A所示，在基板200上首先沉积金属，并且通过使用第一光敏膜图案215对沉积的金属进行湿法蚀刻或干法蚀刻来形成第一栅极图案层2100A。此处，第一光敏膜图案215具有宽度“b”，其对应于将要形成 的平坦部和周围的倾斜部(参见图5A)。此外，沉积在基板200上的金属具有可为或更大的厚度“h”。该金属可以是经由例如溅射沉积的相同的金属或相同的金属合金形成的单个层。

如图9B所示，蚀刻设备中氧气(O₂)的含量增加，并且通过灰化第一光敏膜图案215来形成第二光敏膜图案215A以主要减小第一光敏膜图案215的宽度。在相同的工艺中，以某一角度对第一栅极图案层2100A的侧部进行蚀刻以形成具有第一梯度的第二栅极图案层2100B。

随后，如图9C所示，随着蚀刻设备中氧气(O₂)的含量增加，通过灰化第二光敏膜图案215A来形成第三光敏膜图案215B以进一步减小第二光敏膜图案215A的宽度。在相同的工艺中，对第二栅极图案层2100B的侧部进一步进行蚀刻以形成具有第二梯度的第三栅极图案层2100C。在该工艺中使用的干法蚀刻等离子体具有光敏成分，该光敏成分的蚀刻选择性大于用于形成栅电极的金属的蚀刻选择性。因此可以在灰化和蚀刻工艺中去除相对大量的第二光敏膜图案215A以形成第三光敏膜图案215B。此外，第三栅极图案层2100C的下端可以保持图9A的工艺中获得的宽度“b”。再者，所得到的第三栅极图案层2100C可以包括按不同的梯度成锥形的上部和下部。

随后，如图9D所示，随着在与图9C中的条件相同的条件下工艺时间的增加，对栅电极210的在第三光敏膜图案215B正下方的部分进行蚀刻。结果，栅电极210按恒定的第二梯度大致在末端处最终成锥形，第二梯度小于第一梯度。

在图9A至图9D中所示的依次的工艺可以在相同的等离子体蚀刻设备中进行。当需要灰化光敏膜图案时可以增加氧气量。可以使用干法蚀刻等离子体进行灰化的光敏膜图案下方的金属栅极图案层的蚀刻。光敏膜的蚀刻选择性可以比金属的蚀刻选择性高，使得蚀刻工艺从金属栅极图案层的上部开始缓慢进行，干法蚀刻等离子体直接施加至金属栅极图案层。这使得栅极图案层按低梯度成锥形。此外，干法蚀刻等离子体可以从光敏膜图案的顶侧提供给基板200。

利用上述示例方法，一旦在首先沉积栅极金属之后，可以通过控制例如光敏膜的蚀刻选择性利用具有低梯度的倾斜部的单个金属层形成栅电极210，而不是形成为多个层或者形成在由不同种类的金属制成的分开部分中。

第二示例实施方式

图10A和图10B分别是示出紧接在形成根据本发明的第二示例实施方式的薄膜晶体管中的硅层之后的薄膜晶体管的各个层的状态的平面图和沿线II-II'截取的横截面图。图11是示出在根据本发明的第二实施方式的薄膜晶体管中的硅层的激光晶体化之后的薄膜晶体管的各个层的状态的横截面图(沿与线II-II'相同的位置截取)。图12是示出根据本发明的第二示例实施方式的薄膜晶体管的横截面图(沿与线II-II'相同的位置截取)。

如图12所示，根据本发明的第二示例实施方式的薄膜晶体管包括形成在基板300上的栅电极310。栅电极310包括平坦部310a和周围的倾斜部310b，倾斜部310b的总高度“h”与总宽度“a”(参见例如图10A)的比率(h/a)为1.192或更小。该薄膜晶体管还包括栅极绝缘层320，其设置在基板300上以覆盖栅电极310；多晶硅有源层330，其设置在栅极绝缘层320上以覆盖栅电极310；以及分别连接到有源层230的两个相对端的源电极350和漏电极360。

此处，与第一示例实施方式不同，栅电极310的倾斜部310b是例如如图10A和图10B所示的双重锥形。也就是说，倾斜部310b包括第一倾斜部310b'和第二倾斜部310b”，第一倾斜部310b'靠近基板300形成并且具有第一厚度“h1”和相对于基板300的第一角度“θ1”，第二倾斜部310b”形成在第一倾斜部310b'上并且具有第二厚度“h2”和相对于基板300第二角度“θ2”。第一角度θ1可以大于第二角度θ2。换句话说，倾斜部310b的上部可以具有更高的蚀刻度。在这种情况下，第二角度θ2可以在约2°至约50°的范围内，并且具有第二角度θ2的第二倾斜部310b”可以占整个倾斜部310b的厚度的一半或更大。因此，第一倾斜部310b'可以占小于整个倾斜部310b的厚度的一半，并且其厚度“h1”可以小于平坦部310a的厚度“h”的一半。

对有源层330的相对端进行掺杂以限定沟道区两侧的源极区和漏极区，分别用于与源电极350和/或漏电极360连接。可以根据栅电极310限定沟道区。此外，有源层330在源极区与漏极区之间的本征区可以被用作薄膜晶体管的沟道区。

层间绝缘膜340可以被形成为有源层330与源电极350和漏电极360 之间的夹层。源电极350和漏电极360可以经由穿过层间绝缘膜340的各个接触孔分别连接到有源层330的源极区和漏极区。

图13A和图13B是分别示出紧接在形成包括双重锥形倾斜部的栅电极之后的薄膜晶体管的各个层的状态以及在栅电极上的有源层形成并且晶体化之后的薄膜晶体管的各个层的状态的SEM图。

如图13A和图14C所示，紧接在形成栅电极310之后，用于对栅电极310构图的光敏膜图案315B保留。剩余的栅极光敏膜图案315B的宽度与栅电极310的平坦部310a的宽度大致对应。此外，如图10A中所示，围绕栅电极310的平坦部310a的倾斜部310b具有宽度“a”。如图10A、图10B和图12中所示，倾斜部310b包括具有相对高梯度的第一倾斜部310b'和具有相对低梯度的第二倾斜部310b”。

在从栅电极310去除光敏膜图案315B之后，在基板300上依次沉积栅极绝缘层320和无定形硅层3300以覆盖栅电极310的顶部。此后，无定形硅层3300例如经由激光照射而被晶体化并且然后被冷却以如图11所示形成多晶硅层3300a。即使多晶硅层3300a的晶体团在冷却期间聚结在一起，如图13B所示，也几乎没有多晶硅3300a损失，甚至没有从多晶硅层3300a的倾斜部损失，这是因为倾斜部主要具有低梯度。以这种方式，在多晶硅层3300a中没有发生断开。

然后，多晶硅层3300a被构图成特定形状，并且随后在构图的形状的相对的端部处进行掺杂以形成有源层330。如图12所示，有源层310包括两侧的源极区和漏极区以及在栅电极310上方并且在源极区和漏极区之间用作沟道的本征区。

下文中，将对形成根据本发明的第二示例实施方式的具有双重锥形的倾斜部的栅电极的方法进行描述。图14A至图14C是示出形成根据本发明的第二示例实施方式的薄膜晶体管的栅电极的方法的横截面图(沿与线II-II'相同的位置截取)。

如图14A所示，在基板300上首先沉积金属，并且通过使用第一光敏膜图案315对所沉积的金属进行湿法蚀刻或干法蚀刻来形成第一栅极图案层3100A。此处，第一光敏膜图案315具有宽度“b”，其对应于将要形成的栅电极310的平坦部和周围的倾斜部(见图10A)。此外，沉积在基板300上的金属可以具有或更大的厚度“h”。该金属可以是经由例如溅射沉积的相同的金属或相同的金属合金形成的单个层。

如图14B所示，随着蚀刻设备中氧气(O₂)的含量增加，通过灰化第一光敏膜图案315来形成第二光敏膜图案315A以主要减小第一光敏膜图案315的宽度。在相同的工艺中，在侧部对第一栅极图案层3100A进行蚀刻以形成具有第一梯度的第二栅极图案层3100B，第一梯度是第一倾斜部310b'的梯度(参见例如图12)。

在该工艺中，在形成第二栅极图案层3100B时去除第一栅极图案层3100A的上部比第一栅极图案层3100A的下部多，这是因为通过灰化减小第一光敏膜图案315的宽度以形成第二光敏膜图案315A。这还因为从蚀刻设备的顶侧引入的干法蚀刻等离子体被直接施加至通过第二光敏膜图案315A暴露的第一栅极图案层3100A的上部，因而与之显著地反应。

随后，如图14C所示，随着蚀刻设备中氧气(O₂)的含量增加，通过灰化第二光敏膜图案315A来形成第三光敏膜图案315B以进一步减小第二光敏膜图案315A的宽度。在相同的工艺中，在侧部处对第二栅极图案层3100B进行蚀刻以形成作为具有第一梯度和第二梯度的第三栅极图案层的栅电极310。在该工艺中使用的干法蚀刻等离子体具有光敏性成分，该光敏性成分的蚀刻选择性大于用于形成栅电极而沉积的金属的蚀刻选择性。因此可以在灰化和蚀刻工艺中去除相对大量的第三光敏膜图案315B。此外，所得到的栅电极310的的下端可以保持图14A的工艺中获得的宽度“b”。此外，所得到的栅电极310可以包括按不同的梯度成锥形的第一倾斜部310b'和第二倾斜部310b”。因而，根据本发明的第二示例实施方式，图12的完成的栅电极310包括平坦部310a和周围的倾斜部310b，是不同的梯度的双重锥形。

在图14A至图14C中所示的依次的工艺可以在相同的等离子体蚀刻设备中进行。当需要灰化光敏膜图案时可以增加蚀刻设备中的氧气量。可以使用干法蚀刻等离子体对灰化的光敏膜图案下方的栅极图案层进行蚀刻。光敏膜的的蚀刻选择性可以比栅极金属的蚀刻选择性高，使得在栅极图案层的上部中蚀刻更加积极地进行。

利用上述方法，一旦在首先沉积栅极金属之后，可以通过控制例如光敏膜的蚀刻选择性将栅电极310形成为具有双重锥形部的单个层，其包括第一倾斜部310b'和具有低梯度的第二倾斜部310b”，第一倾斜部310b'的厚度小于第二倾斜部310b”的厚度，而不是将栅电极310形成为多个层或者形成在由不同种类的金属制成的分开部分中。

根据以上所描述的本发明的第一示例实施方式或第二示例实施方式 的一个或更多个薄膜晶体管可以设置在基板上的矩阵中的每个像素中以形成显示装置的背板基板。例如，在液晶面板的情况下，每个像素可以设置有薄膜晶体管，其被配置成使得通过激光照射而晶体化的多晶硅有源层形成在如上所述的具有低梯度的倾斜部的栅电极上。还可以设置像素电极以连接至源电极和漏电极之中的漏电极，源电极和漏电极分别连接至有源层的相对端。结果，各像素的薄膜晶体管可以逐个像素地被选择性地驱动以显示灰度级图像。

此外，在有机发光二极管显示面板的情况下，每个像素可以并入两个或更多个薄膜晶体管，其被配置成使得经由激光照射晶体化的多晶硅有源层形成在如上所述的具有低梯度的倾斜部的栅电极上。每个像素可以进一步并入包括两个电极和在两个电极之间的有机发光层的有机发光二极管。薄膜晶体管的分别连接至有源层的相对端的源电极和漏电极之中的漏电极可以用作有机发光二极管的第一电极。结果，由此各像素的薄膜晶体管可以逐个像素地被选择性地驱动以显示灰度级图像。

根据上述描述而明显的是，根据本发明的薄膜晶体管和用于显示装置的包括薄膜晶体管的背板基板具有以下优点。

首先，由于在栅电极上形成包括沟道的有源层，所以即使在激光晶体化后冷却有源层时在有源层的上表面上形成有突起，在靠近栅电极的有源层与栅极绝缘层之间的平坦界面处也形成沟道。这减小了热载流子应力，并且因而防止或减少了击穿电压(BV)的劣化，从而提高了设备可靠性。因此，当具有上述构造的薄膜晶体管设置在显示装置的背板基板的每个像素上时，可以提高显示装置的总体性能。

其次，由于栅电极被定位在有源层下方，所以可以省略分立的光屏蔽层或分立的底屏蔽金属层，分立的光屏蔽层或分立的底屏蔽金属层典型地是为了防止产生光电流而设置的。以这种方式，可以减少掩模数量以及制造工艺中使用的加工步骤。结果，最终可以提高产量。

第三，在栅电极具有给定量或更大的厚度以减小导线的电阻的情况下，形成沉积在栅电极上方的栅极绝缘层和有源层以具有与下面的形成有倾斜侧面的栅电极的梯度相同或相似的梯度。在这种情况下，通过设置具有低梯度的栅电极的一个或更多个倾斜部，可以防止倾斜部处的多晶硅有源层的断开。

第四，在不形成多个金属层并且不添加分立的掩模的情况下，通过控 制蚀刻工艺期间的光敏膜的灰化程度和蚀刻选择性，栅电极可以设置有低梯度的倾斜部或双重锥形部。这可以减少工艺步骤，简化制造工艺，并且减少制造成本。

对本领域技术人员将明显的是，在不偏离本发明的精神或范围的情况下可以对这里公开的薄膜晶体管和显示装置的包括该薄膜晶体管的背板基板进行各种修改和变化。因而，本发明应涵盖所公开的示例实施方式的各种修改和变化，只要它们落在所附权利要求及其等同物的范围内。