薄膜晶体管基板和包括该薄膜晶体管基板的显示装置的制作方法

在这些类型的显示装置中，有机发光显示装置为自发光装置，并且具有快速响应时间、高发光效率、高亮度和宽视角。特别地，利用具有出色能效的OLED的特性的有机发光显示器大致划分为无源矩阵有机发光显示器和有源矩阵有机发光显示器。有源矩阵有机发光显示器包括这样一种薄膜晶体管基板，在该薄膜晶体管基板上，在以矩阵布置的像素区域内分配薄膜晶体管。

薄膜晶体管基板上的各个薄膜晶体管形成在基板上使得半导体层和栅极相互面对、在二者之间放置栅绝缘膜，并且各个薄膜晶体管包括与半导体层相连的源极和漏极。薄膜晶体管的工作原理是：通过调谐栅极的电压，借助经由源极和漏极调节向半导体层中沟道移动的载流子，从而使薄膜晶体管导通/截止。因此，薄膜晶体管容易受到周围电压、静电等的影响，从而导致薄膜晶体管的特性改变。

技术实现要素：

本发明针对一种薄膜晶体管基板，其基本上消除了由于现有技术的局限和缺点所产生的一个或多个问题。

本发明的目的是提供一种能改善薄膜晶体管特性的薄膜晶体管基板，以及包括该薄膜晶体管基板的显示装置。

本发明的附加特征和优点将在以下描述中阐述，并且一部分通过描述显而易见，或者可通过本发明的实践而得知。将通过在所撰写的说明书及其权利要求以及附图中特别指出的结构来实现和获得本发明的目的和其它优点。

为了实现这些和其它优点并且根据本发明的目的，如同具体实施和宽泛描述的那样，一种薄膜晶体管基板，其包括：下保护金属层，其位于基板上；缓冲层，其位于所述下保护金属层上；半导体层，其位于所述缓冲层上并且包括沟道区、多个轻掺杂区、源极区和漏极区；第一绝缘膜，其位于所述半导体层上；栅极，其位于所述第一绝缘膜上并且与所述下保护金属层连接；第二绝缘膜，其位于所述栅极上；源极和漏极，所述源极和所述漏极位于所述第二绝缘膜上，并且所述源极与所述源极区连接以及所述漏极与所述漏极区连接；以及第一电极，其与所述漏极连接，其中所述下保护金属层与所述半导体层的所述沟道区交叠。

所述下保护金属层与所述半导体层的所述沟道区交叠并且不与所述轻掺杂区交叠。

所述下保护金属层的宽度小于所述半导体层的所述沟道区的宽度。

所述下保护金属层与所述半导体层的所述沟道区和所述轻掺杂区交叠并且不与所述源极区和所述漏极区交叠。

所述下保护金属层的宽度大于所述沟道区的宽度并且小于所述沟道区的宽度与所述轻掺杂区的宽度之和。

一种薄膜晶体管基板，其包括：下保护金属层，其位于基板上；缓冲层，其位于所述下保护金属层上；半导体层，其位于所述下保护金属层上并且包括沟道区、多个轻掺杂区、源极区和漏极区；第一绝缘膜，其位于所述半导体层上；栅极，其位于所述第一绝缘膜上；第二绝缘膜，其位于所述栅极上；漏极，其位于所述第二绝缘膜上并且与所述漏极区连接；以及源极，其与所述源极区和所述下保护金属层连接，其中所述下保护金属层与所述半导体层的所述沟道区交叠。

所述下保护金属层与所述半导体层的所述沟道区交叠并且不与所述轻掺杂区交叠。

所述下保护金属层的宽度小于所述半导体层的所述沟道区的宽度。

所述下保护金属层与所述半导体层的所述沟道区和所述轻掺杂区交叠并且不与所述源极区和所述漏极区交叠。

所述下保护金属层的宽度大于所述沟道区的宽度并且小于所述沟道区的宽度与所述轻掺杂区的宽度之和。

所述下保护金属层与所述半导体层的所述沟道区、所述轻掺杂区、所述源极区和所述漏极区交叠。

所述下保护金属层的宽度小于所述半导体层的总体宽度并且大于所述沟道区的宽度与所述轻掺杂区的宽度之和。

一种薄膜晶体管基板，其包括：下保护金属层，其位于基板上；缓冲层，其位于所述下保护金属层上；半导体层，其位于所述缓冲层上并且包括沟道区、多个轻掺杂区、源极区和漏极区；第一绝缘膜，其位于所述半导体层上；栅极，其位于所述第一绝缘膜上并且与所述下保护金属层连接；第二绝缘膜，其位于所述栅极上；源极和漏极，所述源极和所述漏极位于所述第二绝缘膜上，并且所述源极与所述源极区连接以及所述漏极与所述漏极区连接；第一电极，其与所述漏极连接；有机层，其位于所述第一电极上；以及第二电极，其位于所述有机层上，其中所述下保护金属层与所述半导体层的所述沟道区交叠。

一种薄膜晶体管基板，其包括：下保护金属层，其位于基板上；缓冲层，其位于所述下保护金属层上；半导体层，其位于所述下保护金属层上并且包括沟道区、多个轻掺杂区、源极区和漏极区；第一绝缘膜，其位于所述半导体层上；栅极，其位于所述第一绝缘膜上；第二绝缘膜，其位于所述栅极上；漏极，其位于所述第二绝缘膜上并且与所述漏极区连接；源极，其与所述源极区和所述下保护金属层连接；第一电极，其与所述漏极连接；有机层，其位于所述第一电极上；以及第二电极，其位于所述有机层上，其中所述下保护金属层与所述半导体层的所述沟道区交叠。

附图说明

附图被包括以提供对本发明的进一步理解，并被并入本申请且构成本申请的一部分，附图例示了本发明的实施方式，并且与说明书一起用来说明本发明的原理。在附图中：

图1是示出根据本发明的有机发光显示器的俯视图；

图2是示出图1的像素的俯视图；

图3和图4是示出沿图2的I-I’线截取的各种结构的截面图；

图5是示出图1的像素的俯视图；

图6、图7和图8是示出沿图5的II-II’线截取的各种结构的截面图；

图9是向根据本发明示例1制作的薄膜晶体管的源极和漏极施加0.1V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图；

图10是向根据本发明示例2制作的薄膜晶体管的源极和漏极施加0.1V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图；

图11是向根据本发明示例3制作的薄膜晶体管的源极和漏极施加0.1V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图；

图12是向根据本发明示例1制作的薄膜晶体管的源极和漏极施加10V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图；

图13是向根据本发明示例2制作的薄膜晶体管的源极和漏极施加10V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图；

图14是向根据本发明示例3制作的薄膜晶体管的源极和漏极施加10V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图；

图15是向根据本发明示例4制作的薄膜晶体管的源极和漏极施加0.1V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图；

图16是向根据本发明示例5制作的薄膜晶体管的源极和漏极施加0.1V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图；

图17是向根据本发明示例6制作的薄膜晶体管的源极和漏极施加0.1V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图；

图18是向根据本发明示例4制作的薄膜晶体管的源极和漏极施加10V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图；

图19是向根据本发明示例5制作的薄膜晶体管的源极和漏极施加10V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图；以及

图20是向根据本发明示例6制作的薄膜晶体管的源极和漏极施加10V电压时测量的源-漏电流Ids与栅极电压Vg的关系的曲线图。

具体实施方式

下面将参照附图详细描述本发明的示例性实施方式。在本申请中，始终以相同的附图标记表示实质上相同的部件。在描述本发明时，如果认定对于已知功能或构造的详细描述会不必要地模糊本发明的主题，则省略该详细描述。此外，由于下面描述中将要用到的元件的术语会被选择以使得本申请的撰写更加容易，因此其可以与实际产品的部件的术语不同。

下面将参照附图对本发明的示例性实施方式进行描述。

在根据本发明的薄膜晶体管基板中，半导体层由多晶半导体材料或氧化物半导体材料形成。多晶半导体材料具有高迁移率(大于100cm²/Vs)、低能耗和出色的可靠性，因此，该多晶半导体材料可适用于驱动薄膜晶体管的驱动装置中采用的选通驱动器和/或多路复用器(MUX)，该多晶半导体材料还可适用于在有机发光显示器的像素中驱动薄膜晶体管。氧化物半导体材料由于其低截止电流，因此其适用于切换保持短时间导通和长时间截止的薄膜晶体管。此外，因为像素的电压持续周期由于截止电流低而很长，所以氧化物半导体材料适用于要求快速驱动和/或低功耗的显示装置。本发明将以包括多晶半导体材料的驱动薄膜晶体管为例进行描述。然而，本发明不限于此例，还可用于开关薄膜晶体管等。

图1是示出根据本发明的有机发光显示器的俯视图。

参照图1，根据本发明示例性实施方式的有机发光显示器包括：在基板110上显示图像的有源区A/A，以及包围有源区A/A的边框区B/A。

在有源区A/A中，多个像素P被设置并且发出红色(R)、绿色(G)和蓝色(B)的光以生成全色图像。虽然本示例性实施方式示出了红色、绿色和蓝色像素，但还可设置白色(W)像素。此外，像素P可包括蓝绿色、品红色、黄色像素，并且任何已知的像素元素均可适用。此外，虽然本示例性实施方式示出了红色(R)、绿色(G)和蓝色(B)像素依次排成一行的条纹图案，但也可以连续三行或者像素式排列(pentile)图案来排列红色(R)、绿色(G)和蓝色(B)像素。边框区B/A是包围有源区A/A的区域，边框区B/A不发光。边框区B/A可包括用于驱动有源区A/A中的像素的驱动装置采用的选通驱动器、数据驱动器等。

下面将参照图2至图4对根据本发明第一示例性实施方式的有机发光显示器进行描述。在下文中，将通过示例来说明有机发光显示器的像素。

<第一示例性实施方式>

图2是示出图1的像素的俯视图。图3和图4是示出沿图2的I-I’线截取的各种结构的截面图。

参照图2，在根据本发明第一示例性实施方式的有机发光显示器100中，通过在基板110上设置选通线GL、数据线DL以及与选通线GL相交的电源线VL来限定像素区域P。本发明的像素区域P表示由选通线GL、数据线DL以及电源线VL的交叉点所限定的内部区域。虽然在附图中的像素区域P下方未示出选通线，但也可因存在相邻像素的选通线而限定像素区域P。

在本发明的像素区域P中设置了开关TFT S_TFT、驱动TFT D_TFT、电容器Cst以及与驱动TFT D_TFT连接的有机发光二极管(未示出)。开关TFT S_TFT的作用是选择像素。开关TFT S_TFT包括半导体层121、从选通线GL分支的栅极123、从数据线DL分支的源极124以及漏极126。电容器Cst包括与开关TFT S_TFT的漏极126连接的电容器下电极127，以及与电源线VL连接的电容器上电极128。驱动TFT D_TFT用于驱动由开关TFT S_TFT选择的像素的第一电极。驱动TFT D_TFT包括半导体层120、与电容器下电极127连接的栅极130、从电源线VL分支的源极140以及漏极145。有机发光二极管(未示出)包括与驱动TFT D_TFT的漏极145连接的第一电极160、包括在第一电极160上形成的发光层的有机层(未示出)以及第二电极(未示出)。此外，经由接触孔132与栅极130连接的下保护金属层114位于驱动TFT D_TFT的半导体层120之下。

下面将参照图3进行描述，图3是示出沿图2的I-I’线截取的一种结构的截面图。

参照图3，根据本发明第一示例性实施方式的有机发光显示器100包括基板110、驱动TFT 150、与位于基板110上的驱动TFT 150连接的有机发光二极管190。

更具体地，基板110由玻璃、塑料、金属等形成。在本发明中，基板110由塑料形成。具体而言，基板110可为聚酰亚胺基板。因此，本发明的基板110是柔性的。第一缓冲层112位于基板110上。第一缓冲层112用于保护在随后的工序中将要形成的薄膜晶体管不含杂质(例如从基板110泄露的碱离子)。第一缓冲层112可由氧化硅(SiOx)、氮化硅((SiNx)或多层氧化硅(SiOx)和氮化硅((SiNx)形成。

下保护金属层114位于第一缓冲层122上。下保护金属层114用于防止因使用聚酰亚胺基板而出现的面板驱动电流的降低。下保护金属层114可由导电材料形成，包括例如硅(Si)或金属的半导体。第二缓冲层116位于下保护金属层114上。第二缓冲层116用于保护在随后的工序中将要形成的薄膜晶体管不含杂质(例如从下保护金属层114泄露的碱离子)。第二缓冲层116可由氧化硅(SiOx)、氮化硅((SiNx)或多层氧化硅(SiOx)和氮化硅((SiNx)形成。

半导体层120位于第二缓冲层116上。半导体层120可由硅半导体或氧化物半导体形成。硅半导体可包括非晶硅或结晶的多晶硅。在本示例性实施方式中，半导体层120可由多晶硅形成。半导体层120包括源极区S、漏极区D、多个轻掺杂区LDD以及布置在这些区域之间的沟道区CH。源极区S和漏极区D是掺杂了较高浓度杂质的区域，其中分别连接源极和漏极。轻掺杂区LDD是相对于源极区S和漏极区D掺杂了较低浓度杂质的区域，并且位于沟道区CH与源极区S和漏极区D之间。沟道区CH位于轻掺杂区LDD之间，并且作为供半导体层120中的载流子通过的通道。此处，杂质离子可为p型杂质或n型杂质。p型杂质可选自由硼(B)、铝(Al)、镓(Ga)、铟(In)形成的组，而n型杂质可选自由磷(P)、砷(As)、锑(Sb)形成的组。

可作为栅绝缘膜的第一绝缘膜125位于半导体层120上。第一绝缘膜125可由氧化硅(SiOx)、氮化硅(SiNx)或多层氧化硅(SiOx)和氮化硅(SiNx)构成。栅极130位于第一绝缘膜125上并且与半导体层120的某个部分(即沟道区CH)相对应。栅极130由选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或这些元素的合金形成的组中任意一项形成。此外，栅极130可为多层，由选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或这些元素的合金形成的组中任意一项形成。例如，栅极130可为钼/铝-钕或钼/铝双层。

可作为中间层绝缘膜的第二绝缘膜135位于栅极130上。第二绝缘膜135可由氧化硅(SiOx)、氮化硅(SiNx)或多层氧化硅(SiOx)和氮化硅(SiNx)构成。第一绝缘膜125和第二绝缘膜135的一部分被刻蚀以形成暴露半导体层120(即源极区S和漏极区D)的一部分的接触孔137和138。源极140和漏极145形成为经由穿透第二绝缘膜135和第一绝缘膜125的接触孔137和138与半导体层120电连接。源极140和漏极145可具有单层结构或多层结构。如果源极140和漏极145具有单层结构，则它们可由包含钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或这些元素的合金的组中任意一项形成。如果源极140和漏极145具有多层结构，则它们可由钼/铝-钕两层或钛/铝/钛、钼/铝/钼或钼/铝-钕/钼三层形成。因此构造了包括半导体层120、栅极130、源极140和漏极145的驱动TFT D_DFT。

第三绝缘膜150位于包括驱动TFT D_TFT的基板110的整个表面的上方。第三绝缘膜150可为平坦化膜，用于减轻下层结构的水平差异，并且可由有机材料(例如聚酰亚胺、苯并环丁烯基树脂、丙烯酸酯等)形成。第三绝缘膜150可由例如有机材料以液体形式涂布然后硬化的SOG(旋涂玻璃)的方法形成。第三绝缘膜150包括暴露驱动TFT D_TFT的漏极145的通孔155。

第一电极160位于第三绝缘膜150上。第一电极160可为阳极，并且由透明导电材料形成，例如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化锌(ZnO)。第一电极160填充通孔155，并且与驱动TFT D_TFT的漏极145连接。此处，如果有机发光显示器100是在第二电极180的方向上发光的顶部发光装置，则第一电极160还包括反射层，从而形成ITO、反射层的双层结构，或者ITO、反射层、ITO的三层结构。另一方面，如果有机发光显示器100是在第一电极160的方向上发光的底部发光装置，则第一电极160可仅由透明导电材料形成。

堤层(bank layer)165位于包括第一电极160的基板110上。堤层165可以是通过部分地暴露第一电极160而限定像素的像素限定层。堤层165由有机材料(例如聚酰亚胺、苯并环丁烯基树脂、丙烯酸酯等)形成。堤层165具有暴露第一电极160的开口167。

有机层170位于由堤层165的开口167暴露的第一电极160上。有机层170是通过电子和空穴的重组而发光的层。可以在有机层170和第一电极160之间形成空穴注入层或空穴传输层，并且可以在有机层170上形成电子传输层或电子注入层。

第二电极180位于形成了有机层170的基板110上。第二电极180为阴极，并且可由镁(Mg)、钙(Ca)、铝(Al)、银(Ag)或这些元素的合金构成，具有低功函数。如果本发明的有机发光显示器100是在第二电极180的方向上发光的顶部发光装置，则第二电极180可形成为足够薄以使光通过。另一方面，如果本发明的有机发光显示器100是在第一电极160的方向上发光的底部发光装置，则第二电极180可形成为足够厚以反射光。因此构造了根据本发明第一示例性实施方式的有机发光显示器100。

如图3所示，在根据本发明第一示例性实施方式的有机发光显示器100中，下保护金属层114位于驱动TFT D_TFT的半导体层120之下。栅极130经由接触孔(由图2的附图标记132表示)与下保护金属层114连接，接触孔132穿透第二缓冲层 116和第一绝缘膜125并且暴露下保护金属层114。也即是说，根据本示例性实施方式的薄膜晶体管公开了栅极130与下保护金属层114之间的连接结构。当栅极130与下保护金属层114连接并且栅极电压被施加到下保护金属层114时，可以减轻半导体层120的漏极区D与沟道区CH之间的水平能量场(E场)的差异，这样防止了生成热载流子(电子流到半导体层120的接口或第一绝缘膜125时的现象)，从而防止电子迁移率和薄膜晶体管导通电流的降低。此外，当关断薄膜晶体管时截止电流降低。

本发明的下保护金属层114与半导体层120的沟道区CH交叠，并且不与轻掺杂区LDD交叠。因此，本发明的下保护金属层114的宽度W1小于半导体层120的沟道区CH的宽度W2。此处，如果下保护金属层114的宽度W1小于半导体层120的沟道区CH的宽度W2，则具有减轻漏极区D与沟道区CH之间的水平能量场差异的优点，从而防止热载流子产生并且降低截止电流。此外，如果下保护金属层114的宽度W1增加到足够大而接近半导体层120的源极区S或漏极区D，则会在半导体层120中产生更多的热载流子。因此，在本发明的该示例性实施方式中，下保护金属层114的宽度W1小于半导体层120的沟道区CH的宽度W2。

与上述图3相反，具有栅极130与下保护金属层114之间的连接结构时，下保护金属层114的宽度W1可大于半导体层120的沟道区CH的宽度W2。

参照图4，本发明的下保护金属层114与半导体层120的沟道区CH和轻掺杂区LDD交叠。因此，本发明的下保护金属层114的宽度W1可大于半导体层120的沟道区CH的宽度W2，但小于宽度W4(即沟道区CH的宽度W2和轻掺杂区LDD的宽度W3之和)。在此情况下，栅极130与下保护金属层114之间的连接结构具有由背沟道感生的较强水平能量场，从而极大地影响了漏极区D的水平能量场和沟道区CH的正沟道。就此而言，如果下保护金属层114的宽度W1较大，将会禁止轻掺杂区LDD的作用。因此，如果下保护金属层114的宽度W1大于沟道区CH的宽度W2，将会防止外部光线进入沟道区CH时产生的光学电流引起电流泄露。与此相反，如果下保护金属层114的宽度W1小于宽度W4(即沟道区CH的宽度W2和轻掺杂区LDD的宽度W3之和)，则在下保护金属层114的宽度W1覆盖轻掺杂区LDD时将会防止截止电流增加和热载流子产生。就此而言，在本发明中如果下保护金属层114的宽度W1大于半导体层120的沟道区CH的宽度W2但小于宽度W4(即沟道区CH的宽度W2和轻掺杂区LDD的宽度W3之和)，将会具有降低薄膜晶体管的截止电流并且减少热载流子产生的优点，从而提高显示装置的质量。

下面将参照图5至图8描述根据本发明第二示例性实施方式的有机发光显示器。在下文中将通过示例说明有机发光显示器的像素。在下文中采用相同的附图标记表示与第一示例性实施方式相同的部件，以便更好地进行理解和更加容易地进行描述。

<第二示例性实施方式>

图5是示出图1的像素的俯视图。图6、图7和图8是示出沿图5的II-II’线截取的各种结构的截面图。

参照图5，在根据本发明第二示例性实施方式的有机发光显示器100中，通过在基板110上设置选通线GL、数据线DL以及与选通线GL相交的电源线VL来限定像素区域P。在本发明的像素区域P中设置了开关TFT S_TFT、驱动TFT D_TFT、电容器Cst以及与驱动TFT D_TFT连接的有机发光二极管(未示出)。开关TFT S_TFT包括半导体层121、从选通线GL分支的栅极123、从数据线DL分支的源极124以及漏极126。电容器Cst包括与开关TFT S_TFT的漏极126连接的电容器下电极127，以及与电源线VL连接的电容器上电极128。驱动TFT D_TFT包括半导体层120、与电容器下电极127连接的栅极130、从电源线VL分支的源极140以及漏极145。有机发光二极管(未示出)包括与驱动TFT D_TFT的漏极145连接的第一电极160、包括在第一电极160上形成的发光层的有机层(未示出)以及第二电极(未示出)。此外，经由接触孔132与栅极130连接的下保护金属层114位于驱动TFT D_TFT的半导体层120之下。此处，从源极140分支并且延伸的导线(wiring line)经由接触孔132与下保护金属层114连接。虽然图5示出了导线在源极140与第一电极160之间分支并且延伸，但导线不限于本示例，而是可在其它方向上延伸。

下面将参照沿图5的II-II’线截取的截面图进行详细描述。

参照图5，根据本发明第二示例性实施方式的有机发光显示器100包括基板110、驱动TFT 150以及与驱动TFT 150连接的有机发光二极管190。

更具体地，第一缓冲层112位于基板110上，而下保护金属层114位于第一缓冲层112上。下保护金属层114用于防止因使用聚酰亚胺基板而出现的面板驱动电流的降低。第二缓冲层116位于下保护金属层114上，而半导体层120位于第二缓冲层116上。半导体层120包括源极区S、漏极区D、多个轻掺杂区LDD以及布置在这些区域之间的沟道区CH。

第一绝缘膜125位于半导体层120上，而栅极130位于第一绝缘膜125上并且与半导体层120的沟道区CH相对应。第二绝缘膜135位于栅极130上，并且第一绝缘膜125和第二绝缘膜135的一部分被刻蚀以形成暴露半导体层120(即源极区S和漏极区D)的一部分的接触孔137和138。源极140和漏极145形成为经由穿透第二绝缘膜135和第一绝缘膜125的接触孔137和138与半导体层120电连接。因此构造了包括半导体层120、栅极130、源极140和漏极145的驱动TFT D_DFT。

第三绝缘膜150位于包括驱动TFT D_TFT的基板110的整个表面的上方，并且第三绝缘膜150包括暴露驱动TFT D_TFT的漏极145的通孔155。第一电极160位于第三绝缘膜150上，而堤层165位于包括第一电极160的基板110上。堤层165具有暴露第一电极160的开口167。有机层170位于由堤层165的开口167暴露的第一电极160上，并且第二电极180位于形成了有机层170的基板110上。因此构造了根据本发明第二示例性实施方式的有机发光显示器100。

如图6所示，在根据本发明第二示例性实施方式的有机发光显示器100中，下保护金属层114位于驱动TFT D_TFT的半导体层120之下。源极140经由接触孔(由图5的附图标记132表示)与下保护金属层114连接，接触孔132穿透第二缓冲层116、第一绝缘膜125和第二绝缘膜135并且暴露下保护金属层114。也即是说，根据本发明第二示例性实施方式的薄膜晶体管公开了源极140与下保护金属层114之间的连接结构。当源极140与下保护金属层114连接并且源极电压被施加到下保护金属层114时，可以减轻半导体层120的漏极区D与沟道区CH之间的水平能量场(E场)的差异。这样防止了当关断薄膜晶体管时在薄膜晶体管中生成热载流子，并且降低了截止电流。

如图6所示，根据本发明第二示例性实施方式的下保护金属层114与半导体层120的沟道区CH交叠，并且不与轻掺杂区LDD交叠。因此，根据本发明第二示例性实施方式的下保护金属层114的宽度W1小于半导体层120的沟道区CH的宽度W2。此处，如果下保护金属层114的宽度W1小于半导体层120的沟道区CH的宽度W2，则具有减轻漏极区D与沟道区CH之间的水平能量场差异的优点，从而防止热载流子产生并且降低截止电流。此外，如果下保护金属层114的宽度W1增加到足够大而接近半导体层120的源极区S或漏极区D，则会在半导体层120中产生更多的热载流子。因此，在本发明的该示例性实施方式中，下保护金属层114的宽度W1小于半导体层120的沟道区CH的宽度W2。

与上述图6相反，具有源极140与下保护金属层114之间的连接结构时，下保护金属层114的宽度W1可大于半导体层120的沟道区CH的宽度W2。

参照图7，本发明的下保护金属层114与半导体层120的沟道区CH和轻掺杂区LDD交叠，并且不与源极区S和漏极区D交叠。因此，本发明的下保护金属层114的宽度W1可大于半导体层120的沟道区CH的宽度W2，但小于宽度W4(即沟道区CH的宽度W2和轻掺杂区LDD的宽度W3之和)。在此情况下，由背沟道感生的水平能量场在源极140与下保护金属层114之间的连接结构中较弱(与上述栅极130与下保护金属层114之间的连接结构情况相反)，从而难以影响漏极区D的水平能量场和沟道区CH的正沟道。就此而言，即使下保护金属层114的宽度W1较大，也不会禁止轻掺杂区LDD的作用。

因此，如果下保护金属层114的宽度W1大于沟道区CH的宽度W2，将会防止外部光线进入沟道区CH时产生的光学电流引起电流泄露。与此相反，如果下保护金属层114的宽度W1小于宽度W4(即沟道区CH的宽度W2和轻掺杂区LDD的宽度W3之和)，即使下保护金属层114的宽度W1覆盖轻掺杂区LDD，也将会防止截止电流增加和热载流子产生。就此而言，在本发明中如果下保护金属层114的宽度W1大于半导体层120的沟道区CH的宽度W2但小于宽度W4(即沟道区CH的宽度W2和轻掺杂区LDD的宽度W3之和)，将会具有降低薄膜晶体管的截止电流并且减少热载流子产生的优点，从而提高显示装置的质量。

与上述图6和图7相反，具有源极140与下保护金属层114之间的连接结构时，下保护金属层114的宽度W1可大于宽度W4(即沟道区CH的宽度W2和轻掺杂区LDD的宽度W3之和)。

参照图8，本发明的下保护金属层114与半导体层120的沟道区CH、轻掺杂区LDD、源极区S和漏极区D交叠，并且宽度小于半导体层120的宽度。

本发明的下保护金属层114的宽度W1大于宽度W4(即沟道区CH的宽度W2和轻掺杂区LDD的宽度W3之和)，但小于半导体层120的宽度。如上所述，由背沟道感生的水平能量场在源极140与下保护金属层114之间的连接结构中较弱(与上述栅极130与下保护金属层114之间的连接结构情况相反)，从而难以影响漏极区D的水平能量场和沟道区CH的正沟道。就此而言，即使下保护金属层114的宽度W1较大，也不会禁止轻掺杂区LDD的作用。因此，即使下保护金属层114的宽度W1大于宽度W4(即沟道区CH的宽度W2和轻掺杂区LDD的宽度W3之和)，也不会导致薄膜晶体管的截止电流增加或热载流子产生。此外，下保护金属层114的宽度W1小于半导体层120的宽度，从而防止了下保护金属层114与源极140、漏极150之间的寄生电容。

就此而言，在本发明中，如果下保护金属层114的宽度W1大于宽度W4(即沟道区CH的宽度W2和轻掺杂区LDD的宽度W3之和)但小于半导体层120的宽度，将会具有降低薄膜晶体管的截止电流并且减少热载流子产生的优点，从而提高显示装置的质量。

以下是用于测量根据上述的本发明第一和第二示例性实施方式制作的显示装置中薄膜晶体管的特性的试验例。以下试验例仅仅是本发明的示例，而本发明不限于此。

试验1：具有栅极与下保护金属层之间的连接结构的薄膜晶体管的特性测量

<示例1>

制作具有图4的结构的薄膜晶体管。此处，下保护金属层与轻掺杂区之间的交叠距离X2为1.5μm，并且每个轻掺杂区的宽度W3为1μm。

<示例2>

制作具有图4的结构的薄膜晶体管。此处，下保护金属层与轻掺杂区之间的交叠距离X2为1μm，并且每个轻掺杂区的宽度W3为1.5μm。

<示例3>

制作具有图4的结构的薄膜晶体管，其中下保护金属层的宽度与源极区和漏极区交叠。此处，下保护金属层与轻掺杂区、源极区之间的交叠距离(未示出)为2μm，并且每个轻掺杂区的宽度W3为1μm。

在根据上述示例1至示例3制作的薄膜晶体管中，向源极和漏极施加0.1V电压，测量源-漏电流Ids与栅极电压Vg的关系并显示在图9、图10和图11中；以及向源极和漏极施加10V电压，测量源-漏电流Ids与栅极电压Vg的关系并显示在图12、图13和图14中。

参照图9至图11，在具有示例1至示例3的结构的薄膜晶体管中，当向源极和漏极施加0.1V电压时，漏极电流Ids低于1.0E-13，这意味着出色的截止特性。

参照图12至图14，在具有示例1至示例3的结构的薄膜晶体管中，当向源极和漏极施加10V电压时，漏极电流Ids低于1.0E-13，这意味着示例1和示例2的薄膜晶体管具有出色的截止特性。另一方面，在示例3的薄膜晶体管中，在下保护金属层与半导体层的沟道区、轻掺杂区、源极区和漏极区交叠并且其宽度小于半导体层的宽度的情况下，观察到截止电流接近1.0E-10并且截止特性劣化。

根据试验1的结果，在薄膜晶体管具有栅极与下保护金属层之间的连接结构的情况下，可以得出如下结论：当下保护金属层与半导体层的沟道区、轻掺杂区、源极区和漏极区交叠时，截止电流大幅升高并且薄膜晶体管的截止特性劣化。因此，在形成具有栅极与下保护金属层之间的连接结构的薄膜晶体管时，本发明将薄膜晶体管形成为使得下保护金属层与半导体层的沟道区和轻掺杂区交叠但不与源极区和漏极区交叠，从而防止薄膜晶体管的截止特性劣化。

试验2：具有源极与下保护金属层之间的连接结构的薄膜晶体管的特性测量

<示例4>

制作具有图7的结构的薄膜晶体管。此处，下保护金属层与轻掺杂区之间的交叠距离X4为1.5μm，并且每个轻掺杂区的宽度W3为1μm。

<示例5>

制作具有图7的结构的薄膜晶体管。此处，下保护金属层与轻掺杂区之间的交叠距离X4为1μm，并且每个轻掺杂区的宽度W3为1.5μm。

<示例6>

制作具有图8的结构的薄膜晶体管，其中下保护金属层的宽度与源极区和漏极区交叠。此处，下保护金属层与轻掺杂区、源极区之间的交叠距离X5为2μm，并且每个轻掺杂区的宽度W3为1μm。

在根据上述示例4至示例6制作的薄膜晶体管中，向源极和漏极施加0.1V电压，测量源-漏电流Ids与栅极电压Vg的关系并显示在图15、图16和图17中；以及向源极和漏极施加10V电压，测量源-漏电流Ids与栅极电压Vg的关系并显示在图18、图19和图20中。

参照图15至图17，在具有示例4至示例6的结构的薄膜晶体管中，当向源极和漏极施加0.1V电压时，漏极电流Ids低于1.0E-13，这意味着出色的截止特性。

参照图18至图20，在具有示例4至示例6的结构的薄膜晶体管中，当向源极和漏极施加10V电压时，漏极电流Ids低于1.0E-13，这意味着出色的截止特性。

根据试验2的结果，在薄膜晶体管具有源极与下保护金属层之间的连接结构的情况下，可以得出如下结论：下保护金属层不与半导体层的轻掺杂区交叠，并且即使其与轻掺杂区或源极区和漏极区交叠，截止特性仍然出色。因此，在形成具有源极与下保护金属层之间的连接结构的薄膜晶体管时，本发明将薄膜晶体管形成为使得下保护金属层的尺寸在下保护金属层的宽度小于半导体层的宽度的范围内变化，从而防止薄膜晶体管的截止特性劣化。

下面的表1总结了包括具有上述试验1的示例3的结构的薄膜晶体管的显示装置以及包括具有上述试验2的示例6的结构的薄膜晶体管的显示装置的产品收得率。

[表1]

参照表1，包括示例3的薄膜晶体管的显示装置(其中栅极与下保护金属层连接)的产品收得率表明亮度变化引起的斑点缺陷增加10.8％，黑点增加26.1％，操作缺陷增加9.8％，并且斑点缺陷增加7.2％.

根据这些结果，在下保护金属层与半导体层的沟道区、轻掺杂区、源极区和漏极区交叠并且宽度小于半导体层的宽度的情况下，可以得出如下结论：由于薄膜晶体管的截止特性劣化而出现了许多次品。

如上所述，根据本发明示例性实施方式的显示装置包括下保护金属层以降低薄膜晶体管的截止电流并且防止热载流子产生。在形成具有栅极与下保护金属层之间的连接结构的薄膜晶体管时，本发明将薄膜晶体管形成为使得下保护金属层与半导体层的沟道区和轻掺杂区交叠但不与源极区和漏极区交叠，从而防止薄膜晶体管的截止特性劣化。

此外，在形成具有源极与下保护金属层之间的连接结构的薄膜晶体管时，本发明将薄膜晶体管形成为使得下保护金属层的尺寸在下保护金属层的宽度小于半导体层的宽度的范围内变化，从而防止薄膜晶体管的截止特性劣化。

尽管已经参照许多示例性实施方式描述了实施方式，但是应当理解，本领域技术人员在本公开的原理的范围内能够设计出大量的其它变型例和实施方式。更具体地，在说明书、附图和权利要求的范围内，可进行组成部分和/或主题组合布置的结构的各种更改和变型。除了组成部分和/或结构的各种更改和变型之外，选择性的使用对本领域技术人员而言也是显而易见的。