1.一种薄膜晶体管基板，所述薄膜晶体管基板包括：
下保护金属层，所述下保护金属层位于基板上；
缓冲层，所述缓冲层位于所述下保护金属层上；
半导体层，所述半导体层位于所述缓冲层上并且包括沟道区、多个轻掺杂区、源极区和漏极区；
第一绝缘膜，所述第一绝缘膜位于所述半导体层上；
栅极，所述栅极位于所述第一绝缘膜上并且与所述下保护金属层连接；
第二绝缘膜，所述第二绝缘膜位于所述栅极上；
源极和漏极，所述源极和所述漏极位于所述第二绝缘膜上，并且所述源极与所述源极区连接以及所述漏极与所述漏极区连接；以及
第一电极，所述第一电极与所述漏极连接，
其中，所述下保护金属层与所述半导体层的所述沟道区交叠。
2.根据权利要求1所述的薄膜晶体管基板，其中，所述下保护金属层与所述半导体层的所述沟道区交叠并且不与所述轻掺杂区交叠。
3.根据权利要求1所述的薄膜晶体管基板，其中，所述下保护金属层的宽度小于所述半导体层的所述沟道区的宽度。
4.根据权利要求1所述的薄膜晶体管基板，其中，所述下保护金属层与所述半导体层的所述沟道区和所述轻掺杂区交叠并且不与所述源极区和所述漏极区交叠。
5.根据权利要求1所述的薄膜晶体管基板，其中，所述下保护金属层的宽度大于所述沟道区的宽度并且小于所述沟道区的宽度与所述轻掺杂区的宽度之和。
6.一种薄膜晶体管基板，所述薄膜晶体管基板包括：
下保护金属层，所述下保护金属层位于基板上；
缓冲层，所述缓冲层位于所述下保护金属层上；
半导体层，所述半导体层位于所述下保护金属层上并且包括沟道区、多个轻掺杂区、源极区和漏极区；
第一绝缘膜，所述第一绝缘膜位于所述半导体层上；
栅极，所述栅极位于所述第一绝缘膜上；
第二绝缘膜，所述第二绝缘膜位于所述栅极上；
漏极，所述漏极位于所述第二绝缘膜上并且与所述漏极区连接；
源极，所述源极与所述源极区和所述下保护金属层连接；以及
第一电极，所述第一电极与所述漏极连接，
其中，所述下保护金属层与所述半导体层的所述沟道区交叠。
7.根据权利要求6所述的薄膜晶体管基板，其中，所述下保护金属层与所述半导体层的所述沟道区交叠并且不与所述轻掺杂区交叠。
8.根据权利要求6所述的薄膜晶体管基板，其中，所述下保护金属层的宽度小于所述半导体层的所述沟道区的宽度。
9.根据权利要求6所述的薄膜晶体管基板，其中，所述下保护金属层与所述半导体层的所述沟道区和所述轻掺杂区交叠并且不与所述源极区和所述漏极区交叠。
10.根据权利要求6所述的薄膜晶体管基板，其中，所述下保护金属层的宽度大于所述沟道区的宽度并且小于所述沟道区的宽度与所述轻掺杂区的宽度之和。
11.根据权利要求6所述的薄膜晶体管基板，其中，所述下保护金属层与所述半导体层的所述沟道区、所述轻掺杂区、所述源极区和所述漏极区交叠。
12.根据权利要求6所述的薄膜晶体管基板，其中，所述下保护金属层的宽度小于所述半导体层的总体宽度并且大于所述沟道区的宽度与所述轻掺杂区的宽度之和。
13.一种薄膜晶体管基板，所述薄膜晶体管基板包括：
下保护金属层，所述下保护金属层位于基板上；
缓冲层，所述缓冲层位于所述下保护金属层上；
半导体层，所述半导体层位于所述缓冲层上并且包括沟道区、多个轻掺杂区、源极区和漏极区；
第一绝缘膜，所述第一绝缘膜位于所述半导体层上；
栅极，所述栅极位于所述第一绝缘膜上并且与所述下保护金属层连接；
第二绝缘膜，所述第二绝缘膜位于所述栅极上；
源极和漏极，所述源极和所述漏极位于所述第二绝缘膜上，并且所述源极与所述源极区连接以及所述漏极与所述漏极区连接；
第一电极，所述第一电极与所述漏极连接；
有机层，所述有机层位于所述第一电极上；以及
第二电极，所述第二电极位于所述有机层上，
其中，所述下保护金属层与所述半导体层的所述沟道区交叠。
14.一种薄膜晶体管基板，所述薄膜晶体管基板包括：
下保护金属层，所述下保护金属层位于基板上；
缓冲层，所述缓冲层位于所述下保护金属层上；
半导体层，所述半导体层位于所述下保护金属层上并且包括沟道区、多个轻掺杂区、源极区和漏极区；
第一绝缘膜，所述第一绝缘膜位于所述半导体层上；
栅极，所述栅极位于所述第一绝缘膜上；
第二绝缘膜，所述第二绝缘膜位于所述栅极上；
漏极，所述漏极位于所述第二绝缘膜上并且与所述漏极区连接；
源极，所述源极与所述源极区和所述下保护金属层连接；
第一电极，所述第一电极与所述漏极连接；
有机层，所述有机层位于所述第一电极上；以及
第二电极，所述第二电极位于所述有机层上，
其中，所述下保护金属层与所述半导体层的所述沟道区交叠。