电子封装件及其制法的制作方法

本发明有关一种封装结构，尤指一种电子封装件及其制法。

背景技术：

目前半导体封装技术包括打线式(wirebonding)及覆晶式(flipchip)半导体封装技术。

参阅图1，悉知打线式半导体封装件1使用一导线架10，其具有一晶片座100及形成于晶片座100周围的多个导脚101，以将半导体晶片11通过银胶12黏接至该晶片座100上并以多个焊线13电性连接该半导体晶片11与该些导脚101，之后经由一封装胶体14包覆该半导体晶片11、晶片座100、焊线13及局部导脚101。

然而，该银胶12以点胶(dispenser)方式形成，因而于该半导体晶片11黏接该银胶12时，该半导体晶片11会稍微滑移，且于形成该封装胶体14时，该半导体晶片11会受到该封装胶体14的冲击作用力，故于上述情况的发生后，该半导体晶片11会产生偏移(如图1’所示的虚线所代表的半导体晶片11)，而此偏移量往往超出打线作业中可校正焊线13的接点的范围(焊线13由半导体晶片11打设至导脚101的作业需十分精确)，也就是该焊线13未能正确地打设于该导脚101上，致使该焊线13容易发生折损、结合力降低、或断裂而脱落等现象，进而影响应用该半导体封装件1的电子产品的良率。

因此，如何避免悉知技术中的种种缺失，实已成为目前亟欲解决的课题。

技术实现要素：

鉴于上述悉知技术的种种缺失，本发明提供一种电子封装件及其制法，以提高半导体封装件的电子产品的良率。

本发明的电子封装件，包括：绝缘层；电子元件，其设于该绝缘层中；多个止挡块，其设于该绝缘层中并围绕于该电子元件周围；以及线路结构， 其设于该绝缘层中并位于该些止挡块周围，使该些止挡块位于该电子元件与该线路结构之间。

前述的电子封装件中，还包括设于该绝缘层上并接触该电子元件的散热件。

本发明还提供一种电子封装件的制法，包括：提供一承载板，该承载板表面定义有相邻的布线区及置晶区；形成线路结构于该承载板的布线区上，且形成多个止挡块于该承载板的置晶区的边缘上；设置电子元件于该承载板的置晶区上；以及形成绝缘层于该承载板上，以包覆该电子元件、止挡块与线路结构。

前述的制法中，复包括于形成该绝缘层后，移除部分或全部该承载板。

前述的电子封装件及其制法中，该电子元件齐平(或外露)该绝缘层的表面。

前述的电子封装件及其制法中，该止挡块齐平(或外露)于该绝缘层的表面。

前述的电子封装件及其制法中，该线路结构具有多个布设于该承载板上(或于该止挡块周围)的导电线路及至少一布设于该导电线路上的导电柱。例如，该导电线路齐平(或外露于)该绝缘层的表面，且该导电柱为铜柱体或焊锡柱体，而该导电柱外露于该绝缘层的表面。

前述的电子封装件及其制法中，还包括于形成该绝缘层前，该电子元件通过多个焊线电性连接该线路结构。

前述的电子封装件及其制法中，还包括形成线路层于该绝缘层上，以令该线路层电性连接该电子元件与该线路结构。

前述的电子封装件及其制法中，还包括于该绝缘层上形成多个电性连接该线路结构的导电元件。

由上可知，本发明的电子封装件及其制法，主要通过该止挡块的设计，以限制该电子元件的移动范围，故于该电子元件黏结于该承载板上及形成该绝缘层时，该电子元件不会过度偏移，也就是偏移量不会超出打线作业中可校正焊线的接点的范围，避免发生如悉知技术的焊线折损或脱落等现象，进而有效提升该电子封装件的良率；再者，通过该止挡块的设计可提高电子元件的放置位置及电性连接该电子元件的精度，避免悉知制程需逐一识别对位 而影响产出，进而实现大版面量产目的；另外，本发明可同时完成电子元件载具制作与电子元件封装制程，进而降低整体封装成本及生产时间。

附图说明

图1为悉知半导体封装件的剖视示意图；

图1’为悉知半导体封装件的局部上视示意图；

图2a至图2e为本发明的电子封装件的制法第一实施例的剖视示意图；

图2a’为图2a的局部上视示意图；

图2d’为图2d的局部上视示意图；

图2e’为图2e的另一实施例的剖视示意图；

图3a至图3c为本发明的电子封装件的制法第二实施例的剖视示意图；以及

图3c’及图3c”为图3c的其它不同实施例的剖视示意图。

其中，附图标记说明如下：

1半导体封装件

10导线架

100晶片座

101导脚

11半导体晶片

12银胶

13,23焊线

14封装胶体

2,2’,3,3’,3”电子封装件

20承载板

200散热件

21电子元件

21a作用面

21b非作用面

210电极垫

22止挡块

24绝缘层

24a第一表面

24b第二表面

25线路结构

25a导电线路

250打线垫

251电性接触垫

252,350导电迹线

26,26’导电柱

27,37导电元件

33线路层

330,331导电盲孔

a置晶区

b布线区。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2a至图2e为本发明的电子封装件2的制法第一实施例的剖视示意图。

如图2a及图2b所示，提供一如金属板的承载板20，该承载板20定义有相邻的布线区b及置晶区a，且形成一线路结构25于该承载板20的布线区b上，并形成多个止挡块22于该承载板20的置晶区a的边缘上。

于本实施例中，该布线区b环绕呈矩形的该置晶区a的周围，且该些止挡块22环绕该置晶区a的边缘，如图2a’所示。

此外，该线路结构25具有多个导电线路25a及多个设于部分该导电线路25a上的导电柱26，其中，该导电线路25a具有多个打线垫250、多个电性接触垫251及多个电性连接该打线垫250与该电性接触垫251的导电迹线252(如图2a’所示)，且各该导电柱26对应设于各该电性接触垫251上。

又，通过电镀图案化制程，该些止挡块22与该些导电线路25a可一同制作，之后再以电镀方式制作该导电柱26，该导电柱26例如为铜柱体的金属柱。

如图2c所示，设置一电子元件21于该承载板20的置晶区a上，使该些止挡块22环绕该电子元件21的周围。接着，进行打线制程，该电子元件21通过多个焊线23电性连接该些打线垫250，进而使该电子元件21通过该导电线路25a电性连接该导电柱26。

于本实施例中，该电子元件21为主动元件、被动元件或其二者组合，且该主动元件例如为半导体晶片，而该被动元件为例如电阻、电容及电感。例如，该电子元件21为半导体晶片，其具有相对的作用面21a与非作用面21b，该作用面21a具有多个电极垫210，且该焊线23电性连接该打线垫250与该电极垫210，而该电子元件21以其非作用面21b通过胶材(图略)结合至该承载板20的置晶区a上。

如图2d所示，形成一绝缘层24于该承载板20上，以包覆该电子元件21、止挡块22、焊线23与线路结构25，其中，该绝缘层24具有结合至该承载板20上的第一表面24a及相对该第一表面24a的第二表面24b。

于本实施例中，该绝缘层24如环氧树脂的封装胶体，其可用压合(lamination)或模压(molding)的方式形成于该承载板20上。

此外，通过如研磨方式的整平制程，使该导电柱26的端面齐平该绝缘层24的第二表面24b，以令该导电柱26的端面外露于该绝缘层24的第二表面24b。应可理解地，亦可形成多个开孔于该绝缘层24的第二表面24b上，以令该导电柱26的端面外露于该些开孔。

又，该绝缘层24的第一表面24a齐平该电子元件21的非作用面21b、止挡块22的表面及该导电线路25a的表面。

如图2e所示，蚀刻移除全部承载板20，以露出该绝缘层24的第一表面24a、该电子元件21的非作用面21b、止挡块22、打线垫250及电性接触垫251。

于本实施例中，形成多个如焊球的导电元件27于该绝缘层24的第二表面24b上。具体地，该些导电元件27结合于该些导电柱26的端面上以电性连接该些电性接触垫251。

此外，于另一实施例中，如图2e’所示，仅蚀刻移除部分承载板20，以保留位于该电子元件21的非作用面21b上的部分该承载板20(也可选择性地保留位于该电子元件21的非作用面21b及该止挡块22上的部分该承载板20，即保留位于该承载板20的置晶区a上的部分该承载板20)，以供作为散热件200。

又，如图2e’所示，于图2b的制程中，该导电柱26’可为焊锡柱体。

图3a至图3c为本发明的电子封装件3的制法第二实施例的剖视示意图。本实施例与第一实施例的差异在于电子元件与线路结构的电性连接方式，而其它制程大致相同，故以下详细说明相异处，而不再赘述相同处。

如图3a所示，接续于图2b的制程，但不进行打线作业，于设置该电子元件21后，直接形成该绝缘层24。

于本实施例中，该导电线路25a具有多个电性连接该电性接触垫251的导电迹线350，而未形成有打线垫，并令该线路结构25的导电柱26的端面外露出该绝缘层24。

如图3b所示，形成一线路层33于该绝缘层24的第二表面24b上，且该线路层33电性连接该电子元件21与该线路结构25的导电柱26。

于本实施例中，该线路层33具有多个延伸于该绝缘层24中的导电盲孔330，以电性连接该电子元件21的电极垫210。

如图3c所示，蚀刻移除全部承载板20，以露出该绝缘层24的第一表面24a、该电子元件21的非作用面21b、止挡块22、导电迹线350及电性接触垫251。

于本实施例中，还可形成多个如焊球的导电元件37于该绝缘层24的第一表面24a上。具体地，该些导电元件37结合于该些电性接触垫251的外露表面上以电性连接该些导电柱26。

此外，如图3c’所示，若该绝缘层24的第二表面24b高于该导电柱26的端面(即该绝缘层24覆盖住该导电柱26)，则于图3b的制程中，该线路层33可具有多个延伸于该绝缘层24中的另一导电盲孔331，以电性连接该导电柱26。

或者，如图3c”所示，若该绝缘层24的第二表面24b齐平该电子元件21的作用面21a及该导电柱26的端面，则于图3b的制程中，该线路层33可直接电性连接该电极垫210及该导电柱26，而不需形成导电盲孔。

另外，于该电子封装件3,3’,3”中，应可理解地，可于该电子元件21的非作用面21b上接置一散热件(图略)。

本发明的制法通过止挡块22的设计，以限制该电子元件21的位置，如图2d’所示，故于该电子元件21黏结于该承载板20上及形成该绝缘层24时，该电子元件21会受该止挡块22阻挡而不会过度偏移，也就是偏移量不会超出打线作业中可校正焊线23的接点的范围、或超出该线路层33的定位范围，避免发生焊线23折损或脱落及线路层33未接触该电极垫210等现象，进而有效提升该电子封装件2,2’,3,3’,3”的良率。

本发明提供一种电子封装件2,2’,3,3’,3”，包括：一绝缘层24、一嵌埋于该绝缘层24中的电子元件21、多个止挡块22以及一线路结构25。

所述的止挡块22嵌埋于该绝缘层24中并围绕于该电子元件21周围。

所述的线路结构25设于该绝缘层24中并位于该些止挡块22周围，使该些止挡块22位于该电子元件21与该线路结构25之间。

于一实施例中，该电子元件21的非作用面21b外露于该绝缘层24的第一表面24a，且该电子封装件3”的电子元件21的作用面21a外露于该绝缘层24的第二表面24b。

于一实施例的电子封装件2,2’,3,3’,3”中，该止挡块22外露于该绝缘层24的第一表面24a。

于一实施例中，该线路结构25具有多个布设于该些止挡块22周围的导电线路25a及多个布设于该导电线路25a上的导电柱26,26’。例如，该导电线路25a外露于该绝缘层24的第一表面24a，且该导电柱26,26’为铜柱体或焊锡柱体，其外露于该绝缘层24的第二表面24b。

于一实施例的电子封装件2,2’中，该电子元件21通过多个焊线23电性 连接该线路结构25。

于一实施例中，该电子封装件3,3’,3”还包括一形成于该绝缘层24的第二表面24b上的线路层33，其电性连接该电子元件21与该线路结构25。

于一实施例中，该电子封装件2’还包括一设于该绝缘层24的第一表面24a上并接触该电子元件21的散热件200。

于一实施例中，该电子封装件3,3’,3”还包括形成于该绝缘层24的第一表面24a上的多个导电元件37。或者，该电子封装件2,2’还包括形成于该绝缘层24的第二表面24b上的多个导电元件27。

综上所述，本发明的封装基板及其制法，通过该止挡块的设计，以于形成该绝缘层时，该止挡块会限制该电子元件的移动范围，使该电子元件不会过度偏移，因而不会发生如悉知技术所述的缺失；再者，通过该止挡块的设计可提高电子元件的放置位置及电性连接该电子元件的精度，避免悉知制程需逐一识别对位而影响产出，进而实现大版面量产目的；另外，本发明可同时完成电子元件载具制作与电子元件封装制程，进而降低整体封装成本及生产时间。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。